JPH0426596B2 - - Google Patents
Info
- Publication number
- JPH0426596B2 JPH0426596B2 JP6124986A JP6124986A JPH0426596B2 JP H0426596 B2 JPH0426596 B2 JP H0426596B2 JP 6124986 A JP6124986 A JP 6124986A JP 6124986 A JP6124986 A JP 6124986A JP H0426596 B2 JPH0426596 B2 JP H0426596B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- channel
- signal
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は、複数の制御系統によつてチヤネルが
共用され、該チヤネルは該制御系統のチヤネル制
御信号により制御される制御システムにおいて、
ある特定の制御系統の制御を要求する信号が入力
するとき、これに従つて前記チヤネルに入力する
チヤネル制御信号を切替える後取優先手段と、あ
る特定の制御系統の専有的制御を要求する信号が
入力するとき、これに従つて以後該制御系統のチ
ヤネル制御信号のみがチヤネルに入力することを
許容する先取優先手段とを備えていることを特徴
とする。
共用され、該チヤネルは該制御系統のチヤネル制
御信号により制御される制御システムにおいて、
ある特定の制御系統の制御を要求する信号が入力
するとき、これに従つて前記チヤネルに入力する
チヤネル制御信号を切替える後取優先手段と、あ
る特定の制御系統の専有的制御を要求する信号が
入力するとき、これに従つて以後該制御系統のチ
ヤネル制御信号のみがチヤネルに入力することを
許容する先取優先手段とを備えていることを特徴
とする。
これにより例えば負荷分散制御を行うときには
後取優先手段を作動させて各制御系統の負荷を均
一化して処理能率の向上を図り、いずれかの制御
系統に障害が生じるときには先取優先手段を作動
させて障害を生じた制御系統がチヤネルを制御し
ないようにする。
後取優先手段を作動させて各制御系統の負荷を均
一化して処理能率の向上を図り、いずれかの制御
系統に障害が生じるときには先取優先手段を作動
させて障害を生じた制御系統がチヤネルを制御し
ないようにする。
本発明はチヤネル制御システムに関するもので
あり、更に詳しく言えば複数の制御系統によつて
特定のチヤネルを制御する場合のチヤネル制御シ
ステムに関するものである。
あり、更に詳しく言えば複数の制御系統によつて
特定のチヤネルを制御する場合のチヤネル制御シ
ステムに関するものである。
第４図はチヤネルが複数の制御系統によつて制
御されるチヤネル制御システムの構成を示すブロ
ツク図であり、１はＡ系統の制御部，２はＢ系統
の制御部である。また３〜６はチヤネルであり、
制御部１，２はこれらのチヤネルを介して各チヤ
ネルに接続する端末群を制御する。
御されるチヤネル制御システムの構成を示すブロ
ツク図であり、１はＡ系統の制御部，２はＢ系統
の制御部である。また３〜６はチヤネルであり、
制御部１，２はこれらのチヤネルを介して各チヤ
ネルに接続する端末群を制御する。
このように各チヤネルは複数の制御系統（Ａ，
Ｂ）によつて共用され制御されるが、制御の方式
としては従来より先取優先方式と後取優先方式の
２つがある。先取優先方式は複数の制御系統のう
ち制御要求信号を早く出した方を絶対的に優先す
るもので制御要求信号を取下げるまでは他系の制
御は禁止される。もう一つの後取優先方式は制御
要求することにより、たとえ他系が制御中であつ
ても他系から自系に制御を切り替えることを可能
とする方式である。
Ｂ）によつて共用され制御されるが、制御の方式
としては従来より先取優先方式と後取優先方式の
２つがある。先取優先方式は複数の制御系統のう
ち制御要求信号を早く出した方を絶対的に優先す
るもので制御要求信号を取下げるまでは他系の制
御は禁止される。もう一つの後取優先方式は制御
要求することにより、たとえ他系が制御中であつ
ても他系から自系に制御を切り替えることを可能
とする方式である。
いずれの方式が用いられるかはチヤネル制御シ
ステムの利用目的によつて異なつていた。例えば
特定の制御系統による制御量が処理能力を越える
ようになるときにはあるチヤネルを他の制御系統
による制御に切り替える負荷分散型の後取優先方
式が用いられる。これによつて処理の効率を向上
させることができる。また故障を起した制御系統
によつて制御されないようにするには他の制御系
統による制御を絶対的に優先させる必要がある
が、このとき先取優先方式が用いられる。これに
よつて制御システムの信頼性の向上を図ることが
できる。
ステムの利用目的によつて異なつていた。例えば
特定の制御系統による制御量が処理能力を越える
ようになるときにはあるチヤネルを他の制御系統
による制御に切り替える負荷分散型の後取優先方
式が用いられる。これによつて処理の効率を向上
させることができる。また故障を起した制御系統
によつて制御されないようにするには他の制御系
統による制御を絶対的に優先させる必要がある
が、このとき先取優先方式が用いられる。これに
よつて制御システムの信頼性の向上を図ることが
できる。
ところで、従来例のチヤネル制御システムによ
れば、先取優先手段か後取優先手段のいずれか一
方の方式しか備えていないため、効率性又は信頼
性のいずれかを欠く問題点がある。
れば、先取優先手段か後取優先手段のいずれか一
方の方式しか備えていないため、効率性又は信頼
性のいずれかを欠く問題点がある。
本発明はかかる従来例の問題点に鑑み創作され
たものであり、先取優先手段と後取優先手段の双
方を備えることにより処理の効率化と信頼性の向
上の双方を可能とするチヤネル制御システムの提
供を目的とする。
たものであり、先取優先手段と後取優先手段の双
方を備えることにより処理の効率化と信頼性の向
上の双方を可能とするチヤネル制御システムの提
供を目的とする。
本発明は、複数の制御系統によつてチヤネルが
共用され、該チヤネルは該制御系統のチヤネル制
御信号により制御される制御システムにおいて、
ある特定の制御系統の制御を要求する信号が入力
するとき、これに従つて前記チヤネルに入力する
チヤネル制御信号を切替える後取優先手段と、あ
る特定の制御系統の専用的制御を要求する信号が
入力するとき、これに従つて以後該制御系統のチ
ヤネル制御信号のみがチヤネルに入力することを
許容する先取優先手段とを備えていることを特徴
とする。
共用され、該チヤネルは該制御系統のチヤネル制
御信号により制御される制御システムにおいて、
ある特定の制御系統の制御を要求する信号が入力
するとき、これに従つて前記チヤネルに入力する
チヤネル制御信号を切替える後取優先手段と、あ
る特定の制御系統の専用的制御を要求する信号が
入力するとき、これに従つて以後該制御系統のチ
ヤネル制御信号のみがチヤネルに入力することを
許容する先取優先手段とを備えていることを特徴
とする。
複数の制御系統がすべて正常動作している場
合、後取優先手段は特定の制御系統の制御を要求
する信号に従つてチヤネルに入力する制御系統の
チヤネル制御信号を切り替える。これにより各制
御系統の負荷が均一化され、バランスの良い高効
率の処理が可能となる。
合、後取優先手段は特定の制御系統の制御を要求
する信号に従つてチヤネルに入力する制御系統の
チヤネル制御信号を切り替える。これにより各制
御系統の負荷が均一化され、バランスの良い高効
率の処理が可能となる。
いずれかの制御系統が故障して暴走する場合、
特定の制御系統の専用的制御を要求する信号に従
つて先取優先手段が作動する。これによりその後
に暴走状態の制御系統から誤つてチヤネル制御信
号が出力されても該チヤネル信号はチヤネルに入
力されないようになり、正常な処理が保証され
る。
特定の制御系統の専用的制御を要求する信号に従
つて先取優先手段が作動する。これによりその後
に暴走状態の制御系統から誤つてチヤネル制御信
号が出力されても該チヤネル信号はチヤネルに入
力されないようになり、正常な処理が保証され
る。
次に図を参照しながら本発明の実施例について
説明する。第１図は本発明の実施例に係るチヤネ
ル制御システムの部分構成図であり、Ａ１，Ａ２
はそれぞれ不図示の制御部Ａ，Ｂから出力される
チヤネル制御信号である。AS１，BS１はそれぞ
れＡ系，Ｂ系の制御を要求する信号であり、通常
制御部Ａ，Ｂから出力されるが処理状態を監視す
る別の不図示の監視部から出力されてもよい。ま
たAS２，BS２はそれぞれＡ系，Ｂ系の専用的制
御を要求する信号であり、これらの信号も制御部
自身から出力されるものであつてもよいし、他の
監視部から出力されるものであつてもよい。
説明する。第１図は本発明の実施例に係るチヤネ
ル制御システムの部分構成図であり、Ａ１，Ａ２
はそれぞれ不図示の制御部Ａ，Ｂから出力される
チヤネル制御信号である。AS１，BS１はそれぞ
れＡ系，Ｂ系の制御を要求する信号であり、通常
制御部Ａ，Ｂから出力されるが処理状態を監視す
る別の不図示の監視部から出力されてもよい。ま
たAS２，BS２はそれぞれＡ系，Ｂ系の専用的制
御を要求する信号であり、これらの信号も制御部
自身から出力されるものであつてもよいし、他の
監視部から出力されるものであつてもよい。
７はＡ系の専有制御を要求する信号AS２とＢ
系の専有制御を要求する信号BS２とを２入力と
するラツチ回路であり、信号Ｅ１とＥ２を出力す
る。８はＡ系制御要求信号AS１と信号Ｅ１を入
力とする２入力アンド回路、９はＢ系の制御要求
信号AS２と信号Ｅ２を入力とする２入力アンド
回路である。
系の専有制御を要求する信号BS２とを２入力と
するラツチ回路であり、信号Ｅ１とＥ２を出力す
る。８はＡ系制御要求信号AS１と信号Ｅ１を入
力とする２入力アンド回路、９はＢ系の制御要求
信号AS２と信号Ｅ２を入力とする２入力アンド
回路である。
１０はアンド回路８，９の出力を入力とする先
取優先回路であり、フリツプフロツプ回路１１，
１２と２入力アンド回路１３，１４およびＲ／Ｓ
フリツプフロツプ回路１５によつて構成されてい
る。なおＥ３，Ｅ４はそれぞれアンド回路１３，
１４の出力信号であり、SLA，SLBはそれぞれ
フリツプフロツプ回路１５のＱ出力信号と出力
信号である。
取優先回路であり、フリツプフロツプ回路１１，
１２と２入力アンド回路１３，１４およびＲ／Ｓ
フリツプフロツプ回路１５によつて構成されてい
る。なおＥ３，Ｅ４はそれぞれアンド回路１３，
１４の出力信号であり、SLA，SLBはそれぞれ
フリツプフロツプ回路１５のＱ出力信号と出力
信号である。
１６はアンド回路であり、Ａ系チヤネル制御信
号Ａ１と信号SLAを２入力とする。また１７も
アンド回路であり、Ｂ系チヤネル制御Ｂ１と信号
SLBを２入力としている。１８はアンド回路１
６，１７の出力を入力とする２入力オア回路であ
り、その出力はチヤネル１９に入力している。
号Ａ１と信号SLAを２入力とする。また１７も
アンド回路であり、Ｂ系チヤネル制御Ｂ１と信号
SLBを２入力としている。１８はアンド回路１
６，１７の出力を入力とする２入力オア回路であ
り、その出力はチヤネル１９に入力している。
次に第１図の実施例回路の動作を第２図，第３
図に示すタイミングチヤートに従つて説明する。
図に示すタイミングチヤートに従つて説明する。
まず負荷分散が行われる場合の動作について説
明する（第２図参照）。この場合いずれの制御部
からも制御が可能になるようにAS２，BS２は共
に“０”レベルにあるから、Ｅ１，Ｅ２は“１”
レベルである。従つてアンド回路８，９の双方が
アクテイブ状態にある。この状態においてチヤネ
ル１９は当初Ａ系のチヤネル制御信号Ａ１によつ
て制御されているとする。しかしＡ系によるチヤ
ネル制御の負荷が重くなり、処理効率が低下する
と、例えばＡ系制御部から出力されるＢ系制御要
求信号BS１が“１”レベルに変化する。この信
号はアクテイブ状態のアンド回路１０をそのまま
通過してフリツプフロツプ回路１２とアンド回路
１４に入力する。ところでフリツプフロツプ回路
１２がこの“１”レベルを取り込んで出力を
“０”レベルにするタイミングは１クロツク分だ
け遅れるから、アンド回路１４にはその時間に対
応するパルス信号Ｅ４がアンド回路１４から出力
される。
明する（第２図参照）。この場合いずれの制御部
からも制御が可能になるようにAS２，BS２は共
に“０”レベルにあるから、Ｅ１，Ｅ２は“１”
レベルである。従つてアンド回路８，９の双方が
アクテイブ状態にある。この状態においてチヤネ
ル１９は当初Ａ系のチヤネル制御信号Ａ１によつ
て制御されているとする。しかしＡ系によるチヤ
ネル制御の負荷が重くなり、処理効率が低下する
と、例えばＡ系制御部から出力されるＢ系制御要
求信号BS１が“１”レベルに変化する。この信
号はアクテイブ状態のアンド回路１０をそのまま
通過してフリツプフロツプ回路１２とアンド回路
１４に入力する。ところでフリツプフロツプ回路
１２がこの“１”レベルを取り込んで出力を
“０”レベルにするタイミングは１クロツク分だ
け遅れるから、アンド回路１４にはその時間に対
応するパルス信号Ｅ４がアンド回路１４から出力
される。
このパルスはフリツプフロツプ回路１５のリセ
ツト（Ｒ）端子に入力するから、フリツプフロツ
プ回路１５の出力は反転し、信号SLA（Ｑ出力）
は“０”，信号SLB（出力）は“１”となる。
このためアンド回路１６は非アクテイブ状態，ア
ンド回路１７はアクテイブ状態となるから、以後
チヤネル１９はＢ系制御部から出力されるＢ系チ
ヤネル制御信号Ｂ１によつて制御されることにな
る。
ツト（Ｒ）端子に入力するから、フリツプフロツ
プ回路１５の出力は反転し、信号SLA（Ｑ出力）
は“０”，信号SLB（出力）は“１”となる。
このためアンド回路１６は非アクテイブ状態，ア
ンド回路１７はアクテイブ状態となるから、以後
チヤネル１９はＢ系制御部から出力されるＢ系チ
ヤネル制御信号Ｂ１によつて制御されることにな
る。
同様にしてＢ系によるチヤネル制御の負担が重
くなり処理能力が低下すると、Ｂ系制御部から出
力されるＡ系制御要求信号AS１が“１”レベル
になつて、以後チヤネル１９はＡ系チヤネル制御
信号Ｂ１によつて制御されることになる。
くなり処理能力が低下すると、Ｂ系制御部から出
力されるＡ系制御要求信号AS１が“１”レベル
になつて、以後チヤネル１９はＡ系チヤネル制御
信号Ｂ１によつて制御されることになる。
このように各制御部が過負荷とならないよう負
荷が分散されるので、処理の効率化を図ることが
可能となる。
荷が分散されるので、処理の効率化を図ることが
可能となる。
次に制御部に障害が発生した場合の動作につい
て説明する（第３図参照）。
て説明する（第３図参照）。
いま例えばＢ系の制御部に障害が発生したとす
る。常時、相互通信により相手の動作状態を監視
しているＡ系の制御部はこれを検知してＡ系専有
信号AS２（“１”レベル）を出力する。同時にＡ
系制御要求信号も出力する。（なお制御部の動作
状態を監視する手段としては特別の監視部であつ
てもよい。）このためラツチ回路７の出力信号Ｅ
２は“０”レベルに反転するから、アンド回路９
は非アクテイブ状態になる。従つて以後、Ｂ系制
御要求信号BS１（“１”レベル）がアンド回路９
に入力されても有効とはならない。一方、Ａ系制
御専有要求信号AS２と同時に出力されるＡ系制
御要求信号はアンド回路８をそのまま通過し、こ
れによつて発生するパルス信号Ｅ３によりフリツ
プフロツプ回路１５はセツト状態となる。従つて
信号SLAは“１”レベル，信号SLBは“０”レ
ベルとなるから、以後チヤネル１９にはＡ系チヤ
ネル制御信号Ａ１のみ入力可能となる。
る。常時、相互通信により相手の動作状態を監視
しているＡ系の制御部はこれを検知してＡ系専有
信号AS２（“１”レベル）を出力する。同時にＡ
系制御要求信号も出力する。（なお制御部の動作
状態を監視する手段としては特別の監視部であつ
てもよい。）このためラツチ回路７の出力信号Ｅ
２は“０”レベルに反転するから、アンド回路９
は非アクテイブ状態になる。従つて以後、Ｂ系制
御要求信号BS１（“１”レベル）がアンド回路９
に入力されても有効とはならない。一方、Ａ系制
御専有要求信号AS２と同時に出力されるＡ系制
御要求信号はアンド回路８をそのまま通過し、こ
れによつて発生するパルス信号Ｅ３によりフリツ
プフロツプ回路１５はセツト状態となる。従つて
信号SLAは“１”レベル，信号SLBは“０”レ
ベルとなるから、以後チヤネル１９にはＡ系チヤ
ネル制御信号Ａ１のみ入力可能となる。
なおこの後においてＢ系の暴走によりＡ系に障
害があると間違つた判断をしてＢ系制御専有信号
BS２（“１”レベル）を出力したとしてもラツチ
回路７は反転しない。従つてチヤネル１９が故障
中のＢ系のチヤネル制御信号Ｂ１によつてて制御
されることはない。
害があると間違つた判断をしてＢ系制御専有信号
BS２（“１”レベル）を出力したとしてもラツチ
回路７は反転しない。従つてチヤネル１９が故障
中のＢ系のチヤネル制御信号Ｂ１によつてて制御
されることはない。
このようにして障害の発生したＢ系制御部から
のチヤネル制御信号Ｂ１がチヤネル１９に入力す
ることを確実に防止することができるので、信頼
性の高い処理が可能となる効果がある。
のチヤネル制御信号Ｂ１がチヤネル１９に入力す
ることを確実に防止することができるので、信頼
性の高い処理が可能となる効果がある。
このように本発明の実施例によれば処理の効率
化と信頼性の向上の双方が可能となる。
化と信頼性の向上の双方が可能となる。
なお実施例では１つのチヤネル１９に対してＡ
系，Ｂ系の制御部が制御する場合について説明し
たが、第４図に示すような複数の制御部が複数の
チヤネルを制御するチヤネル制御システムについ
ても同様に適用できることは明らかである。
系，Ｂ系の制御部が制御する場合について説明し
たが、第４図に示すような複数の制御部が複数の
チヤネルを制御するチヤネル制御システムについ
ても同様に適用できることは明らかである。
以上説明したように、本発明のチヤネル制御シ
ステムによれば各制御系統の負荷分散制御を可能
とする後取優先手段と、いずれかの制御系統に障
害が発生するとき他の制御系統に強制的に切り替
えることを可能とする先取優先手段とを備えてい
るので、処理の効率化と処理の信頼性の向上の双
方が可能となる。
ステムによれば各制御系統の負荷分散制御を可能
とする後取優先手段と、いずれかの制御系統に障
害が発生するとき他の制御系統に強制的に切り替
えることを可能とする先取優先手段とを備えてい
るので、処理の効率化と処理の信頼性の向上の双
方が可能となる。
第１図は本発明の実施例に係るチヤネル制御シ
ステムの構成図、第２図は各制御系統の負荷を分
散するときの第１図の実施例の動作を説明するタ
イミングチヤート、第３図はいずれかの制御系統
に障害が生じるときの第１図の実施例の動作を説
明するタイミングチヤート、第４図は複数のチヤ
ネルを複数の制御部が制御するときのチヤネル制
御システムのブロツク図である。 符号の説明、１……制御部（Ａ系統）、２……
制御部（Ｂ系統）、３〜６，１９……チヤネル、
７……ラツチ回路、８，９，１３，１４，１６，
１７……アンド回路、１０……先取優先回路、１
１，１２……フリツプフロツプ回路、１５……
Ｒ／Ｓフリツプフロツプ回路、１８……オア回
路。
ステムの構成図、第２図は各制御系統の負荷を分
散するときの第１図の実施例の動作を説明するタ
イミングチヤート、第３図はいずれかの制御系統
に障害が生じるときの第１図の実施例の動作を説
明するタイミングチヤート、第４図は複数のチヤ
ネルを複数の制御部が制御するときのチヤネル制
御システムのブロツク図である。 符号の説明、１……制御部（Ａ系統）、２……
制御部（Ｂ系統）、３〜６，１９……チヤネル、
７……ラツチ回路、８，９，１３，１４，１６，
１７……アンド回路、１０……先取優先回路、１
１，１２……フリツプフロツプ回路、１５……
Ｒ／Ｓフリツプフロツプ回路、１８……オア回
路。
Claims (1)
- 【特許請求の範囲】 １ 複数の制御系統によつてチヤネルが共用さ
れ、該チヤネルは該制御系統のチヤネル制御信号
により制御される制御システムにおいて、 ある特定の制御系統の制御を要求する信号が入
力するとき、これに従つて前記チヤネルに入力す
るチヤネル制御信号を切替える後取優先手段と、 ある特定の制御系統の専有的制御を要求する信
号が入力するとき、これに従つて以後該制御系統
のチヤネル制御信号のみがチヤネルに入力するこ
とを許容する先取優先手段とを備えていることを
特徴とするチヤネル制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6124986A JPS62217798A (ja) | 1986-03-19 | 1986-03-19 | チヤネル制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6124986A JPS62217798A (ja) | 1986-03-19 | 1986-03-19 | チヤネル制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62217798A JPS62217798A (ja) | 1987-09-25 |
| JPH0426596B2 true JPH0426596B2 (ja) | 1992-05-07 |
Family
ID=13165769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6124986A Granted JPS62217798A (ja) | 1986-03-19 | 1986-03-19 | チヤネル制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62217798A (ja) |
-
1986
- 1986-03-19 JP JP6124986A patent/JPS62217798A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62217798A (ja) | 1987-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0426596B2 (ja) | ||
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| JPH0220029B2 (ja) | ||
| JPS628832B2 (ja) | ||
| JPS598005A (ja) | 多重化装置 | |
| JPS6232739A (ja) | 切換制御方式 | |
| JP4322333B2 (ja) | Ｓｃｓｉ切り替え装置およびクラスタシステム | |
| JP2834306B2 (ja) | 切り替え制御回路 | |
| JPH0247752A (ja) | チャネル切換方式 | |
| JPH1013308A (ja) | Ｎ：１冗長構成システム | |
| JPS63232715A (ja) | 通信システム | |
| JPS60259026A (ja) | Ｎ：１の現用予備装置における自動切替方法 | |
| JPS61239334A (ja) | 情報処理装置 | |
| JPS5816365A (ja) | 複合計算機装置 | |
| JPH0385655A (ja) | 情報処理システム | |
| JPH0559616B2 (ja) | ||
| JPS5935242A (ja) | 切替制御方式 | |
| JPS60163140A (ja) | 多重系制御装置 | |
| JPS59200352A (ja) | システム切替制御装置 | |
| JPS63201733A (ja) | 二重系切換方式 | |
| JPH036741A (ja) | 二重化システムのデータ出力装置 | |
| JPS60123953A (ja) | チャネル切り替え制御方式 | |
| JPS61151764A (ja) | Ｉ／ｏデバイス制御装置 | |
| JPS5974751A (ja) | 信号分配方式 | |
| JPH0362231A (ja) | バス切替方式 |