JPH04266035A - 半導体素子の実装構造体 - Google Patents
半導体素子の実装構造体Info
- Publication number
- JPH04266035A JPH04266035A JP3026114A JP2611491A JPH04266035A JP H04266035 A JPH04266035 A JP H04266035A JP 3026114 A JP3026114 A JP 3026114A JP 2611491 A JP2611491 A JP 2611491A JP H04266035 A JPH04266035 A JP H04266035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- mounting structure
- semiconductor device
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の実装構造体
に関し、特にコンピューター，ビデオ，テレビ等あらゆ
る電子機器に利用できる、半導体素子の実装構造体に関
する。
に関し、特にコンピューター，ビデオ，テレビ等あらゆ
る電子機器に利用できる、半導体素子の実装構造体に関
する。
【０００２】
【従来の技術】近年、コンピューター等の電子機器の可
搬性および利便性に対する要求が益々強まり、よりポー
タブルで高性能なコンピューター等の電子機器の出現が
期待されている。その中で、はんだバンプ等突起電極を
用いたフリップチップ実装法は、高性能で高密度の実装
方法として注目を浴びている。
搬性および利便性に対する要求が益々強まり、よりポー
タブルで高性能なコンピューター等の電子機器の出現が
期待されている。その中で、はんだバンプ等突起電極を
用いたフリップチップ実装法は、高性能で高密度の実装
方法として注目を浴びている。
【０００３】フリップチップ実装法で実装した実装構造
体として、半導体素子の取り出し電極にバリア層を形成
した後、はんだバンプを蒸着法，メッキ法等で形成した
ものがよく知られているが、この場合、半導体素子の取
り出し電極にバリア層を形成するため、工程が複雑にな
る。また、半導体ウエハプロセス中でこれを形成するの
で、半導体メーカーでないとこのような処理ができない
。そのために、半導体メーカーのこのような処理をして
いる特定の半導体素子のみにしか利用できず、アセンブ
リメーカーが自由に半導体素子を選んで実装することが
できないという問題がある。
体として、半導体素子の取り出し電極にバリア層を形成
した後、はんだバンプを蒸着法，メッキ法等で形成した
ものがよく知られているが、この場合、半導体素子の取
り出し電極にバリア層を形成するため、工程が複雑にな
る。また、半導体ウエハプロセス中でこれを形成するの
で、半導体メーカーでないとこのような処理ができない
。そのために、半導体メーカーのこのような処理をして
いる特定の半導体素子のみにしか利用できず、アセンブ
リメーカーが自由に半導体素子を選んで実装することが
できないという問題がある。
【０００４】そこで、半導体素子の取り出し電極にバリ
ア層を形成しないフリップチップ実装構造体が提案され
ている。その中の一つとして、図２に示すように、半導
体素子１の取り出し電極２に直接金バンプ３を形成し、
回路基板４の配線電極５にはんだバンプ６を形成し、金
バンプ３とはんだバンプ６を接続するフリップチップ実
装構造体がある。尚、半導体素子１の取り出し電極２以
外の部分には保護膜７が形成されている。
ア層を形成しないフリップチップ実装構造体が提案され
ている。その中の一つとして、図２に示すように、半導
体素子１の取り出し電極２に直接金バンプ３を形成し、
回路基板４の配線電極５にはんだバンプ６を形成し、金
バンプ３とはんだバンプ６を接続するフリップチップ実
装構造体がある。尚、半導体素子１の取り出し電極２以
外の部分には保護膜７が形成されている。
【０００５】
【発明が解決しようとする課題】上記従来の半導体素子
の実装構造体は、半導体素子１の取り出し電極２にバリ
ア層を形成していないため、あらゆる半導体素子が利用
できるが、信頼性が低いという問題があった。特に、ヒ
ートショックによる熱応力によってバンプに歪が生じ、
破断することが最大の問題であった。
の実装構造体は、半導体素子１の取り出し電極２にバリ
ア層を形成していないため、あらゆる半導体素子が利用
できるが、信頼性が低いという問題があった。特に、ヒ
ートショックによる熱応力によってバンプに歪が生じ、
破断することが最大の問題であった。
【０００６】例えば、はんだバンプ６にすず−鉛合金、
回路基板４の配線電極５に銅を用いた場合、はんだ中の
すずと配線電極の銅が相互拡散し、銅−すず合金層を形
成するため鉛が偏析し、ヒートサイクル試験等を行なっ
た場合、時間がたつと偏析した鉛の部分で破断するとい
う現象が起こる。本発明はこのような課題を解決するも
ので、信頼性の高い半導体素子の実装構造体を提供する
ことを目的とする。
回路基板４の配線電極５に銅を用いた場合、はんだ中の
すずと配線電極の銅が相互拡散し、銅−すず合金層を形
成するため鉛が偏析し、ヒートサイクル試験等を行なっ
た場合、時間がたつと偏析した鉛の部分で破断するとい
う現象が起こる。本発明はこのような課題を解決するも
ので、信頼性の高い半導体素子の実装構造体を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体素子の実
装構造体は上記課題を解決するために、配線電極材料と
はんだの拡散防止層を、はんだバンプと回路基板の配線
電極との間に設けたものである。
装構造体は上記課題を解決するために、配線電極材料と
はんだの拡散防止層を、はんだバンプと回路基板の配線
電極との間に設けたものである。
【０００８】
【作用】この構成により本発明の半導体素子の実装構造
体は、配線電極材料とはんだの拡散防止層を、はんだバ
ンプと回路基板の配線電極との間に設けたことにより、
配線電極中の銅と、はんだバンプ中の錫の相互拡散によ
り、銅−錫合金層の形成がなくなり、鉛が偏析し、温度
変化が繰り返された場合、時間がたつと、偏析した鉛の
部分で破断するという現象が起らないこととなる。
体は、配線電極材料とはんだの拡散防止層を、はんだバ
ンプと回路基板の配線電極との間に設けたことにより、
配線電極中の銅と、はんだバンプ中の錫の相互拡散によ
り、銅−錫合金層の形成がなくなり、鉛が偏析し、温度
変化が繰り返された場合、時間がたつと、偏析した鉛の
部分で破断するという現象が起らないこととなる。
【０００９】
【実施例】以下、本発明の一実施例の半導体素子の実装
構造体について、図１を参照しながら説明する。同図に
おいて、１〜７は先に述べた従来例と全く同じであるの
で同一符号を付し説明を省略する。
構造体について、図１を参照しながら説明する。同図に
おいて、１〜７は先に述べた従来例と全く同じであるの
で同一符号を付し説明を省略する。
【００１０】すなわち、まずバリア層が形成されていな
い通常の半導体素子１の取り出し電極２上に直接金バン
プ３を形成する。次に、セラミックを用いた回路基板４
の銅配線電極５上にニッケルを拡散防止層８として形成
し、その上にはんだバンプ６を形成する。そして半導体
素子１のパターン面を下向きにしてセラミックを用いた
回路基板４に向い合わせ、金バンプ３とはんだバンプ６
を接続し、はんだが溶融する温度にまで加熱してはんだ
バンプ６を溶融させ、金バンプ３とはんだバンプ６を結
合させた半導体素子の実装構造体を作製した。
い通常の半導体素子１の取り出し電極２上に直接金バン
プ３を形成する。次に、セラミックを用いた回路基板４
の銅配線電極５上にニッケルを拡散防止層８として形成
し、その上にはんだバンプ６を形成する。そして半導体
素子１のパターン面を下向きにしてセラミックを用いた
回路基板４に向い合わせ、金バンプ３とはんだバンプ６
を接続し、はんだが溶融する温度にまで加熱してはんだ
バンプ６を溶融させ、金バンプ３とはんだバンプ６を結
合させた半導体素子の実装構造体を作製した。
【００１１】尚、本実施例では、はんだバンプ６にすず
−鉛系合金を使用したが、はんだバンプ６の材料は、イ
ンジウム系合金等、半導体素子１の取り出し電極２が溶
融しない温度で溶融するものであればよい。
−鉛系合金を使用したが、はんだバンプ６の材料は、イ
ンジウム系合金等、半導体素子１の取り出し電極２が溶
融しない温度で溶融するものであればよい。
【００１２】また、拡散防止層８についても、銅とはん
だ材料の拡散を防止する役割をもつものであれば何でも
よい。
だ材料の拡散を防止する役割をもつものであれば何でも
よい。
【００１３】このような半導体素子の実装構造体に、耐
湿性を確保するために、半導体素子１とセラミックを用
いた回路基板４の隙間に熱硬化性樹脂を充填硬化した後
、ヒートショック試験、ＴＨＢ試験を行なった。このと
き用いた半導体素子１は、取り出し電極数２３個のＤＲ
ＡＭである。
湿性を確保するために、半導体素子１とセラミックを用
いた回路基板４の隙間に熱硬化性樹脂を充填硬化した後
、ヒートショック試験、ＴＨＢ試験を行なった。このと
き用いた半導体素子１は、取り出し電極数２３個のＤＲ
ＡＭである。
【００１４】ヒートショック試験は、拡散防止層８を設
けていない従来の半導体素子の実装構造体と本実施例の
半導体素子の実装構造体とのそれぞれ２０個の半導体素
子１について、−５５℃〜１５０℃の条件で行なったと
ころ、５００サイクル時点で、従来の半導体素子の実装
構造体は２０個中８個しか正常に動作しなかったにもか
かわらず、本実施例の半導体素子の実装構造体は２０個
全数が正常に動作した。
けていない従来の半導体素子の実装構造体と本実施例の
半導体素子の実装構造体とのそれぞれ２０個の半導体素
子１について、−５５℃〜１５０℃の条件で行なったと
ころ、５００サイクル時点で、従来の半導体素子の実装
構造体は２０個中８個しか正常に動作しなかったにもか
かわらず、本実施例の半導体素子の実装構造体は２０個
全数が正常に動作した。
【００１５】ＴＨＢ試験についても同様に、拡散防止層
８を設けていない従来の半導体素子の実装構造体と本実
施例の半導体素子の実装構造体とのそれぞれ２０個の半
導体素子１について、温度８５℃、湿度８５％の環境で
半導体素子１の電源端子と接地端子との間に５Ｖの動作
電圧を印加しながら保持したところ、１０００時間の時
点で、従来の半導体素子の実装構造体は２０個中１８個
しか正常に動作しなかったにもかかわらず、実施例の半
導体素子の実装構造体は２０個全体が正常に動作した。
８を設けていない従来の半導体素子の実装構造体と本実
施例の半導体素子の実装構造体とのそれぞれ２０個の半
導体素子１について、温度８５℃、湿度８５％の環境で
半導体素子１の電源端子と接地端子との間に５Ｖの動作
電圧を印加しながら保持したところ、１０００時間の時
点で、従来の半導体素子の実装構造体は２０個中１８個
しか正常に動作しなかったにもかかわらず、実施例の半
導体素子の実装構造体は２０個全体が正常に動作した。
【００１６】
【発明の効果】以上の実施例の説明で明らかなように本
発明の半導体素子の実装構造体によれば、拡散防止層を
、はんだバンプと回路基板の配線電極との間に設けるこ
とにより、半導体素子の取り出し電極に直接、金バンプ
を形成し、これにはんだバンプを形成して回路基板の配
線電極と接続をとった半導体素子の実装構造体の信頼性
を著しく高めることができる。これにより、バリア層を
設けていない半導体素子のフリップチップ実装が可能に
なり、このような半導体素子の実装構造体の製品化を実
現できる。
発明の半導体素子の実装構造体によれば、拡散防止層を
、はんだバンプと回路基板の配線電極との間に設けるこ
とにより、半導体素子の取り出し電極に直接、金バンプ
を形成し、これにはんだバンプを形成して回路基板の配
線電極と接続をとった半導体素子の実装構造体の信頼性
を著しく高めることができる。これにより、バリア層を
設けていない半導体素子のフリップチップ実装が可能に
なり、このような半導体素子の実装構造体の製品化を実
現できる。
【図１】本発明の一実施例の半導体素子の実装構造体の
断面図
断面図
【図２】従来の半導体素子の実装構造体の断面図
１ 半導体素子
２ 取り出し電極
３ 金バンプ
４ 回路基板
５ 配線電極
６ はんだバンプ
８ 拡散防止層
Claims (1)
- 【請求項１】 半導体素子のパターン面を下向きにし
て、回路基板の配線電極に前記半導体素子の取り出し電
極を接続するとき、その接続部が、前記回路基板側から
順次、配線電極、配線電極材料とはんだの拡散防止層、
はんだバンプ、金バンプ、前記半導体素子の取り出し電
極で構成される半導体素子の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026114A JPH04266035A (ja) | 1991-02-20 | 1991-02-20 | 半導体素子の実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3026114A JPH04266035A (ja) | 1991-02-20 | 1991-02-20 | 半導体素子の実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04266035A true JPH04266035A (ja) | 1992-09-22 |
Family
ID=12184558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3026114A Pending JPH04266035A (ja) | 1991-02-20 | 1991-02-20 | 半導体素子の実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04266035A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148495A (ja) * | 1994-11-25 | 1996-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法 |
| US6333554B1 (en) | 1997-09-08 | 2001-12-25 | Fujitsu Limited | Semiconductor device with gold bumps, and method and apparatus of producing the same |
-
1991
- 1991-02-20 JP JP3026114A patent/JPH04266035A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148495A (ja) * | 1994-11-25 | 1996-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法、半導体装置におけるバンプ密着性評価方法 |
| US6333554B1 (en) | 1997-09-08 | 2001-12-25 | Fujitsu Limited | Semiconductor device with gold bumps, and method and apparatus of producing the same |
| US6344690B1 (en) | 1997-09-08 | 2002-02-05 | Fujitsu Limited | Semiconductor device with gold bumps, and method and apparatus of producing the same |
| US6495441B2 (en) | 1997-09-08 | 2002-12-17 | Fujitsu Limited | Semiconductor device with gold bumps, and method and apparatus of producing the same |
| US6786385B1 (en) | 1997-09-08 | 2004-09-07 | Fujitsu Limited | Semiconductor device with gold bumps, and method and apparatus of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078822B2 (en) | Microelectronic device interconnects | |
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| JP2953076B2 (ja) | 半導体素子の実装構造体 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| US5894173A (en) | Stress relief matrix for integrated circuit packaging | |
| JPH08236654A (ja) | チップキャリアとその製造方法 | |
| JPH0332914B2 (ja) | ||
| US6717252B2 (en) | Semiconductor device | |
| US6566165B1 (en) | Method for mounting a semiconductor chip to a semiconductor chip-mounting board | |
| US20060043603A1 (en) | Low temperature PB-free processing for semiconductor devices | |
| US20130140664A1 (en) | Flip chip packaging structure | |
| JPH08191128A (ja) | 電子装置 | |
| JPH08288291A (ja) | 半導体装置 | |
| JP2008507126A (ja) | 外部のボード上の組立部品及び組立部品を設ける方法 | |
| KR100809698B1 (ko) | 솔더링 플럭스 및 언더 필 수지층을 구비하는 반도체 소자실장 구조체 및 반도체 소자 실장 방법 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JPH04266035A (ja) | 半導体素子の実装構造体 | |
| US20060060639A1 (en) | Doped contact formations | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP3398276B2 (ja) | ランドグリッドアレイ型パッケージの実装構造 | |
| JPH0969539A (ja) | バンプ形成方法及び半導体装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 |