JPH08236654A - チップキャリアとその製造方法 - Google Patents

チップキャリアとその製造方法

Info

Publication number
JPH08236654A
JPH08236654A JP7035359A JP3535995A JPH08236654A JP H08236654 A JPH08236654 A JP H08236654A JP 7035359 A JP7035359 A JP 7035359A JP 3535995 A JP3535995 A JP 3535995A JP H08236654 A JPH08236654 A JP H08236654A
Authority
JP
Japan
Prior art keywords
chip carrier
resin layer
resin
external connection
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7035359A
Other languages
English (en)
Inventor
Yoshifumi Nakamura
嘉文 中村
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7035359A priority Critical patent/JPH08236654A/ja
Priority to US08/601,293 priority patent/US6229209B1/en
Priority to CN96101291A priority patent/CN1076872C/zh
Priority to EP96102501A priority patent/EP0729182A3/en
Priority to KR1019960004276A priority patent/KR960032670A/ko
Publication of JPH08236654A publication Critical patent/JPH08236654A/ja
Priority to US09/038,069 priority patent/US6372547B2/en
Priority to US09/686,153 priority patent/US6365499B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3485—Application of solder paste, slurry or powder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 ＢＧＡ（ボール・グリッド・アレイ）やＬＧ
Ａ（ランド・グリッド・アレイ）においてチップキャリ
アの外部接続電極と回路配線基板との熱膨張係数の違い
によって外部接続電極部にクラックが入のを防ぎ、熱衝
撃試験の信頼性の高い、実装するための回路配線基板の
種類に制限されず、あらゆるチップキャリア用回路配線
基板に適応できるチップキャリアを提供する。 【構成】 絶縁性基板２０の表面２０ａに半導体素子３
の電極３１に導通する接続配線２１が設けられ、裏面２
０ｂに回路配線基板８の接続電極８５に接続する外部接
続電極４が設けられたチップキャリア１であって、前記
外部接続電極４が導体からなる半田ボール２を有し、前
記外部接続電極４の側面部に樹脂層５が形成されてい
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は回路配線基板上に半導体
素子を実装するのに用いるチップキャリアとその製造方
法に関する。さらに詳しくは、半導体素子の実装用及び
ＭＣＭ（マルチ・チップ・モジュール）用チップキャリ
アとその製造方法に関する。
【０００２】
【従来の技術】半導体装置の中にＢＧＡ（ボール・グリ
ッド・アレイ）パッケージやＬＧＡ（ランド・グリッド
・アレイ）パッケージというものが知られている。これ
らは、半導体素子を実装したチップキャリアの外部接続
電極がチップキャリアの裏面にグリッド状に配置されて
なる半導体装置である。この実装されてなる半導体装置
は、従来のＱＦＰ（クォータ・フラット・パッケージ）
に比べると、外部接続電極がパッケージの裏面にあるの
で半導体装置のサイズが大幅に小型化されるという利点
がある。また外部接続電極のピッチもＱＦＰの０.３ｍ
ｍや０.５ｍｍに比べ１.５ｍｍや１.２７ｍｍといった
粗いものであり、実装が容易にできる。そのためＢＧＡ
パッケージやＬＧＡパッケージは、新たな半導体装置と
して脚光を浴びている。
【０００３】従来のＢＧＡパッケージ半導体装置を図６
に示す。図６において、１はチップキャリア、２は半田
ボール、３は半導体素子、４は外部接続電極である。チ
ップキャリア１は絶縁性基板６０の表面６０ａに半導体
素子３の電極パッド３１に導通する接続配線６１が設け
られ、裏面には外部接続電極４が設けられて構成されて
いる。表面６０ａの接続配線６１と裏面６０ｂの外部引
出電極６２とは、絶縁性基板６０の表裏面を導通させる
バイアホール６３、６３、配線等を介して電気的に導通
されている。
【０００４】半田ボール２はＢＧＡでの外部への接続電
極としてチップキャリア１の裏面にグリッド状に並んで
おり、この半田ボール２にて図示しない回路配線基板と
の接続をとる。一方、ＬＧＡはボール無しの半田あるい
は、ソケットによって回路配線基板との接続を行なうよ
うに構成されている。
【０００５】前記のＢＧＡとＬＧＡとの比較では、ＢＧ
Ａでは半田ボールにて実装しているのでチップキャリア
と回路配線基板との実装間隔が広く、半田実装において
はＬＧＡよりも実装信頼性は高い。そのためグリッド状
に外部接続電極を有する半導体装置においては、ＢＧＡ
が主流となっている。しかし、コンピュータのＣＰＵの
ようにグレードアップが必要な半導体装置においては、
ＬＧＡとソケットという組み合わせの形態のものも多く
使用されている。
【０００６】
【発明が解決しようとする課題】しかしながら、ＢＧＡ
やＬＧＡのようなチップキャリアを半田により回路配線
基板に実装した場合、実装部が半田によりチップキャリ
アと回路配線基板が直接接続されているため、ＪＩＳ
Ｃ００２５に規定されているように、−４０℃から＋１
００℃に変化させる熱衝撃試験という環境信頼性試験を
行うと、チップキャリアと回路配線基板との熱膨張係数
の違いによって外部接続電極部にクラックが入り、外部
接続電極が剥がれ、オープンになり、接続が悪くなると
いう現象がおこる。そのためＢＧＡやＬＧＡは、熱衝撃
試験の信頼性の低いものとなっている。
【０００７】本発明は前記問題を解決し、外部接続電極
部にクラックが入り、外部接続電極が剥がれるのを防
ぎ、信頼性の高くできるチップキャリアとその製造方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記従来の問題を解決す
るため、本発明のチップキャリアは、絶縁性基板の表面
に半導体素子の電極に接続する接続配線が設けられ、裏
面に回路配線基板の接続電極に接続するための外部接続
電極が設けられたチップキャリアであって、前記外部接
続電極が導体からなるバンプを有し、該バンプを覆って
樹脂層が形成されていることを特徴とする。
【０００９】前記構成のチップキャリアにおいては、前
記樹脂層をバンプ周囲に凸状に形成し、該バンプの先端
部を露出させていることが好ましい。また、前記構成の
チップキャリアにおいては、前記樹脂層を絶縁性基板の
裏面に層状に形成し、前記バンプの先端部を露出させて
いることが好ましい。
【００１０】また、前記構成のチップキャリアにおいて
は、前記バンプが半田ボールからなることが好ましい。
また、前記構成のチップキャリアにおいては、前記バン
プがＳｎ、Ｃｕ、Ａｇ、Ａｕ、またはＮｉのうちの１種
以上を主成分とする導体からなることが好ましい。
【００１１】また、前記構成のチップキャリアにおいて
は、前記バンプのチップキャリア側から少なくとも２０
％以上の高さまで樹脂層にて覆っていることが好まし
い。本発明のチップキャリアの製造方法は、絶縁性基板
の表面に半導体素子の電極に接続する接続配線を設け、
回路配線基板の接続電極に接続するためのバンプを有す
る外部接続電極を前記絶縁性基板の裏面に形成し、前記
外部接続電極の側面部をペースト状の樹脂により覆い、
しかる後、前記樹脂ペーストが硬化する温度で熱処理す
ることにより樹脂層を形成することを特徴とする。
【００１２】前記製造方法の構成においては、前記外部
接続電極間にペースト状の樹脂を流し込み、しかる後、
前記樹脂ペーストが硬化する温度で熱処理することによ
り樹脂層を形成することが好ましい。
【００１３】前記製造方法の構成においては、前記外部
接続電極の形成された裏面に熱を供給して、樹脂を流し
込んで樹脂層を形成することが好ましい。また、前記製
造方法の構成においては、前記バンプからなる外部接続
電極の形成された裏面をペースト状の樹脂中に浸漬し、
しかる後、前記チップキャリアを樹脂中から取り出し、
前記樹脂が硬化する温度で熱処理して樹脂層を形成し、
その後、該樹脂層形成面を前記バンプが出現するまで加
工することが好ましい。
【００１４】また、前記製造方法の構成においては、前
記外部接続電極面に樹脂を噴射し、前記外部接続電極面
に樹脂層を形成し、その後、該樹脂層形成面を前記バン
プが出現するまで加工することが好ましい。
【００１５】また、前記製造方法の構成においては、前
記バンプが出現するまで研磨にて加工することが好まし
い。また、前記製造方法の構成においては、前記導体箔
上に半田バンプを形成することにより外部接続電極を形
成するに際し、スクリーン印刷により前記導体箔の表面
を露出させて樹脂ペーストを塗布して樹脂層を形成し、
該樹脂層が硬化する温度で熱処理した後、前記導体箔上
に半田ペーストを塗布し、半田ペーストが溶融する温度
で熱処理して半田バンプを形成して前記外部接続電極を
形成することが好ましい。
【００１６】
【作用】本発明のチップキャリアは、前記のように絶縁
性基板の表面に半導体素子の電極に接続する接続配線が
設けられ、裏面に回路配線基板の接続電極に接続するた
めの外部接続電極が設けられたチップキャリアであっ
て、前記外部接続電極が導体からなるバンプを有し、該
バンプを覆って樹脂層が形成されている。したがって、
最も応力がかかりやすい外部接続電極のバンプと本体と
の界面の周囲を樹脂により覆うことにより強化すること
ができ、熱衝撃試験におけるバンプと本体との界面に集
中する歪応力を樹脂層にも広げ、各電極の半田部分にお
ける歪応力を緩和させることができる。その結果、チッ
プキャリアと回路配線基板との熱膨張係数の違いによっ
て外部接続電極部にクラックが入るのを防ぐことがで
き、外部接続電極の剥がれをなくすことができ、熱衝撃
試験の信頼性を向上させることができる。
【００１７】前記構成のチップキャリアにおいて、前記
樹脂層をバンプ周囲に凸状に形成し、前記バンプの先端
部を露出させている好ましい例によれば、前記作用、効
果を得ることができるとともに、樹脂層の形成が容易で
あり、外部接続電極部をより強化することがすることが
できる。
【００１８】また、前記構成のチップキャリアにおい
て、前記樹脂層を絶縁性基板の裏面に層状に形成し、前
記バンプの先端部を露出させている好ましい例によれ
ば、前記作用、効果を得ることができるとともに、樹脂
層の形成がより容易になり、生産性を向上でき、外部接
続電極部をより強固に強化することができる。
【００１９】また、前記構成のチップキャリアにおい
て、前記バンプが半田ボールからなる好ましい例によれ
ば、前記作用、効果を得ることができるとともに、回路
配線基板の接続電極への接着の際の半田の塗布が不要に
なり、それだけ工程を少なくすることができる。
【００２０】また、前記構成のチップキャリアにおい
て、前記バンプがＳｎ、Ｃｕ、Ａｇ、Ａｕ、またはＮｉ
の１種以上を主成分とする導体からなる好ましい例によ
れば、前記作用、効果を得ることができるとともに、回
路配線基板の接続電極との接続安定性をよくすることが
でき、電気的に良好な接続を得ることができる。
【００２１】また、前記構成のチップキャリアにおい
て、前記バンプのチップキャリア側から少なくとも２０
％以上の高さまで樹脂層にて覆っている好ましい例によ
れば、前記作用、効果を得ることができるとともに、と
くに樹脂層による外部接続電極部を確実に強化すること
ができる。
【００２２】本発明のチップキャリアの製造方法は、絶
縁性基板の表面に半導体素子の電極に接続する接続配線
を設け、回路配線基板の接続電極に接続するためのバン
プを有する外部接続電極を前記絶縁性基板の裏面に形成
し、前記外部接続電極の側面部をペースト状の樹脂によ
り覆い、しかる後、前記樹脂ペーストが硬化する温度で
熱処理することにより樹脂層を形成することを特徴とす
る。このように製造することにより、樹脂層の形成を容
易に行うことができ、樹脂層による外部接続電極部を確
実に強化することができる。その結果、前記のような信
頼性の高いチップキャリアを容易に製造することができ
る。
【００２３】前記製造方法において、前記外部接続電極
間にペースト状の樹脂を流し込み、しかる後、前記樹脂
ペーストが硬化する温度で熱処理することにより樹脂層
を形成する好ましい例によれば、樹脂層の形成を容易に
行うとともに、容易に樹脂を硬化させることができ、樹
脂層による外部接続電極部を確実に強化することができ
る。
【００２４】また、前記製造方法において、前記外部接
続電極の形成された裏面に熱を供給して、樹脂を流し込
んで樹脂層を形成する好ましい例によれば、流し込んで
樹脂層を形成するので、より迅速に、より容易に樹脂層
を形成することができ、樹脂層による外部接続電極部を
確実に強化することができる。
【００２５】また、前記製造方法において、前記バンプ
からなる外部接続電極の形成された裏面をペースト状の
樹脂中に浸漬し、しかる後、前記チップキャリアを樹脂
中から取り出し、前記樹脂が硬化する温度で熱処理して
樹脂層を形成し、その後、該樹脂層形成面を前記バンプ
が出現するまで加工する好ましい例によれば、樹脂層の
形成をより迅速に、より容易に行うことができ、樹脂層
により外部接続電極部を強化したチップキャリアを製造
することができる。さらに、外部接続電極を確実に露出
させることができ、導通を確保することができる。
【００２６】また、前記製造方法において、前記外部接
続電極面に樹脂を噴射し、前記外部接続電極面に樹脂層
を形成し、その後、該樹脂層形成面を前記バンプが出現
するまで加工する好ましい例によれば、樹脂層により外
部接続電極部を強化したチップキャリアを製造すること
ができ、樹脂層の形成をより迅速に、より容易に行うこ
とができる。
【００２７】また、前記製造方法において、前記バンプ
が出現するまで研磨にて加工する好ましい例によれば、
樹脂層により外部接続電極部をさらに強化したチップキ
ャリアを製造することができ、樹脂層の形成をより迅速
に、より容易に行うことができる。
【００２８】また、前記製造方法において、前記導体箔
上に半田バンプを形成することにより外部接続電極を形
成するに際し、スクリーン印刷により前記導体箔の表面
を露出させて樹脂ペーストを塗布して樹脂層を形成し、
該樹脂層が硬化する温度で熱処理した後、前記導体箔上
に半田ペーストを塗布し、半田ペーストが溶融する温度
で熱処理して半田バンプを形成して前記外部接続電極を
形成する好ましい例によれば、樹脂層により外部接続電
極部をさらに強化したチップキャリアを製造することが
でき、外部接続電極の形成と樹脂層の形成をより迅速
に、より容易に行うことができる。
【００２９】前記のように、本発明によると、熱衝撃試
験における半田接続部に集中する歪応力を樹脂層にも広
げ、各部分における歪応力を緩和させることができる。
また、最も応力がかかりやすいチップキャリアと半田と
の界面を樹脂により強化できる。
【００３０】
【実施例】以下、本発明のチップキャリアの一実施例に
ついて、図面を参照しながら説明する。
【００３１】図１は本発明の一実施例におけるチップキ
ャリアの一部を示す断面図、図２は図１のチップキャリ
アをプリント配線基板に実装した状態の一部を示す断面
図、図３は半田ボールの側面に樹脂層がある他の実施例
のチップキャリアの一部を示す断面図である。
【００３２】図１及び図２において、１は半導体素３を
実装するためのチップキャリア、２は外部電極２２に接
続して導体からなるバンプを形成する半田ボール、４は
外部電極２２と半田ボールからなる外部接続電極、５は
バンプを覆う脂層、８は半導体素子３を実装したチップ
キャリア１を実装するプリント配線基板である。
【００３３】チップキャリア１は、前記従来のチップキ
ャリアと同様に構成され、ガラス・セラミック等の絶縁
性基板２０の表面２０ａには、半導体素子３の電極パッ
ド３１に導通するＳｎ、Ｃｕ、Ａｇ、Ａｕ、またはＮｉ
を主成分とする接続電極２１が設けられ、裏面２０ｂに
は同様な成分からなる外部電極２２が設けられている。
そして、この外部電極２２と半田ボール２とにより外部
接続電極４が形成されている。また、表面２０ａの接続
電極２１と裏面２０ｂの外部電極２２とはバイアホール
２３を介して電気的に導通している。このチップキャリ
ア１の表裏面の電極の導通は、図に示すバイアホールに
限られず、基板に応じて基板面の配線を介して導通する
ようにされたものでもよい。
【００３４】半田ボール２は、ＢＧＡでの外部への接続
電極として働くものであり、半田から形成され、絶縁性
基板２０の裏面２０ｂにグリッド状に並んで配置された
外部電極２２に接着されて設けられている。半田ボール
２の直径は０．５〜１．０ｍｍ程度に形成する。小さす
ぎると接続不良が生じやすくなり、接続の信頼性が低く
なり、大きすぎると短絡を生じる可能性があるからであ
る。
【００３５】樹脂層５は、チップキャリア１の外部接続
電極４とプリント配線基板の配線とが半田により接着さ
れる際、熱応力により電極が割れるのを防ぐため熱応力
を吸収するため設ける。この樹脂層５は、絶縁性基板２
０の裏面２０ｂの外部接続電極４の間の全面に形成さ
れ、外部電極２２と半田ボール２との界面から先端部２
ａ近くまで覆い、半田ボール２の先端部２ａが露出する
ように０．１〜１．０ｍｍ程度の厚みに形成されてい
る。すなわち、樹脂層５の厚みはチップキャリア１とバ
ンプの界面を確実に覆うことができるように少なくとも
外部接続電極４の高さの２０％以上で、半田ボール２の
半径から直径程度が好ましい。
【００３６】樹脂層５に用いる樹脂としては、熱可塑性
樹脂または熱硬化性樹脂のいずれでもよい。この樹脂は
室温で約２０００００センチポイズより大きくない粘度
で、樹脂層５の形成作業ができる粘度を持つように樹脂
ペーストにして用いるのが好ましい。とくにエポキシ樹
脂が好ましい。
【００３７】以上の方法で樹脂層を有する半田ボール付
きチップキャリアを作製した。前記のように構成された
チップキャリア１を図２に示すように、半田ボール２を
介してプリント配線基板８の接続配線８５に接着して配
線基板８に実装する。この実装の際には、チップキャリ
ア１の外部接続電極４とプリント配線基板８の配線８５
とを半田で接着するため熱が加えられるが、加熱により
外部接続電極４に熱応力が生じても、樹脂層５により熱
応力が緩和され、外部接続電極４の半田ボール２の界面
等で割れが生じ、接続不良等が生じるのを防ぐことがで
きる。
【００３８】図３は本発明のチップキャリアの他の実施
例の一部を示す断面図である。本実施例のチップキャリ
アは、図１に示す実施例とは、半田ボール２の側面の周
囲に凸状に樹脂層７が設けられている点で相違する。図
１に示す実施例に相当する部分には同一符号を付して詳
細な説明は省略する。
【００３９】樹脂層７は、半田ボール２の側面の周囲に
凸状に厚み０．１〜０．５ｍｍに設けられており、絶縁
性基板２０の裏面２０ｂ全面にほぼ同一の厚みに設けら
れている図１の例とは相違している。このように樹脂層
７を形成することは、半田ボール２の先端２ａを容易に
露出させることができ、回路配線基板と良好な接続を容
易に得ることができる。
【００４０】次に、より具体的実施例を用いて本発明を
説明する。 （実施例１）本実施例のチップキャリアは、図１に示す
ように構成している。前記のように、チップキャリア１
の基板２０としては、汎用のガラス・セラミック製のも
のを使用し、基板配線導体としてＣｕを使用する。
【００４１】本実施例のチップキャリアの製造は、ま
ず、前記ガラス・セラミック基板２０の表面２０ａに
は、Ｃｕにて半導体素子実装用の配線パターン２１が設
けられ、裏面２０ｂには外部電極２２が格子状に設けら
れている。前記基板２０の裏面２０ｂの外部電極２２に
共晶半田ペースト（６３Ｐｂ／２７Ｓｎの合金組成ペー
スト 千住金属（株）製）をメタル印刷にて塗布した。
前記塗布済み各外部電極２２の半田ペースト上に半田ボ
ール２を配列し、外部接続電極としての外部接続端子４
を形成した。半田ボール２としては、 ６３Ｐｂ／２７
Ｓｎの合金組成の半田で、ボール径は０．７ｍｍφであ
る。前記半田ペーストと前記半田ボール２をピーク温度
２４０℃で１０秒間の赤外線リフローにて溶融させた。
以上の方法でチップキャリア１の裏面２０ｂの外部電極
２２上に半田ボール２を形成した。
【００４２】次いで、シリンジ中に注入した樹脂ペース
トを前記半田ボール形成済みチップキャリア裏面の前記
半田ボール２間に射出した。樹脂ペースト量は、半田ボ
ール２の径に対しほぼ半分が均等に埋められるまで（層
厚約０．４ｍｍ）とし、半田ボール２の先端２ａ部は露
出させておいた。減圧雰囲気にて１５０℃で２時間、前
記樹脂ペーストを硬化した。この樹脂ペーストとして
は、エポキシ系樹脂（ＡＢＬＥＳＴＩＫ社のエイブルボ
ンド ９７５−２Ｌ ２００００ｃｐｓ）を使用した。
このエポキシ樹脂は、室温で約２０００００センチポイ
ズより大きくない粘度を持っている。以上の方法で樹脂
層を有する半田ボール付きチップキャリアを作製した。
【００４３】実装信頼性試験用配線パターンを有する汎
用のプリント配線基板上に共晶半田ペースト（６３Ｐｂ
／２７Ｓｎの合金組成ペースト 千住金属（株）製）を
メタル印刷し、前記印刷済み半田上に前記樹脂層形成済
みチップキャリアを実装した。前記実装体をピーク温度
２４０℃で１０秒間の赤外線リフローにて半田を溶融さ
せてチップキャリア実装体を作製した（図２）。
【００４４】以上の方法で作製したチップキャリア実装
体を環境信頼性試験の一つである前記の熱衝撃試験（−
４０℃〜１００℃）にて信頼性試験を行った。その結
果、１０００サイクル抵抗値変化がほとんど無く保持で
きた。このことから外部接続電極の割れ等がないことが
判った。よって、熱衝撃試験において実装信頼性が弱い
といわれるＢＧＡタイプチップキャリアにおいて、実装
信頼性の高いチップキャリアを作製できた。
【００４５】（実施例２）本実施例のチップキャリア
は、図３に示すように構成している。本実施例のチップ
キャリアは前記実施例１とは樹脂層７が半田ボールの側
面に沿うように形成されている点でのみ、前記実施例１
と相違する。
【００４６】本実施例のチップキャリアの製造方法は、
まず、前記実施例１と同様の方法でガラス・セラミック
基板２０の外部電極２２上に半田ボール２を形成して外
部電極２２と半田ボール２からなる外部接続端子４を形
成した。
【００４７】次いで、シリンジ中に注入した樹脂ペース
トを前記半田ボール２形成済みチップキャリア１の裏面
２０ｂの前記各半田ボール２上に射出した。樹脂ペース
ト量は、前記ガラス・セラミック基板２０と半田ボール
２との接続面が完全に埋まるが、半田ボール２の先端２
ａは露出する厚み（約０．２ｍｍ）までとした。樹脂ペ
ースト射出後半田ボール２の先端部をエタノールにて洗
浄した。減圧雰囲気にて１５０℃−２時間で前記樹脂ペ
ーストを硬化した。樹脂ペーストとしては、実施例１と
同様のエポキシ樹脂を使用した。
【００４８】実装信頼性試験用配線パターンを有する汎
用のプリント配線基板上に共晶半田ペースト（６３Ｐｂ
／２７Ｓｎの合金組成ペースト 千住金属（株）製）を
メタル印刷し、前記印刷済み半田上に前記樹脂層７形成
済みチップキャリア１を実装した。前記実装体をピーク
温度２４０℃で１０秒間の赤外線リフローにて半田溶融
させた。
【００４９】以上の方法でチップキャリア実装体を作製
し、この実装体を環境信頼性試験の一つである前記の熱
衝撃試験（−４０℃〜１００℃）にて信頼性試験を行っ
た。その結果、１０００サイクル抵抗値変化がほとんど
無く保持できた。このことから外部接続電極の割れ等が
ないことが判った。よって、熱衝撃試験において実装信
頼性が弱いといわれるＢＧＡタイプチップキャリアにお
いて、実装信頼性の高いチップキャリアを作製できた。
【００５０】（実施例３）本実施例のチップキャリアは
図４に示すように構成している。図４において、９は半
導体素子３を実装したチップキャリア、１１は半導体素
子３の接続電極３１に導通させる配線パターン、１３は
導体からなるバンプ１４を覆っている樹脂層、１５は基
板の表裏面を導通する導体が設けられたバイアホールで
ある。本実施例のチップキャリア９は、外部接続端子
（電極）４が導体からなるバンプ１４で形成されている
点で前記実施例１のチップキャリア１とは相違する。
【００５１】このチップキャリア９は、前記実施例１と
同様の方法でガラス・セラミック基板１０の表面１０ａ
に配線パターン１１が設けられ、この配線パターン１１
で半導体素子３の接続電極３１と半田３２により接着さ
れ、電気的に導通している。セラミック基板１０の裏面
１０ｂに外部電極１２が設けられ、この外部電極１２の
表面に導体からなるバンプ１４が形成され、外部電極１
２とバンプ１４とで外部接続端子４を形成している。基
板１０の表面１０ａの配線パターン１１および裏面１０
ｂの外部電極１１とはバイアホール１５を介して導通し
ている。配線パターン１１および外部電極１２はＣｕを
使用して形成する。樹脂層１３は導体からなるバンプ１
４の周囲を含む裏面１０ｂ全面に厚み約０．３ｍｍに形
成されている。バンプ１４の先端１４ａ部は樹脂が除か
れ、導電性が確保されている。
【００５２】本実施例のチップキャリア９の製造方法
は、まず、前記ガラス・セラミック基板１０の表面１０
ａに、Ｃｕにて半導体素子実装用の配線導体１１のパタ
ーンを設け、裏面１０ｂに外部電極１０を格子状に設け
る。前記基板１０の裏面１０ｂの外部電極１２にＣｕメ
ッキにてバンプ１４を形成した。前記バンプ１４の高さ
は２００μｍとした。
【００５３】次いで、フラットなステンレス鋼上に樹脂
ペーストを均一の厚みになるように供給することにより
樹脂槽を形成し、前記樹脂ペースト上にバンプ１４面
（裏面１０ｂ）を下面として前記バンプ１４形成済みチ
ップキャリア９を下ろし、前記バンプ１４とガラス・セ
ラミック基板１０との界面まで漬ける。しかる後、前記
チップキャリア９を引き上げることにより、チップキャ
リア９を樹脂槽から取り出す。樹脂ペースト塗布済み前
記チップキャリア９をチップキャリア９のチップ実装面
の表面１０ａを下にしてホットプレート上に置き、加熱
することで樹脂ペーストを軟化させ、チップキャリア９
上に均一に樹脂ペースト層を形成した。ホットプレート
の温度は、６０℃とした。しかる後、減圧雰囲気にて１
５０℃で２時間かけて前記樹脂ペーストを硬化して樹脂
層１１を形成した。樹脂ペーストとしては、実施例１と
同様のものを使用した。
【００５４】なお本実施例でも樹脂層の形成は、前記実
施例のように形成してもよい。次いで、前記樹脂層１３
の硬化済みチップキャリア９の樹脂層１３側を導体から
なるバンプ１４の表面１４ａが露出するまでやすりにて
研磨する。この時に導体からなるバンプ１４上に形成さ
れた樹脂層１３を破壊することで導体部分を表面に露出
することが可能となる。
【００５５】実装信頼性試験用配線パターンを有する汎
用のプリント配線基板上に共晶半田ペースト（６３Ｐｂ
／２７Ｓｎの合金組成ペースト 千住金属（株）製）を
メタル印刷し、前記印刷済み半田上に前記研磨済みチッ
プキャリアを実装した。前記実装体をピーク温度２４０
℃で１０秒間の赤外線リフローにて半田溶融させた。
【００５６】以上の方法でチップキャリア実装体を作製
し、前記実装体を環境信頼性試験の一つである前記の熱
衝撃試験（−４０℃〜１００℃）にて信頼性試験を行っ
た結果、１０００サイクル抵抗値変化がほとんど無く保
持できた。このことから外部接続電極の割れ等がないこ
とが判った。よって、熱衝撃試験において実装信頼性が
弱いといわれるＢＧＡタイプチップキャリアにおいて、
実装信頼性の高いチップキャリアを作製できた。
【００５７】（実施例４）図５は本実施例によるチップ
キャリアの製造方法の一部を示す工程図である。図５に
おいて、４０はチップキャリアを形成する絶縁性の配線
基板で、配線基板４０の表面には配線電極４１が形成さ
れ、裏面には外部電極４２が形成されるとともに樹脂層
４３が形成されている。４４はエッチング後の穴で、半
田バンプ４５はエッチング後の穴４４に形成される。
【００５８】前記と同様に、チップキャリアの基板とし
ては、汎用のガラス・セラミックを使用し、基板配線導
体としてＣｕを使用した。まず、図５（ａ）に示すよう
に、前記ガラス・セラミック基板４０の表面には、Ｃｕ
にて半導体素子実装用の配線電極４１のパターンが形成
され、裏面には外部電極４２が格子状に形成される。
【００５９】次いで、図５（ｂ）に示すように、前記基
板４０の裏面全面に樹脂ペーストをメタル版を用いて、
ベタ印刷し、樹脂層４３を厚み２００μｍに形成した。
前記印刷済み基板４０を減圧雰囲気にて１５０℃で２時
間かけて前記樹脂ペーストを硬化した。樹脂ペーストと
しては、実施例１と同様のものを使用した。
【００６０】次いで、図５（ｃ）に示すように、前記樹
脂層４３形成済み基板４０の裏面の外部電極４２上をエ
ッチングすることで外部電極４２部の樹脂層４３に穴４
４をあけ、前記電極４２を露出させた。
【００６１】次いで、図５（ｄ）に示すように、前記外
部電極４２上の穴４４に共晶半田ペースト（６３Ｐｂ／
２７Ｓｎの合金組成ペースト 千住金属（株）製）をメ
タル印刷し、ピーク温度２４０℃で１０秒間の赤外線リ
フローにて半田溶融させて導体層４５を設けた。
【００６２】そして、実装信頼性試験用配線パターンを
有する汎用のプリント配線基板上に共晶半田ペースト
（６３Ｐｂ／２７Ｓｎの合金組成ペースト 千住金属
（株）製）をメタル印刷し、前記印刷済み半田上に前記
樹脂層形成済みチップキャリアを実装した。前記実装体
をピーク温度２４０℃で１０秒間の赤外線リフローにて
半田溶融させた。
【００６３】以上の方法でチップキャリア実装体を作製
し、この実装体を環境信頼性試験の一つである前記の熱
衝撃試験（−４０℃〜１００℃）にて信頼性試験を行っ
た。その結果、１０００サイクル抵抗値変化がほとんど
無く保持できた。このことから外部接続電極の割れ等が
ないことが判った。よって、熱衝撃試験において実装信
頼性が弱いといわれるＢＧＡタイプチップキャリアにお
いて、実装信頼性の高いチップキャリアを作製できた。
【００６４】
【発明の効果】本発明によると、プリント基板へのチッ
プキャリア実装時に最も応力がかかるガラス・セラミッ
ク基板と半田ボール形成界面の周囲に樹脂層を形成する
ことで、局所的な応力集中を防ぐことができ、また半田
ボールの接着強度も向上させることができる。その結
果、環境信頼性試験における信頼性の高いチップキャリ
アを提供できる。
【００６５】また、本発明のチップキャリアの形態は、
あらゆるチップキャリア用回路配線基板に適応できる。
また、このチップキャリアを実装する配線回路基板の種
類も特に制限されず、あらゆる配線回路基板に実装する
ことが可能となる。
【図面の簡単な説明】
【図１】本発明のチップキャリアの一実施例の一部を示
す断面図である。
【図２】本発明の一実施例の樹脂層を形成した半田ボー
ルを有するチップキャリアを回路基板に装着した状態の
一部を示す断面図である。
【図３】本発明の他の実施例の樹脂層を形成した半田ボ
ールを有するチップキャリアの一部を示す断面図であ
る。
【図４】本発明の他の実施例の樹脂層を形成した半田ボ
ールを有するチップキャリアの一部を示す断面図であ
る。
【図５】本発明の一実施例のチップキャリアの製造方法
の一部の工程を説明する断面図である。
【図６】従来例のＢＧＡ（ボール・グリッド・アレイ）
パッケージの一部を示す断面図である。
【符号の説明】
１ チップキャリア ２ 半田ボール ３ 半導体素子 ４ 外部接続電極 ５ 樹脂層 ７ 半田ボールの側面の樹脂層 ８ プリント配線基板（回路配線基板） ９ チップキャリア １０ ガラス・セラミック配線基板 １１ 接続配線 １２ 外部電極 １３ 樹脂層 １４ 導体からなるバンプ ２０ ガラス・セラミック配線基板 ２１ 接続配線 ２２ 外部電極 ２３ バイアホール ３１ 接続電極 ３２ 半田ボール ４０ ガラス・セラミック配線基板 ４１ 配線電極 ４２ 外部接続電極 ４３ 樹脂層 ４４ エッチング後の穴 ４５ 半田バンプ ８５ 接続配線

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板の表面に半導体素子の電極に
    接続する接続配線が設けられ、裏面に回路配線基板の接
    続電極に接続するための外部接続電極が設けられたチッ
    プキャリアであって、前記外部接続電極が導体からなる
    バンプを有し、該バンプの側面を覆って樹脂層が形成さ
    れていることを特徴とするチップキャリア。
  2. 【請求項２】 前記樹脂層をバンプ周囲に凸状に形成
    し、該バンプの先端部を露出させている請求項１記載の
    チップキャリア。
  3. 【請求項３】 前記樹脂層を絶縁性基板の裏面に層状に
    形成し、前記バンプの先端部を露出させている請求項１
    記載のチップキャリア。
  4. 【請求項４】 前記バンプが半田ボールからなる請求項
    １又は２に記載のチップキャリア。
  5. 【請求項５】 前記バンプがＳｎ、Ｃｕ、Ａｇ、Ａｕ、
    またはＮｉのうちの１種以上を主成分とする導体からな
    る請求項１〜３のいずれか１項に記載のチップキャリ
    ア。
  6. 【請求項６】 前記バンプのチップキャリア側から少な
    くとも２０％以上の高さまで樹脂層にて覆っている請求
    項１〜５のいずれか１項に記載のチップキャリア。
  7. 【請求項７】 絶縁性基板の表面に半導体素子の電極に
    接続する接続配線を設け、回路配線基板の接続電極に接
    続するためのバンプを有する外部接続電極を前記絶縁性
    基板の裏面に形成し、前記外部接続電極の側面部をペー
    スト状の樹脂により覆い、しかる後、前記樹脂ペースト
    が硬化する温度で熱処理することにより樹脂層を形成す
    ることを特徴とするチップキャリアの製造方法。
  8. 【請求項８】 前記外部接続電極間にペースト状の樹脂
    を流し込み、しかる後、前記樹脂ペーストが硬化する温
    度で熱処理することにより樹脂層を形成する請求項７に
    記載のチップキャリアの製造方法。
  9. 【請求項９】 前記外部接続電極の形成された裏面に熱
    を供給して、樹脂を流し込んで樹脂層を形成する請求項
    ７に記載のチップキャリアの製造方法。
  10. 【請求項１０】 前記バンプからなる外部接続電極の形
    成された裏面をペースト状の樹脂中に浸漬し、しかる
    後、前記チップキャリアを樹脂中から取り出し、前記樹
    脂が硬化する温度で熱処理して樹脂層を形成し、その
    後、該樹脂層形成面を前記バンプが出現するまで加工す
    る請求項７に記載のチップキャリアの製造方法。
  11. 【請求項１１】 前記外部接続電極面に樹脂を噴射し、
    前記外部接続電極面に樹脂層を形成し、その後、該樹脂
    層形成面を前記バンプが出現するまで加工する請求項７
    に記載のチップキャリアの製造方法。
  12. 【請求項１２】 前記バンプが出現するまで研磨にて加
    工する請求項１０または１１に記載のチップキャリアの
    製造方法。
  13. 【請求項１３】 前記導体箔上に半田バンプを形成する
    ことにより外部接続電極を形成するに際し、スクリーン
    印刷により前記導体箔の表面を露出させて樹脂ペースト
    を塗布して樹脂層を形成し、該樹脂層が硬化する温度で
    熱処理した後、前記導体箔上に半田ペーストを塗布し、
    半田ペーストが溶融する温度で熱処理して半田バンプを
    形成する請求項７に記載のチップキャリアの製造方法。
JP7035359A 1995-02-23 1995-02-23 チップキャリアとその製造方法 Pending JPH08236654A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP7035359A JPH08236654A (ja) 1995-02-23 1995-02-23 チップキャリアとその製造方法
US08/601,293 US6229209B1 (en) 1995-02-23 1996-02-16 Chip carrier
CN96101291A CN1076872C (zh) 1995-02-23 1996-02-18 载片及其制造方法和安装方法
EP96102501A EP0729182A3 (en) 1995-02-23 1996-02-20 Chip carrier, its manufacture and assembly
KR1019960004276A KR960032670A (ko) 1995-02-23 1996-02-23 칩캐리어와 그 제조방법과 그 실장방법
US09/038,069 US6372547B2 (en) 1995-02-23 1998-03-11 Method for manufacturing electronic device with resin layer between chip carrier and circuit wiring board
US09/686,153 US6365499B1 (en) 1995-02-23 2000-10-11 Chip carrier and method of manufacturing and mounting the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7035359A JPH08236654A (ja) 1995-02-23 1995-02-23 チップキャリアとその製造方法
US08/601,293 US6229209B1 (en) 1995-02-23 1996-02-16 Chip carrier

Publications (1)

Publication Number Publication Date
JPH08236654A true JPH08236654A (ja) 1996-09-13

Family

ID=26374338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7035359A Pending JPH08236654A (ja) 1995-02-23 1995-02-23 チップキャリアとその製造方法

Country Status (4)

Country Link
US (3) US6229209B1 (ja)
EP (1) EP0729182A3 (ja)
JP (1) JPH08236654A (ja)
CN (1) CN1076872C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869904A (en) * 1997-04-28 1999-02-09 Nec Corporation Semiconductor device having a projecting electrode
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
US6054171A (en) * 1996-09-20 2000-04-25 Nec Corporation Method for forming protruding electrode
JP2005286331A (ja) * 2004-03-30 2005-10-13 Internatl Business Mach Corp <Ibm> Ｌｇａ相互接続を改善するための微小バンプ
JP2007184616A (ja) * 2006-01-05 2007-07-19 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージの製造方法
USRE41051E1 (en) 1997-10-17 2009-12-22 Ibiden Co., Ltd. Package substrate
US7748110B2 (en) 2004-02-20 2010-07-06 Panasonic Corporation Method for producing connection member

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
JPH11121932A (ja) * 1997-10-17 1999-04-30 Ibiden Co Ltd 多層配線板及び多層プリント配線板
US6730541B2 (en) * 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
JP3876953B2 (ja) 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE19905055A1 (de) * 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
FR2796497B1 (fr) * 1999-07-13 2001-09-07 Thomson Csf Detexis Interconnexion perfectionnee entre un composant electronique et une carte
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6392301B1 (en) * 1999-10-22 2002-05-21 Intel Corporation Chip package and method
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
EP1113497A3 (en) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Semiconductor package with conductor impedance selected during assembly
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6916683B2 (en) * 2000-05-11 2005-07-12 Micron Technology, Inc. Methods of fabricating a molded ball grid array
US6367763B1 (en) * 2000-06-02 2002-04-09 Wayne K. Pfaff Test mounting for grid array packages
US6815712B1 (en) 2000-10-02 2004-11-09 Eaglestone Partners I, Llc Method for selecting components for a matched set from a wafer-interposer assembly
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
US7439621B1 (en) * 2000-11-08 2008-10-21 Matsushita Electric Industrial Co., Ltd. Radio frequency signal processing device
US6840777B2 (en) * 2000-11-30 2005-01-11 Intel Corporation Solderless electronics packaging
US6529022B2 (en) * 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6673653B2 (en) * 2001-02-23 2004-01-06 Eaglestone Partners I, Llc Wafer-interposer using a ceramic substrate
US6694609B2 (en) * 2001-03-22 2004-02-24 Molex Incorporated Method of making stitched LGA connector
US6722896B2 (en) 2001-03-22 2004-04-20 Molex Incorporated Stitched LGA connector
US6573122B2 (en) * 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
US6551863B2 (en) * 2001-08-30 2003-04-22 Micron Technology, Inc. Flip chip dip coating encapsulant
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP4977937B2 (ja) * 2001-09-25 2012-07-18 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
KR100446429B1 (ko) * 2001-12-24 2004-08-30 동부전자 주식회사 번인 테스트 장치 및 그 제조 방법과 이를 이용한 반도체칩 번인 테스트 방법
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
AU2003207779A1 (en) * 2002-03-05 2003-09-22 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6906425B2 (en) 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof
US7423337B1 (en) 2002-08-19 2008-09-09 National Semiconductor Corporation Integrated circuit device package having a support coating for improved reliability during temperature cycling
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
US20040105243A1 (en) * 2002-10-03 2004-06-03 Kuang-Hua Lee Electronic device having a plurality of metallic balls for transmitting signals between two circuit boards
US7059512B2 (en) * 2002-11-06 2006-06-13 Ricoh Company, Ltd. Solder alloy material layer composition, electroconductive and adhesive composition, flux material layer composition, solder ball transferring sheet, bump and bump forming process, and semiconductor device
US7253510B2 (en) * 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US7301222B1 (en) 2003-02-12 2007-11-27 National Semiconductor Corporation Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
EP1471575A1 (en) * 2003-04-24 2004-10-27 Samsung Electronics Co., Ltd. Rf chip carrier having inductors provided therein and method of manufacturing the same
US7414505B2 (en) * 2003-05-13 2008-08-19 Samsung Electronics Co., Ltd. High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
JP3730644B2 (ja) * 2003-09-11 2006-01-05 ローム株式会社 半導体装置
US20050068757A1 (en) * 2003-09-30 2005-03-31 Saikumar Jayaraman Stress compensation layer systems for improved second level solder joint reliability
DE10351833B4 (de) * 2003-11-06 2010-03-11 Eppendorf Ag Zellbehandlungskammer
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
WO2005081602A1 (ja) * 2004-02-24 2005-09-01 Matsushita Electric Industrial Co., Ltd. 電子部品実装方法とそれに用いる回路基板及び回路基板ユニット
US7282375B1 (en) 2004-04-14 2007-10-16 National Semiconductor Corporation Wafer level package design that facilitates trimming and testing
US7205177B2 (en) 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7378297B2 (en) 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
EP1732126A1 (en) * 2005-06-08 2006-12-13 Interuniversitair Microelektronica Centrum ( Imec) Method for bonding and device manufactured according to such method
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
EP1732127B1 (en) 2005-06-08 2016-12-14 Imec Method for bonding and device manufactured according to such method
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
JP4137112B2 (ja) * 2005-10-20 2008-08-20 日本テキサス・インスツルメンツ株式会社 電子部品の製造方法
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US20070278002A1 (en) * 2006-05-31 2007-12-06 Romi Mayder Method and apparatus for a low thermal impedance printed circuit board assembly
US20080176428A1 (en) * 2007-01-24 2008-07-24 Brandenburg Scott D Connector applied underfill
US8179693B2 (en) * 2007-03-30 2012-05-15 International Business Machines Corporation Apparatus for electrically connecting two substrates using a land grid array connector provided with a frame structure having power distribution elements
US8030768B2 (en) * 2007-04-24 2011-10-04 United Test And Assembly Center Ltd. Semiconductor package with under bump metallization aligned with open vias
JP2008294323A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体素子および半導体素子の製造方法
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
JP5147779B2 (ja) 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
DE102009045911A1 (de) * 2009-10-22 2011-04-28 Robert Bosch Gmbh Koppelvorrichtung, Anordnung mit einer Koppelvorrichtung, Verfahren zur Herstellung einer Anordnung mit einer Koppelvorrichtung
US9449933B2 (en) 2012-03-29 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging device and method of making the same
US8756546B2 (en) * 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
US20150004750A1 (en) * 2013-06-27 2015-01-01 Stats Chippac, Ltd. Methods of Forming Conductive Materials on Contact Pads
CN104737287B (zh) * 2014-06-06 2017-11-17 华为技术有限公司 栅格阵列封装模块
CN104617069A (zh) * 2014-12-19 2015-05-13 南通富士通微电子股份有限公司 半导体圆片级封装结构
JP6274135B2 (ja) * 2015-03-12 2018-02-07 株式会社村田製作所 コイルモジュール
US10660216B1 (en) * 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet
US10477698B1 (en) * 2019-04-17 2019-11-12 Topline Corporation Solder columns and methods for making same
EP3944290B1 (en) * 2020-07-21 2026-02-11 Infineon Technologies Austria AG Chip-substrate composite semiconductor device
KR20220089365A (ko) * 2020-12-21 2022-06-28 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US20240258258A1 (en) * 2023-01-31 2024-08-01 Taiwan Semiconductor Manufacturing Company Semiconductor package including ball grid array connections with improved reliability

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3361592A (en) 1964-03-16 1968-01-02 Hughes Aircraft Co Semiconductor device manufacture
US3959874A (en) 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
US4172907A (en) 1977-12-29 1979-10-30 Honeywell Information Systems Inc. Method of protecting bumped semiconductor chips
JPS5529181A (en) 1978-08-24 1980-03-01 Toshiba Corp Production of semiconductor device
JPS56142656A (en) 1980-04-09 1981-11-07 Fujitsu Ltd Semiconductor device
US4616406A (en) 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US4627468A (en) * 1985-08-30 1986-12-09 Husco International, Inc. Hydraulic control valve with manual override
JPS62136049A (ja) * 1985-12-10 1987-06-19 Fuji Electric Co Ltd 半導体装置の製造方法
JPS6412553A (en) 1987-07-07 1989-01-17 Nec Corp Manufacture of semiconductor device
JPH02234447A (ja) 1989-03-07 1990-09-17 Nec Corp 半導体集積回路素子の接続方法
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
JPH03107989A (ja) 1989-09-22 1991-05-08 Fujitsu Ltd 電子回路チップの実装方法
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5120678A (en) 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5241133A (en) 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5155904A (en) 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components
DE69229661T2 (de) * 1991-04-26 1999-12-30 Citizen Watch Co., Ltd. Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
EP0585376A4 (en) 1991-05-23 1994-06-08 Motorola Inc Integrated circuit chip carrier
US5316788A (en) 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5824569A (en) 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
JPH06252286A (ja) 1993-02-22 1994-09-09 Matsushita Electric Works Ltd チップキャリア
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
JP3291368B2 (ja) 1993-07-06 2002-06-10 シチズン時計株式会社 ボールグリッドアレイ型半導体パッケージの構造
US5663106A (en) 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5436203A (en) 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JPH0888248A (ja) * 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd フェイスダウンボンディング方法及びそれに用いる接続材料
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3107989B2 (ja) 1995-03-14 2000-11-13 セーラー万年筆株式会社 ノック式キャップレスボールペン
US5664822A (en) * 1995-06-07 1997-09-09 Rosenfield Gerald F Tailgate gap cover
US5663593A (en) * 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings
JP2000208547A (ja) * 1998-11-12 2000-07-28 Nec Corp 半導体装置におけるバンプ補強構造およびその形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054171A (en) * 1996-09-20 2000-04-25 Nec Corporation Method for forming protruding electrode
US5869904A (en) * 1997-04-28 1999-02-09 Nec Corporation Semiconductor device having a projecting electrode
USRE41051E1 (en) 1997-10-17 2009-12-22 Ibiden Co., Ltd. Package substrate
USRE41242E1 (en) 1997-10-17 2010-04-20 Ibiden Co., Ltd. Package substrate
JPH11297750A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体装置およびその製造方法および半導体装置の実装方法
US7748110B2 (en) 2004-02-20 2010-07-06 Panasonic Corporation Method for producing connection member
JP2005286331A (ja) * 2004-03-30 2005-10-13 Internatl Business Mach Corp <Ibm> Ｌｇａ相互接続を改善するための微小バンプ
JP2007184616A (ja) * 2006-01-05 2007-07-19 Samsung Electro-Mechanics Co Ltd 発光ダイオードパッケージの製造方法

Also Published As

Publication number Publication date
EP0729182A3 (en) 1997-02-19
US6372547B2 (en) 2002-04-16
US6229209B1 (en) 2001-05-08
US20020003299A1 (en) 2002-01-10
US6365499B1 (en) 2002-04-02
CN1076872C (zh) 2001-12-26
EP0729182A2 (en) 1996-08-28
CN1136220A (zh) 1996-11-20

Similar Documents

Publication Publication Date Title
US6229209B1 (en) Chip carrier
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JP2751912B2 (ja) 半導体装置およびその製造方法
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
US20010014523A1 (en) Electrode structure for semiconductor device, method for forming the same, mounted body including semiconductor device and semiconductor device
JP2001085470A (ja) 半導体装置及びその製造方法
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JPH04266037A (ja) 半導体素子の実装構造体
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP3217046B2 (ja) Ｂｇａ型ｉｃパッケージ
JP2000174050A (ja) 半導体チップ及び半導体チップの製造方法
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH08288291A (ja) 半導体装置
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2000174052A (ja) 半導体チップ及び半導体チップの製造方法
JPH09246319A (ja) フリップチップ実装方法
JPH09232506A (ja) 半導体装置およびその製造方法
JP2001118968A (ja) 半導体装置
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2000133680A (ja) 面実装用接合部材
JPH05136216A (ja) 半導体取付装置
JP3951903B2 (ja) 半導体装置及び半導体装置実装体の製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置