JPH04267166A - ドッ卜ラインプリンタ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はドットインパクト方式の
ラインプリンタの制御装置に関するものである。

【０００２】

【従来の技術】ドットラインプリンタでは、高速化に伴
い図１に示すように、ホストコンピータ（以下ＨＣＰＵ
という）とプリンタ機構駆動回路１５間に、それぞれリ
アルタイムに処理を行うＨＣＰＵ用インタフェイス部（
以下Ｉ／Ｆ部という）１と、プリンタ機構コントロール
部２が設けられている。これらのＩ／Ｆ部１とプリンタ
機構コントロール部２は通常１枚のプリンタ制御ボード
１３上に設けられる。前記Ｉ／Ｆ部１内にはＩＯポート
６の外にＩ／Ｆ用ＣＰＵ３，Ｉ／Ｆ用ＲＯＭ４及びＩ／
Ｆ用ＲＡＭ５を持ち、Ｉ／Ｆ用ＣＰＵ３はＩ／Ｆ用ＲＯ
Ｍ４内に書き込まれている処理プログラムによって動作
する。一方、プリンタ機構コントロール部２は、ＩＯポ
ート１１，プリンタ機構コントロール用ＣＰＵ８，プリ
ンタ機構コントロール部側ＲＯＭ９，プリンタ機構コン
トロール部側ＲＡＭ１０及びＩＯポート１２を持ち、プ
リンタ機構コントロール用ＣＰＵ８は、ＲＯＭ９に書き
込んであるプログラムによって動作するように構成され
ている。今、操作パネル信号２１及びＨＣＰＵ（図示せ
ず）からの印字制御指令信号７、又はプリンタ本体の電
源投入により先ずＣＰＵ３が動作し始める。ＣＰＵ３は
、周辺回路の初期設定中にＩＯポート（３ステートゲー
ト）１１を介し、ＣＰＵ８に対するステータス信号２０
中のリセット信号を解除する。これにより、ＣＰＵ８に
対する周辺回路（プリンタ機構コントロール部２側全般
）がスタート状態となって、ＲＯＭ９に書き込まれたプ
ログラムに従ってＣＰＵ８は動作し始め、周辺回路の初
期設定を行なう。その後、ＩＯポート６を介して印字制
御指令信号をＨＣＰＵから受信すると、ＣＰＵ３はその
印字制御指令信号の内容を解釈して、プリンタ機構コン
トロール部２が判別出来る印字データ、紙送りデータに
変換し、ＩＯポート１１及び情報伝送バスライン１９を
介してＣＰＵ８へこれら印字機能の情報を伝送する。 そしてＣＰＵ８はこれら情報に基づきバスライン１９及
びＩＯポート１２を介してプリンタ機構駆動回路１５を
制御して印字を行う。

【０００３】

【発明が解決しようとする課題】以上の様に印字がなさ
れる場合、内容によっては、印字精度より、速度が要求
されるもの、又その逆や、印字パターンによっては紙送
り動作が多く要求されるもの、又その逆や、印字パター
ンによっては紙送り動作が多く要求されるもの、又その
逆、その上静音印字高濃度印字が要求される場合等もあ
り、これらの機能を図１に示した装置につめ込んだ場合
、即ちこれらの機能をＲＯＭ９につめ込んだ場合、リア
ルタイム処理を必要とするＣＰＵ８は以上の様な条件分
岐をプログラム上で度々に行なう事になるため、制御ス
ピード及び応答性の低下を招き、印字品質の劣化やプロ
グラムのバグ等おこしやすくなる。そのため、従来は、
動作仕様別の数種のＲＯＭ又は制御ボードを用意し、動
作仕様に応じてＲＯＭ又は制御ボードを交換するように
している。そこで、本発明は、ＲＯＭ又は制御ボードを
交換することなく、全く動作仕様の異なる印字を最適の
状態で実現できるドットインパクトプリンタの制御装置
を得ることを課題とするものである。

【０００４】

【課題を解決するための手段】本発明は上記の課題を解
決するためになされたもので、ＨＣＰＵとプリンタ機構
駆動回路との間に設けるＨＣＰＵ用Ｉ／Ｆ部とプリンタ
機構コントロール部から成るドットラインプリンタの制
御装置において、前記ＨＣＰＵ用Ｉ／Ｆ部内に前記プリ
ンタ機構コントロール部側のＣＰＵを制御する複数のパ
ターンのプログラムを書き込んだＲＯＭを設けると共に
、プリンタ機構コントロール部にはＨＣＰＵ又はキーボ
ード、操作パネル等の指令装置からの設定変更信号に応
じて、その設定変更信号に対応したパターンのプログラ
ムを受け入れるＲＡＭを設け、このＲＡＭに書き込まれ
たプログラムによってプリンタ機構コントロール部側の
ＣＰＵを制御するようにしたものである。

【０００５】

【作用】本発明は、Ｉ／Ｆ部内に動作仕様に応じた複数
のプリンタ機構コントロール用プログラムを持つＲＯＭ
を設け、動作仕様の変更に伴う設定変更を用いてそれに
対応したコントロール用プログラムのみをプリンタ機構
コントロール部内の制御用ＲＡＭに移植する構造とした
ので、プリンタ機構コントロール部内のＣＰＵは動作ス
ピードの低下を招くことなく、多機能なプリンタ制御を
行う。

【０００６】

【実施例】図２は本発明の実施例を示すもので、図１に
示した従来装置と異なる点は次の点である。Ｉ／Ｆ部１
側は、ＲＯＭ４にＣＰＵ３を制御するプログラムだけで
はなく、プリンタ機構コントロール部２側のＣＰＵ８を
制御する動作仕様によって決定した複数のパターンのプ
ログラムをＲＯＭ４の一部２３に（専用のＲＯＭを付加
することもできる）書き込んだ点が異なる。また、プリ
ンタ機構コントロール部２側は、図１におけるＲＯＭ９
に代えて、前記ＲＯＭ４に新たに書き込まれた動作仕様
に応じたパターンのプログラムを受け入れるＲＡＭ２４
を設けたことと、ＩＯポート１１からのステータス信号
の１つを割り当て、それをカウンタ回路２５及び３ステ
ートＩＯポート２６を介してＲＡＭ２４のＷＲ信号とし
て与えるようにして、前記ＲＯＭ４の動作仕様に応じた
パターンのプログラムを書き込むようにした点が異なる
。

【０００７】ＣＰＵ３に対するリセット発生時、又は印
字制御指令信号７或いは操作パネル信号２１による設定
変更指令等がくると、ＣＰＵ３はＩＯポート１１を介し
、ステータス信号２０’によりプリンタ機構コントロー
ル部２側のＣＰＵ８にリセット信号を発生させる。これ
により、プリンタ機構コントロール部２側バスライン１
９はハイインピーダンス状態になり、この間にＩ／Ｆ１
側のＲＯＭ４の一部２３に書き込まれている設定変更指
令信号に応じた動作仕様のプログラムをＩＯポート１１
を介し、ＷＲ信号２２を出し乍ら、バスライン１９へ送
信する。この時カウンタ回路２５はＩＯポート２６を介
してバスライン１９にアドレスデータを出力し、このア
ドレスデータはカウンタ回路２５のＷＲ信号２２による
カウントアップによりアドレスを変えるので、ＲＡＭ２
４に次々に書き込まれ、送信が終ると、ステータス信号
２０内のリセットを解除することでＣＰＵ８はＲＡＭ２
４に書き込まれた内容の通りに動作を行なう。ＣＰＵ８
の周辺回路に対し初期設定を行なった後、ステータス信
号２０’内の１つであるデータレデイ信号を送信してＩ
／Ｆ１側に印字および紙送りデータを送信してもらう。 この後、設定が変わる毎に以上の様な手順でプリンタ機
構コントロール部２の動作状態をＲＡＭ２４の書き替え
により変更する。

【０００８】図３はプリンタ機構コントロール部２側の
詳細を示すもので、こゝではＩＯポート１１内のステー
タスポートは示していないが、２７，２８，２９等の各
信号はステータスポート出力２０の中の信号である。な
おこの図では図２のバスライン１９はデータバスライン
３１とアドレスバスライン３２に分割して示している。 またＲＡＭ２４へのアドレスポートはＣＰＵ８へのアド
レスバスライン３２がリセット時ハイインピーダンスに
ならない仕様を考慮し、図２のＩＯポート２６の代わり
にリセット信号２８により切換可能なデータセレクタ３
４を使用しており、この場合ではリセット信号２８の信
号の状態により、カウンタ出力３０のデータか、ＣＰＵ
８のアドレスバスライン３２のデータかを選択するので
、ＣＰＵ８のアドレス信号とカウンター出力３０とがＲ
ＡＭ２４のアドレスバスライン３３上で電気的にぶつか
る心配はないので、ＩＯポート２６は省略されている。 さて、Ｉ／Ｆ部１内はプリンタ機構制御部２側のＩＯポ
ート１１に対し、Ｉ／Ｆ部１内のＲＯＭ４の一部２３に
書き込まれた動作仕様に応じたプログラムデータをＤＭ
Ａ信号によって転送を開始すると、ＩＯポート１１はＲ
ＡＭ２４に対し、チップセレクト信号２７とＣＰＵ８に
対するリセット信号２８の論理和によりプログラムデー
タをＲＡＭ２４に出力する。ＲＡＭ２４上アドレスはデ
ータセレクタ３４がリセット信号２８でカウンタ出力３
０を選択するので、ＤＭＡ信号２９によりインクリメン
トされたカウンタ２５の出力により決定される。このＤ
ＭＡ信号２９とリセット信号２８の論理和によりＲＡＭ
２４のＷＲ信号を出力し、ＩＯポート１１の出力はＲＡ
Ｍ２４内データバスポートに書き込まれる。これを繰り
返し、転送終了後リセット信号２８を解除する。そして
、ＣＰＵ８はＲＡＭ２４のデータにて動作を始める。

【０００９】

【発明の効果】従来の構造によると、Ｉ／Ｆ部側プログ
ラムと、プリンタ機構コントロール部側プログラムを別
々に作り管理していたものを、Ｉ／Ｆ部側のプログラム
内に動作仕様に応じた複数のプリンタ機構コントロール
側制御プログラムを含むことが可能になるため、製作上
も、管理上も効率向上を図ることができる。また、プリ
ンタ機構コントロール部側の制御プログラムを動作仕様
に応じて一々変更する必要なく、静音、高精度、高濃度
印字やドット密度変更等を容易にするドットインパクト
プリンタを提供可能となる。

【図面の簡単な説明】

【図１】　　従来のプリンタ機構制御装置のブロック図
である。

【図２】　　本発明の一実施例のブロック図である。

【図３】　　本発明実施例におけるプリンタ機構コント
ロール部の詳細を示すブロック図である。

【符号の説明】

１　　　　　　インターフェイス部 ２　　　　　　プリンタ機構コントロール部３　　　　
　　Ｉ／Ｆ用ＣＰＵ ４　　　　　　Ｉ／Ｆ用ＲＯＭ ５　　　　　　Ｉ／Ｆ用ＲＡＭ ６　　　　　　ＩＯポート ７　　　　　　印字制御指令信号 ８　　　　　　プリンタ機構コントロール用ＣＰＵ９　
　　　　　プリンタ機構コントロール部側ＲＯＭ１０　
　　　プリンタ機構コントロール部側ＲＡＭ１１　　　
　ＩＯポート １２　　　　ＩＯポート １３　　　　プリンタ制御ボード １４　　　　バスライン １５　　　　プリント機構駆動回路 １６　　　　モータ等 １７　　　　コイル、センサ等 １８　　　　バスライン １９　　　　バスライン １９’　　ステータス信号 ２０　　　　ステータスポート信号 ２０’　　ＷＲ信号を含んだステータスポート信号２１
　　　　操作パネル信号 ２２　　　　ＷＲ信号 ２３　　　　ＲＯＭ４の一部 ２４　　　　ＲＡＭ ２５　　　　カウンタ回路 ２６　　　　ＩＯポート ２７　　　　チップセレクト信号 ２８　　　　リセット信号 ２９　　　　ＤＭＡ信号 ３０　　　　カウンタ出力 ３１　　　　データバスライン ３２　　　　アドレスバスライン ３３　　　　アドレスバスライン ３４　　　　データセレクタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ホストコンピュータとプリンタ機構駆
   動回路との間に設けるホストコンピュータ用インターフ
   ェイス部（Ｉ／Ｆ部）とプリンタ機構コントロール部か
   ら成るドットラインプリンタの制御装置において、前記
   Ｉ／Ｆ部内に前記プリンタ機構コントロール部側のＣＰ
   Ｕを制御する動作仕様に応じた複数のパターンのプログ
   ラムを書き込んだＲＯＭを設けると共に、前記プリンタ
   機構コントロール部には、ホストコンピュータ又はキー
   ボード、操作パネル等の指令装置からの設定変更信号に
   応じて、その設定変更信号に対応したパターンのプログ
   ラムを受け入れるＲＡＭを設け、このＲＡＭに書き込ま
   れたプログラムによってプリンタ機構コントロール部側
   のＣＰＵを制御することを特徴とするドットラインプリ
   ンタ制御装置。