JPH04267368A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04267368A JPH04267368A JP3028338A JP2833891A JPH04267368A JP H04267368 A JPH04267368 A JP H04267368A JP 3028338 A JP3028338 A JP 3028338A JP 2833891 A JP2833891 A JP 2833891A JP H04267368 A JPH04267368 A JP H04267368A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- conductive layer
- silicon layer
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
め要約のデータは記録されません。
Description
純物をドープして形成される導電層を有する半導体装置
に関し、更に詳しくは該導電層がキャパシタの電極やＭ
ＩＳＦＥＴのゲート等に用いられる半導体装置に関する
ものである。
極やＭＩＳＦＥＴのゲート及び配線には、多結晶シリコ
ンが多く用いられている。従来この多結晶シリコンには
配線抵抗を小さくするため、高濃度の不純物をドープし
ていた。例えばキャパシタを形成する場合には、その電
極に多結晶シリコンを用い、絶縁膜に該多結晶シリコン
を酸化した酸化膜を用いる。このような構造は、先ず下
層の電極となる多結晶シリコン層を形成し、この多結晶
シリコン層にリン等の不純物をドープして下層の電極を
形成する。次いでこの多結晶シリコン層を熱酸化して表
面に酸化膜を形成し、これをキャパシタの層間絶縁膜と
して用いていた。さらに、該層間絶縁膜の上層に再び多
結晶シリコン層を形成して、上部の電極としていた。
層上の絶縁膜を形成する場合、下層の多結晶シリコン層
が高濃度にドープされているためその表面の起伏が大き
くなり、多結晶シリコン層を酸化して酸化膜を形成する
際に、酸化した後の酸化膜にも反映して平坦な酸化膜を
作ることは難しい。また、高濃度の不純物が酸化膜中に
拡散されるため、良質な酸化膜をつくることもできなく
なる。このため電界集中を起こしたり、また酸化の際に
酸化膜中に多く取り込まれる不純物のために酸化膜の耐
圧低下を引き起こすという問題を生じていた。
いゲート酸化膜やキャパシタの層間絶縁膜やゲート酸化
膜が薄くなってくると、この問題はさらにクローズアッ
プされてきた。以上の点に鑑み、本発明は酸化膜近傍の
多結晶シリコン層の不純物濃度を低くして、上記のよう
な課題を解決するものである。
多結晶シリコン層に不純物をドープして形成された第１
の導電層と、該多結晶シリコン層を熱酸化することによ
り前記第１の導電層の上層に形成された絶縁膜と、当該
絶縁膜の上層に形成された第２の導電層とを有する半導
体装置であって、前記第１の導電層中にバリア層が存在
し、該導電層の不純物濃度はバリア層より上層が下層よ
り低くなされていることを特徴とするものである。この
ような半導体装置の第１の導電層は、半導体基板上に第
１の多結晶シリコン層を形成し、不純物をドープして不
純物濃度の高い導電層を形成した後、酸素を含む雰囲気
中で前記導電層の表面を自然酸化してバリア層を形成し
、次に該バリア層上に第２の多結晶シリコン層を形成し
た後、加熱することにより前記不純物濃度の高い導電層
の不純物を前記バリア層を通して前記第２の多結晶シリ
コン層に拡散させることによって不純物濃度の低い導電
層を形成することができる。上記加熱処理は上記絶縁膜
を形成するための酸化工程の際に行うことができる。
コンを複数の領域に分割することができ、それぞれ不純
物の濃度を最適に設定することができる。従って、多結
晶シリコン層のキャパシタの層間絶縁膜近傍の不純物濃
度を低く保つことができ、多結晶シリコン層を酸化した
とき、酸化膜が起伏が生じにくくなり、また均一な膜を
作ることが出来るため、酸化膜の耐圧低下を防ぐことが
できる。また、キャパシタの層間絶縁膜近傍以外の領域
の不純物濃度は高いので十分に抵抗を下げることができ
る。
低いため、電気的特性に悪影響を及ぼすことはない。
づいて説明する。なお、全図を通して同じものには同一
の番号を付与し、繰り返しの説明は省略する。図１は本
発明の多結晶シリコン層を示す図である。図において、
１０は半導体基板、１１はフィールド酸化膜、１２はゲ
ート酸化膜、１３はソース及びドレイン、１４は第１の
導電層、１５は第２の導電層、２０はバリア層、２１は
第１の導電層１４を酸化して形成される絶縁膜であり、
例えばキャパシタの層間絶縁膜として働く。
第２の多結晶シリコン層１４−２と、不純物濃度の高い
第１の多結晶シリコン層１４−１から構成され、バリア
層２０で分割されている。バリア層２０は不純物濃度の
高い第１の多結晶シリコン層１４−１中にドープされて
いる不純物が第２の多結晶シリコン層１４−２に拡散す
るのを適度に抑え、多結晶シリコン層１４−２が所望の
不純物濃度となるようなものである。例えば膜厚が１０
〜２０Åのシリコンの自然酸化膜が良好であり、薄すぎ
るとバリア層として機能せず、また厚すぎると第１の多
結晶シリコン層１４−１と第２の多結晶シリコン層１４
−２とが電気的に絶縁状態になるので好ましくない。
２１の近傍の不純物の濃度が低く抑えられており、上記
絶縁膜２１への不純物の拡散が抑えられる。また、絶縁
膜２１は導電層１４を熱酸化して形成されるが、酸化中
の不純物の絶縁膜２１への取込みが少なく、酸化膜の表
面が起伏を生じない。このため酸化膜の耐圧低下等を引
き起こさない。
めの製造工程を示す図である。図２Ａにおいて、公知の
方法でシリコン基板１０の表面にフィールド酸化膜１１
を形成し、アクティブ領域にゲート酸化膜１２を例えば
２５０Åの厚さに形成されている。先ず、図２のＡに示
すように多結晶シリコン層１４−１をＬＰＣＶＤ等で１
５００Åの厚さに形成する。次いで、多結晶シリコン層
１４−１に不純物としてリンを気相拡散法によりドープ
して、およそ３×１０２０／ｃｍ３ 程度の濃度にする
。これを酸素を含む雰囲気中に置いて、多結晶シリコン
層１４−１の表面に１０〜２０Åの厚さの自然酸化膜を
形成し、バリア層２０とする。
コン層１４−２をＬＰＣＶＤ等で５００Åの厚さに形成
し、この結果、導電層１４は合計２０００Åになる。多
結晶シリコン層１４−２にはリンをドープする必要はな
いが、バリア層２０の膜厚や多結晶シリコン層１４−１
の不純物濃度に応じて、不純物濃度が高くならない程度
に若干のリンをドープしてもよい。
所定の形状にエッチングし、ＭＯＳＦＥＴのゲート部分
やキャパシタの下部電極となるようにする。さらに上記
基板を、例えば９５０℃の酸素雰囲気中に置いて、導電
層１４の表面に酸化膜２１及び２２を例えば２５０Åの
厚さに形成する。このとき、多結晶シリコン層１４−２
は不純物がドープされていないか、または不純物濃度が
低いため、キャパシタの層間絶縁膜となる酸化膜２１は
平坦な酸化膜となり、静電破壊強度の高い絶縁膜となる
。なお、この酸化の際の加熱により多結晶シリコン層１
４−１の不純物が多結晶シリコン層１４−２に拡散し、
多結晶シリコン層１４−２の不純物濃度は、およそ１×
１０１８／ｃｍ３ 程度になり、充分に抵抗が低下して
いる。また、バリア層２０は非常に薄い膜厚であるため
、多結晶シリコン層１４−１と多結晶シリコン層１４−
２間の電気的導通は問題ない。
層１５となる多結晶シリコン層を形成し、リンをドープ
し、さらに上部電極となる部分を残してエッチングする
と、図１の半導体装置を形成することができる。図３は
他の実施例であって、第２の導電層１７も２層の多結晶
シリコン層にした例である。第１の導電層１６及び酸化
膜２５を上記のように形成した後、多結晶シリコン層１
７−１、バリア層２４、多結晶シリコン層１７−２を形
成して、リンをドープする。このようにすると、不純物
濃度の高い多結晶シリコン層１６−１及び１７−２が形
成されると共に、不純物濃度の低い多結晶シリコン層１
６−２及び１７−１が形成される。
導電層１８に多結晶シリコン層を用い、バリア層により
３層に分割した例であり、また不揮発性メモリのフロー
ティングゲートに用いた例である。第１の導電層１８は
３層に分割されており、不純物濃度の高い多結晶シリコ
ン層１８−２と、その上下にある不純物濃度の低い多結
晶シリコン層１８−１及び１８−３とからなる。これも
同様に、下から多結晶シリコン層１８−１、バリア層２
５、多結晶シリコン層１８−２、バリア層２５、多結晶
シリコン層１８−３を形成し、多結晶シリコン層１８−
２のみに不純物をドープすればよい。多結晶シリコン層
１８−１及び１８−３にはバリア層２５及び２６を介し
て不純物が拡散し、抵抗を下げると共に、ゲート酸化膜
１２や酸化膜１９に不純物の拡散が抑えられ、トランジ
スタのしきい値の変動が抑えられる。酸化膜１９が平坦
であり、静電破壊電圧が高いという点は、図１に示す実
施例と同様である。
層の不純物濃度が低く、これを酸化したとき酸化膜に不
純物の残存が少なくなるために、酸化膜表面に起伏を生
じにくく、均一な酸化膜を作成できる。
ある。
ある。
、２５、１９ 絶縁膜
Claims (2)
- 【請求項１】半導体基板上の多結晶シリコン層に不純物
をドープして形成された第１の導電層と、該多結晶シリ
コン層を熱酸化することにより前記第１の導電層の上層
に形成された絶縁膜と、当該絶縁膜の上層に形成された
第２の導電層とを有する半導体装置であって、前記第１
の導電層中にバリア層が存在し、該導電層の不純物濃度
はバリア層より上層が下層より低くなされていることを
特徴とする半導体装置。 - 【請求項２】半導体基板上に導電層を有し、該導電層中
にバリア層が存在し、該導電層の不純物濃度はバリア層
より上層が下層より低くなされているように構成されて
いる半導体装置の製造方法において、半導体基板上に第
１の多結晶シリコン層を形成し、不純物をドープして不
純物濃度の高い導電層を形成した後、酸素を含む雰囲気
中で前記導電層の表面を自然酸化してバリア層を形成し
、次に該バリア層上に第２の多結晶シリコン層を形成し
た後、加熱することにより前記不純物濃度の高い導電層
の不純物を前記バリア層を通して前記第２の多結晶シリ
コン層に拡散させることによって不純物濃度の低い導電
層を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028338A JP3007429B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028338A JP3007429B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267368A true JPH04267368A (ja) | 1992-09-22 |
| JP3007429B2 JP3007429B2 (ja) | 2000-02-07 |
Family
ID=12245822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028338A Expired - Lifetime JP3007429B2 (ja) | 1991-02-22 | 1991-02-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3007429B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013168492A (ja) * | 2012-02-15 | 2013-08-29 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2017017323A (ja) * | 2015-06-30 | 2017-01-19 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
-
1991
- 1991-02-22 JP JP3028338A patent/JP3007429B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013168492A (ja) * | 2012-02-15 | 2013-08-29 | Asahi Kasei Electronics Co Ltd | 半導体装置及びその製造方法 |
| JP2017017323A (ja) * | 2015-06-30 | 2017-01-19 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
| US10566487B2 (en) | 2015-06-30 | 2020-02-18 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
| US11462654B2 (en) | 2015-06-30 | 2022-10-04 | Lg Electronics Inc. | Solar cell and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3007429B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JP3417866B2 (ja) | 半導体装置およびその製造方法 | |
| GB2351608A (en) | Method of fabricating an integrated circuit device with composite oxide dielectric | |
| US6316339B1 (en) | Semiconductor device and production method thereof | |
| JP2816192B2 (ja) | 半導体装置の製造方法 | |
| JPH06151751A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2633584B2 (ja) | 半導体装置及びその製造方法 | |
| JP3007429B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02174170A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH0272658A (ja) | 半導体素子の製造方法 | |
| JPS6228591B2 (ja) | ||
| JPH04334067A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04316333A (ja) | 薄膜トランジスタの製造方法 | |
| KR100268415B1 (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JPH0277149A (ja) | 半導体装置およびその製造方法 | |
| JPH11261058A (ja) | 半導体装置の製造方法 | |
| JPH0680738B2 (ja) | 半導体装置の製造方法 | |
| KR20000053449A (ko) | 반도체 장치 및 집적회로 디바이스 | |
| KR920005039Y1 (ko) | 이층 전극구조를 가지는 적층축전기 구조 | |
| JPH06125052A (ja) | 半導体記憶装置の製造方法 | |
| KR100268101B1 (ko) | 폴리사이드 게이트 | |
| JPS6129144B2 (ja) | ||
| CN118645536A (zh) | 一种垂直沟道晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991116 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |