JPH0426736B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプロセツサ・アナライザのト
リガ検出機能の改善に関するものである。

（従来の技術） マイクロプロセツサ・アナライザは、マイクロ
プロセツサ（以下μPと略す）応用機器の動作解
析をする際に用いられる。このμPアナライザは、
検査対象のμPおよびその周辺のロジツク回路の
動作解析のため、検査対象のターゲツトμPが実
行したステートメントやそのアドレス等を記録し
ておくためのトレースメモリを備えている。

このような構成のμPアナライザの一般的な動
作は、次の通りである。異常な動作をするターゲ
ツトシステムを検査する場合、異常が生じるであ
ろうと推定される条件をトリガワードとして設定
し、トレースをスタートさせる。そしてトリガワ
ードが検出されたとき、トレースメモリに記録さ
れているトリガワード検出より以前のトレースデ
ータを解析することにより、異常現象の原因を突
き止めるようにしている。

一方最近のμP応用機器のプログラム開発は、
Ｃ言語あるいはPascalといつた高級言語で行わ
れることが多くなつている。これらの高級言語で
使用する変数の中で、あるサブルーチンの中だけ
で使用する変数はスタツク領域に確保される。こ
の変数を一般にオート変数と呼んでいる。オート
変数のアドレスは、そのサブルーチンの実行が開
始されたときのスタツクポインタの値を基準とし
て決定される。実際のプログラム実行時には、ス
タツクポインタの値は常に変動しているため、そ
のサブルーチンの実行が開始されるときのスタツ
クポインタの値は一定の値とはならない。

このような高級言語で開発されたターゲツトシ
ステムのプログラムの解析をする場合、オート変
数をトリガワードとして設定するには、従来はそ
のサブルーチンの実行が開始された直後にターゲ
ツトμPをブレークさせてターゲツトμPのスタツ
クポインタを参照し、その値から計算によりオー
ト変数のアドレスを求め、そのアドレスにトリガ
ワードに設定していた。

このように従来の方法によると、ターゲツト
μPをブレークさせる必要があるため、リアルタ
イム性を失つてしまうという問題があつた。

本発明の目的は、このような点を解決するもの
で、高級言語で開発されたプログラムを解析する
際に、オート変数をトリガワードとして設定した
ときもリアルタイムでトリガ検出のできる機能を
持つマイクロプロセツサ・アナライザを提供する
ことにある。

（問題点を解決するための手段） このような目的を達成するために本発明では、 前記ターゲツトマイクロプロセツサのアドレス
バスをサンプルする第１のラツチと、 設定されたサブルーチンアドレスを前記ターゲ
ツトマイクロプロセツサが実行したときアドレス
バス上に出力されたスタツクポインタの値をラツ
チする第２のラツチと、 前記第２のラツチの出力値から前記第１のラツ
チの出力値の減算を行う減算器と、 設定されたサブルーチンアドレスを検出したと
きそれを表わす出力信号を出力すると共に、前記
減算器の出力が設定されたサブルーチン内のオー
ト変数のスタツクポインタからの相対アドレスと
一致した場合にはトリガ出力を送出するトリガ
RAMを具備することを特徴とする。

（作用） このような構成により、対象とするサブルーチ
ンの実行が開始された後のμPのアドレスバス上
に出力される最初のスタツクをライト
（WRITE）するアドレスを第２のラツチに記憶
し、その後のスタツク領域のアクセス時には、前
記記憶されたアドレス（第２のラツチの出力）か
らアクセスを行つたときのアドレス（第１のラツ
チの出力）を減算した値をトリガRAMに与え
る。

これにより、オート変数アクセス時には、サブ
ルーチンに入つた時のスタツクポインタを基準と
した相対アドレスがトリガRAMに入力されるた
め、予めトリガワード設定に前記相対値を設定し
ておけば、リアルタイムでオート変数をトリガワ
ードとして検出することができる。

（実施例） 以下図面を用いて本発明を詳しく説明する。第
１図は本発明に係るμPアナライザの一実施例を
示す構成図、第２図は第１図の破線で囲んだ部分
の詳細を示す部分の構成図である。第１図におい
て、１はターゲツトμP、２はトリガ検出回路、
３はトレースメモリが記憶するアドレスを発生す
るメモリアドレスカウンタ、４はターゲツトμP
のアドレスやステートメントを記憶しておくトレ
ースメモリ、５はμPアナライザを制御するホス
トコンピユータ（以下ホストCPUと略す）であ
る。

６ないし９はそれぞれ３ステートバツフアであ
り、図に示した方向に信号を通すものであり、信
号を通すタイミングはホストCPU５で制御され
る。

更に第２図において、１はターゲツトμP、２
１は第１のラツチ、２２は第２のラツチ、２３は
減算器、２４はトリガRAM（RAMはランダムア
クセスメモリ）、２５はタイミング回路、２６は
エツジトリガ型フリツプフロツプである。

ラツチ２１および２２はターゲツトアドレスバ
スの情報を一時記憶するラツチで、ラツチするタ
イミングはタイミング回路２５にて出力される信
号CK１およびCK２で決まる。減算器２３のＡお
よびＢ入力にはラツチ２１および２２の出力がそ
れぞれ導かれ、またＣ入力にはタイミング回路２
５から出力されるスタツク領域アクセス信号
STKが入力される。この減算器２３では、コン
トロール入力Ｃが〓のときはＢ入力がそのまま出
力Ｙとして、またコントロール入力Ｃが１の時は
Ａ−Ｂが出力Ｙとして出力される。

減算器２３の出力ＹはトリガRAM２４のアド
レス入力に接続され、トリガRAM２４の１つの
データ出力ENはフリツプフロツプ２６のデータ
入力に接続される。トリガRAM２４のアドレス
入力へは更にフリツプフロツプ２６の出力および
前記スタツクアクセス信号STKが入力される。
トリガRAM２４からは他にトリガデータTG１
〜TGnが出力される。

このような構成における動作を次に説明する。
ターゲツトμP１が実行を開始すると、ターゲツ
トμPのアドレスバス，データバス，ステータス
信号がバツフア８を通じてトレースメモリ２３へ
記憶される。そのときのトレースメモリのアドレ
スはメモリアドレスカウンタ３からバツフア７を
経由して入力される。メモリアドレスカウンタ３
はトリガ検出回路２の出力TG２が１の時メモリ
アドレスカウントを更新する。通常のトレースの
場合、このTG２を常に１に設定する。したがつ
て、ターゲツトμPの実行が続行すると、同時に
トレースメモリのアドレスが更新される。

次にターゲツトμPのバスデータが、ホスト
CPU５により予めトリガ検出回路２に設定した
あつたトリガワード（TG１）と等しくなつた場
合は、トリガ検出回路２の出力TG１が１とな
り、この信号によりメモリアドレスカウンタ３は
設定されたカウント後にカウント動作を停止す
る。これによりトリガワード（TG１）の前後
の、ターゲツトμPのバス情報がトレースメモリ
内に残ることになる。また、トリガ検出回路２の
出力TG２を第２のトリガワードとして設定する
ことにより、TG２に設定された第２のトリガワ
ードだけをトレースメモリ４へ記憶することもで
きる。

このようなμPアナライザにおいて、第３図に
示すような高級言語によるプログラムを解析する
場合を例にとつて次に説明する。第４図は第３図
の高級言語を、代表的16ビツトμPである8086（イ
ンテル社製）を使用した場合のプログラム領域の
アセンブリ言語での命令の例である。また、第４
図のようなプログラムの場合のオート変数ｉ，ｊ
がスタツク領域に確保される例を第５図に示す。

サブルーチンsub１にプログラムの実行が移る
と、まずこのサブルーチンが呼ばれる前のオート
変数の基準アドレス（ベースポインタBP）をス
タツク領域に退避する（第４図の）。この後現
在のスタツクポインタをサブルーチンsub１のオ
ート変数の基準値（ベースポインタBP）とする
（第４図の）。高級言語をコンパイルするときに
予め変数ｉはベースポインタよりａだけ小さい
値、また変数ｊはｂだけ小さい値と分つているた
め、ｉ，ｊをサブルーチン内でアクセスするとき
はベースポインタ（BP−ａ），（BP−ｂ）にてア
クセスする（第４図の，）。

このようなプログラムを実行するときの第２図
に示す回路における動作を第６図のタイムチヤー
トを参照して次に説明する。フリツプフロツプ２
６の出力SUBは予め０／にクリアされているもの
とする。またトリガRAM２４の出力ENのビツ
トは、SUB入力が０／の時はアドレス入力Ｙがサ
ブルーチン入口アドレスsub１に一致した時のみ
１になり、SUB入力が１の時は入力Ｙがサブル
ーチン出口アドレスsubenに一致した時のみ０／に
なるように予め設定しておく。

今ターゲツトμPがサブルーチンsub１の実行を
開始すると、タイミング回路６の出力STKはス
タツク領域アクセスでないためサンプリングクロ
ツクCK１の立ち上がりのタイミングで０／となる。
STK入力が０／の場合には減算器２３の入力Ｂは
そのままＹに出力されるため、ターゲツトμPの
アドレスsub１は前記CK１のタイミングでラツ
チ２１にラツチされた後トリガRAMのアドレス
へ入力される。こうしてトリガRAM２４のアド
レス入力にサブルーチン入口アドレスsub１が入
力されると、出力ENが１となり、これにより
CK３にてフリツプフロツプ２６がセツトされ
SUBが１となる。フリツプフロツプ２６はこれ
以後ターゲツトμPのアドレスがsubenになるまで
トリガRAM出力ENは０／にならないため、リセ
ツトされない。

一方ターゲツトμPは、サブルーチンsub１の実
行を開始すると現在のベースポインタをスタツク
に退避する。このときターゲツトμPのアドレス
バスにはそのときのスタツクポインタの値Ｓ０／が
出力される。タイミング回路２５の出力CK２は
SUB入力が０／から１に変化した直後のスタツク
領域のアクセス時に最初の１回のみパルスを出力
する。これにより前記スタツクポインタの値をラ
ツチ２２に保持する。

なお、現在実用化されているＣ言語やPascal
といつたオート変数を持つ高級言語は、コンパイ
ラの種類やターゲツトμPの種類に関係なく必ず
サブルーチンの入口で現在のベースポインタに相
当する値をスタツクへ退避するようになつてい
る。

サブルーチンの実行が進みオート変数ｉのアク
セスを行つた場合は、スタツク領域のアクセスを
示すSTKが１となる。減算器２３はSTKが１の
場合Ａ−Ｂの値をＹに出力する。Ａの値は前記ス
タツクポインタアドレス値Ｓ０／であり、Ｂの値は
オート変数の実アドレスであるため、Ｙの出力は
その差であるａが出力される。

ａの値は、高級言語コンパイル時にコンパイラ
にて出力されるため、予めトリガRAM２４の
TG１にSTK入力が１でかつSUB入力が１のと
きでアドレスＹの入力がａのときにTG１＝１と
なるように設定しておけば、オート変数ｉをアク
セスしたときにTG１が出力される。トリガ
RAM２４に多ビツト出力のRAMを使用すれば、
トリガ出力も複数取れるため、第１図のTG２の
出力もできる。

なお、実施例では説明を簡単にするため、トリ
ガRAM２４の入力をターゲツトμPのアドレスの
みにしたが、ターゲツトμPのデータバスおよび
ステータス信号等を入力した構成でも同様の動作
が可能である。

（発明の効果） 以上説明したように、本発明によれば、従来の
トリガ検出回路にスタツクアドレス保持用ラツチ
と減算器を追加するだけで、リアルタイムでオー
ト変数のトリガ検出が可能となる。

【図面の簡単な説明】

第１図は本発明に係るμPアナライザの一実施
例を示す構成図、第２図は第１図の破線で囲んだ
部分の詳細を示す部分の構成図、第３図は高級言
語によるプログラムの一例を示す図、第４図はア
センブリ言語による命令の一例を示す図、第５図
はスタツク領域を説明するための図、第６図は動
作を説明するためのタイムチヤートである。 １……ターゲツトCPU、２……トリガ検出回
路、３……メモリアドレスカウンタ、４……トレ
ースメモリ、５……ホストCPU、６〜９……３
ステートバツフア、２１，２２……ラツチ、２３
……減算器、２４……トリガRAM、２５……タ
イミング回路、２６……フリツプフロツプ。

Claims (1)

1. 【特許請求の範囲】 １ ターゲツトマイクロプロセツサのバスデータ
   をサンプルして順次メモリに記憶し、トリガワー
   ドが検出されると設定されたサンプル数の後メモ
   リへの記憶を停止し、トリガワード検出より以前
   のトレースデータを参照してマイクロプロセツサ
   の動作を解析することのできるマイクロプロセツ
   サ・アナライザにおいて、 前記ターゲツトマイクロプロセツサのアドレス
   バスをサンプルする第１のラツチと、 設定されたサブルーチンアドレスを前記ターゲ
   ツトマイクロプロセツサが実行したときアドレス
   バス上に出力されたスタツクポインタの値をラツ
   チする第２のラツチと、 前記第２のラツチの出力値から前記第１のラツ
   チの出力値の減算を行う減算器と、 設定されたサブルーチンアドレスを検出したと
   きそれを表わす出力信号を出力すると共に、前記
   減算器の出力が設定されたサブルーチン内のオー
   ト変数のスタツクポインタからの相対アドレスと
   一致した場合にはトリガ出力を送出するトリガ
   RAMと を具備し、高級言語で使用されるスタツク領域上
   に確保されるオート変数をトリガワードとした場
   合に、リアルタイムでトリガ検出ができるように
   したことを特徴とするマイクロプロセツサ・アナ
   ライザ。