JPH04267453A - ダイレクトメモリアクセス装置 - Google Patents
ダイレクトメモリアクセス装置Info
- Publication number
- JPH04267453A JPH04267453A JP3028408A JP2840891A JPH04267453A JP H04267453 A JPH04267453 A JP H04267453A JP 3028408 A JP3028408 A JP 3028408A JP 2840891 A JP2840891 A JP 2840891A JP H04267453 A JPH04267453 A JP H04267453A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- memory access
- storage means
- address counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複雑なデータの自動転送
を可能にするダイレクトメモリアクセス装置に関するも
のである。
を可能にするダイレクトメモリアクセス装置に関するも
のである。
【０００２】
【従来の技術】図２は従来のダイレクトメモリアクセス
装置の一例を示すブロック図であって、１０はデータの
自動転送を行うための転送元アドレスを発生するソース
アドレスカウンタ、７０はデータの自動転送を行うため
の転送先アドレスを発生するディストネーションアドレ
スカウンタ、２０はソースアドレスカウンタ１０とディ
ストネーションアドレスカウンタにより発生したアドレ
スを出力するアドレスバス、３０はアドレスバス２０に
より選択されるメモリ装置、４０はアドレスバス２０に
より選択される周辺装置、５０はメモリ装置３０と周辺
装置４０の入出力を接続するデータバス、６０はデータ
バス５０への出力データを一時記憶するデータ保持装置
、８０はダイレクトメモリアクセスの動作の終了条件を
決定する停止アドレス記憶装置、９０はソースアドレス
カウンタ１０と停止アドレス記憶装置８０の値を比較す
る比較装置、１００は比較装置９０でソースアドレスカ
ウンタ１０と停止アドレス記憶装置８０の値が等しいと
きダイレクトメモリアクセス装置の動作を終了させるダ
イレクトメモリアクセス終了信号である。
装置の一例を示すブロック図であって、１０はデータの
自動転送を行うための転送元アドレスを発生するソース
アドレスカウンタ、７０はデータの自動転送を行うため
の転送先アドレスを発生するディストネーションアドレ
スカウンタ、２０はソースアドレスカウンタ１０とディ
ストネーションアドレスカウンタにより発生したアドレ
スを出力するアドレスバス、３０はアドレスバス２０に
より選択されるメモリ装置、４０はアドレスバス２０に
より選択される周辺装置、５０はメモリ装置３０と周辺
装置４０の入出力を接続するデータバス、６０はデータ
バス５０への出力データを一時記憶するデータ保持装置
、８０はダイレクトメモリアクセスの動作の終了条件を
決定する停止アドレス記憶装置、９０はソースアドレス
カウンタ１０と停止アドレス記憶装置８０の値を比較す
る比較装置、１００は比較装置９０でソースアドレスカ
ウンタ１０と停止アドレス記憶装置８０の値が等しいと
きダイレクトメモリアクセス装置の動作を終了させるダ
イレクトメモリアクセス終了信号である。
【０００３】この従来例の動作を説明すると、ソースア
ドレスカウンタ１０より発生するアドレスがアドレスバ
ス２０を通してメモリ装置３０または、周辺装置４０を
選択し、その出力データをデータバス５０に出力する。 データバス５０に出力されたデータは、データ保持装置
６０に一時保持される。次に、ディストネーションアド
レスカウンタ７０より発生するアドレスがアドレスバス
２０を通してメモリ装置３０または、周辺装置４０を選
択し、これに、データ保持装置６０に一時保持したデー
タをデータバス５０を通して出力する。
ドレスカウンタ１０より発生するアドレスがアドレスバ
ス２０を通してメモリ装置３０または、周辺装置４０を
選択し、その出力データをデータバス５０に出力する。 データバス５０に出力されたデータは、データ保持装置
６０に一時保持される。次に、ディストネーションアド
レスカウンタ７０より発生するアドレスがアドレスバス
２０を通してメモリ装置３０または、周辺装置４０を選
択し、これに、データ保持装置６０に一時保持したデー
タをデータバス５０を通して出力する。
【０００４】これらの動作をソースアドレスカウンタ１
０をインクリメントまたはデクリメントし、ディストネ
ーションカウンタ７０をインクリメントまたはデクリメ
ントまたは固定して、前記ソースアドレスカウンタ９０
の値と停止アドレス記憶装置８０の値とを比較装置９０
で比較し、値が等しくなるまで連続して行うことで大量
データの自動転送を実現している。
０をインクリメントまたはデクリメントし、ディストネ
ーションカウンタ７０をインクリメントまたはデクリメ
ントまたは固定して、前記ソースアドレスカウンタ９０
の値と停止アドレス記憶装置８０の値とを比較装置９０
で比較し、値が等しくなるまで連続して行うことで大量
データの自動転送を実現している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例ではデータ長が固定でないデータ列の自動転送を行
う場合転送開始の度にダイレクトメモリアクセスの停止
アドレスを算出しなければならず、またデータを単に自
動転送するだけで、例えばあるビットだけをマスクする
（論理積演算をする）などの処理が必要な場合、あらか
じめデータをマスクしておくか、転送されたデータをマ
スクして使用するなどソフトウェアの処理が煩雑になり
処理速度の向上が困難であった。
来例ではデータ長が固定でないデータ列の自動転送を行
う場合転送開始の度にダイレクトメモリアクセスの停止
アドレスを算出しなければならず、またデータを単に自
動転送するだけで、例えばあるビットだけをマスクする
（論理積演算をする）などの処理が必要な場合、あらか
じめデータをマスクしておくか、転送されたデータをマ
スクして使用するなどソフトウェアの処理が煩雑になり
処理速度の向上が困難であった。
【０００６】
【課題を解決するための手段】以上の問題点を解決する
ために、本発明のダイレクトメモリアクセス装置は、１
組以上のポインタアドレス生成手段と、前記ポインタア
ドレス生成手段で指定するアドレスをアドレス情報とし
て特定のデータを読み書きする記憶手段と、前記記憶手
段から読みだしたデータを一時的に記憶し、前記記憶手
段への書き込み時に記憶したデータを出力する仮記憶手
段と、特定のデータパターンを記憶する第１レジスタ手
段と、前記仮記憶手段の出力と前記第１レジスタ手段の
出力を演算し、前記記憶手段への書き込み時に演算結果
を出力する演算手段と、特定のデータを記憶する第２の
レジスタ手段と、前記第２のレジスタ手段の出力と前記
仮記憶手段の出力を比較する比較手段を備えている。
ために、本発明のダイレクトメモリアクセス装置は、１
組以上のポインタアドレス生成手段と、前記ポインタア
ドレス生成手段で指定するアドレスをアドレス情報とし
て特定のデータを読み書きする記憶手段と、前記記憶手
段から読みだしたデータを一時的に記憶し、前記記憶手
段への書き込み時に記憶したデータを出力する仮記憶手
段と、特定のデータパターンを記憶する第１レジスタ手
段と、前記仮記憶手段の出力と前記第１レジスタ手段の
出力を演算し、前記記憶手段への書き込み時に演算結果
を出力する演算手段と、特定のデータを記憶する第２の
レジスタ手段と、前記第２のレジスタ手段の出力と前記
仮記憶手段の出力を比較する比較手段を備えている。
【０００７】
【作用】本発明では、複雑なデータの自動転送を可能に
するダイレクトメモリアクセス装置を得ることができる
。
するダイレクトメモリアクセス装置を得ることができる
。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。
ら説明する。
【０００９】図１は本発明の第一の実施例のブロック図
であって、図２に示す従来例から変更した点はソースア
ドレスカウンタ１０と停止アドレス記憶装置１１０の値
を比較してダイレクトメモリアクセスの終了条件を決定
せずに終了条件をある特定のデータパターンを認識した
ときに決定するように停止データ記憶装置１１０とデー
タ保持装置６０と停止データ記憶装置の値を比較する比
較手段１２０を追加したことと、あらかじめ特定のデー
タパターンを記憶するデータレジスタ手段１３０と、前
記データレジスタ手段１３０の出力とデータ保持装置６
０の出力を演算する演算器手段１４０を追加し、前記演
算器手段１４０の結果をメモリ装置３０または周辺装置
４０への書き込み時に出力するようにしたことである。
であって、図２に示す従来例から変更した点はソースア
ドレスカウンタ１０と停止アドレス記憶装置１１０の値
を比較してダイレクトメモリアクセスの終了条件を決定
せずに終了条件をある特定のデータパターンを認識した
ときに決定するように停止データ記憶装置１１０とデー
タ保持装置６０と停止データ記憶装置の値を比較する比
較手段１２０を追加したことと、あらかじめ特定のデー
タパターンを記憶するデータレジスタ手段１３０と、前
記データレジスタ手段１３０の出力とデータ保持装置６
０の出力を演算する演算器手段１４０を追加し、前記演
算器手段１４０の結果をメモリ装置３０または周辺装置
４０への書き込み時に出力するようにしたことである。
【００１０】この実施例の動作を説明すると、ソースア
ドレスカウンタ１０より発生するアドレスがアドレスバ
ス２０を通してメモリ装置３０または、周辺装置４０を
選択し、その出力データをデータバス５０に出力する。 データバス５０に出力されたデータは、データ保持装置
６０に一時保持される。次に、ディストネーションアド
レスカウンタ７０より発生するアドレスがアドレスバス
２０を通してメモリ装置３０または、周辺装置４０を選
択し、これに、データ保持装置６０に一時保持したデー
タとデータレジスタ手段１３０に設定しておいたデータ
との演算を演算器手段１４０で行い、データバス５０を
通して出力する。
ドレスカウンタ１０より発生するアドレスがアドレスバ
ス２０を通してメモリ装置３０または、周辺装置４０を
選択し、その出力データをデータバス５０に出力する。 データバス５０に出力されたデータは、データ保持装置
６０に一時保持される。次に、ディストネーションアド
レスカウンタ７０より発生するアドレスがアドレスバス
２０を通してメモリ装置３０または、周辺装置４０を選
択し、これに、データ保持装置６０に一時保持したデー
タとデータレジスタ手段１３０に設定しておいたデータ
との演算を演算器手段１４０で行い、データバス５０を
通して出力する。
【００１１】これらの動作をソースアドレスカウンタ１
０をインクリメントまたはデクリメントし、ディストネ
ーションカウンタ７０をインクリメントまたはデクリメ
ントまたは固定して、前記データ保持装置６０の値と停
止データ記憶装置１１０の値とを比較装置１２０で比較
し、値が等しくなるまで連続して行う。
０をインクリメントまたはデクリメントし、ディストネ
ーションカウンタ７０をインクリメントまたはデクリメ
ントまたは固定して、前記データ保持装置６０の値と停
止データ記憶装置１１０の値とを比較装置１２０で比較
し、値が等しくなるまで連続して行う。
【００１２】また、演算器手段１４０の動作を例えば論
理積演算に設定し、データレジスタ１３０に最下位ビッ
トのみを‘１’にするデータを設定すれば、常に転送元
のデータの最下位ビット以外のビットを‘０’にして転
送ができるようになり、複雑なデータの転送を大量に自
動転送することが可能となる。もちろん、演算器手段１
４０は論理演算や算術演算などを行うことができる。
理積演算に設定し、データレジスタ１３０に最下位ビッ
トのみを‘１’にするデータを設定すれば、常に転送元
のデータの最下位ビット以外のビットを‘０’にして転
送ができるようになり、複雑なデータの転送を大量に自
動転送することが可能となる。もちろん、演算器手段１
４０は論理演算や算術演算などを行うことができる。
【００１３】
【発明の効果】本発明のダイレクトメモリアクセス装置
は以上の説明からも明らかなように、１組以上のポイン
タアドレス生成手段と、前記ポインタアドレス生成手段
で指定するアドレスをアドレス情報として特定のデータ
を読み書きする記憶手段と、前記記憶手段から読みだし
たデータを一時的に記憶し、前記記憶手段への書き込み
時に記憶したデータを出力する仮記憶手段と、特定のデ
ータパターンを記憶する第１レジスタ手段と、前記仮記
憶手段の出力と前記第１レジスタ手段の出力を演算し、
前記記憶手段への書き込み時に演算結果を出力する演算
手段と、特定のデータを記憶する第２のレジスタ手段と
、前記第２のレジスタ手段の出力と前記仮記憶手段の出
力を比較する比較手段を有するもので、複雑なデータの
自動転送を可能にするダイレクトメモリアクセス装置を
得ることができる。
は以上の説明からも明らかなように、１組以上のポイン
タアドレス生成手段と、前記ポインタアドレス生成手段
で指定するアドレスをアドレス情報として特定のデータ
を読み書きする記憶手段と、前記記憶手段から読みだし
たデータを一時的に記憶し、前記記憶手段への書き込み
時に記憶したデータを出力する仮記憶手段と、特定のデ
ータパターンを記憶する第１レジスタ手段と、前記仮記
憶手段の出力と前記第１レジスタ手段の出力を演算し、
前記記憶手段への書き込み時に演算結果を出力する演算
手段と、特定のデータを記憶する第２のレジスタ手段と
、前記第２のレジスタ手段の出力と前記仮記憶手段の出
力を比較する比較手段を有するもので、複雑なデータの
自動転送を可能にするダイレクトメモリアクセス装置を
得ることができる。
【図１】本発明の一実施例におけるダイレクトメモリア
クセス装置の構成図
クセス装置の構成図
【図２】従来の実施例におけるダイレクトメモリアクセ
ス装置の構成図
ス装置の構成図
１０ ソースアドレスカウンタ
２０ アドレスバス
３０ メモリ装置
４０ 周辺装置
５０ データバス
６０ データ保持装置
７０ ディストネーションアドレスカウンタ８０
停止アドレス記憶装置 ９０ アドレス比較装置 １１０ 停止データ記憶装置 １２０ データ比較手段 １３０ データレジスタ １４０ 演算器
停止アドレス記憶装置 ９０ アドレス比較装置 １１０ 停止データ記憶装置 １２０ データ比較手段 １３０ データレジスタ １４０ 演算器
Claims (1)
- 【請求項１】１組以上のポインタアドレス生成手段と、
前記ポインタアドレス生成手段で指定するアドレスをア
ドレス情報として特定のデータを読み書きする記憶手段
と、前記記憶手段から読みだしたデータを一時的に記憶
し、前記記憶手段への書き込み時に記憶したデータを出
力する仮記憶手段と、特定のデータパターンを記憶する
第１レジスタ手段と、前記仮記憶手段の出力と前記第１
レジスタ手段の出力を演算し、前記記憶手段への書き込
み時に演算結果を出力する演算手段と、特定のデータを
記憶する第２のレジスタ手段と、前記第２のレジスタ手
段の出力と前記仮記憶手段の出力を比較する比較手段を
有するダイレクトメモリアクセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028408A JPH04267453A (ja) | 1991-02-22 | 1991-02-22 | ダイレクトメモリアクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028408A JPH04267453A (ja) | 1991-02-22 | 1991-02-22 | ダイレクトメモリアクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04267453A true JPH04267453A (ja) | 1992-09-24 |
Family
ID=12247833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028408A Pending JPH04267453A (ja) | 1991-02-22 | 1991-02-22 | ダイレクトメモリアクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04267453A (ja) |
-
1991
- 1991-02-22 JP JP3028408A patent/JPH04267453A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01265347A (ja) | アドレス生成装置 | |
| US4630192A (en) | Apparatus for executing an instruction and for simultaneously generating and storing related information | |
| JPH0644245B2 (ja) | ストアバッファ装置 | |
| US20020004861A1 (en) | DMA controller in which bus access ratio can be set | |
| JPH04267453A (ja) | ダイレクトメモリアクセス装置 | |
| JPH04264948A (ja) | ダイレクトメモリアクセス装置 | |
| JP2707256B2 (ja) | マイクロコンピユータ | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JPH04267452A (ja) | ダイレクトメモリアクセス装置 | |
| JPH04267454A (ja) | ダイレクトメモリアクセス装置 | |
| JPH04348446A (ja) | ダイレクトメモリアクセス装置 | |
| JP2752220B2 (ja) | 文字列処理装置 | |
| JPH01119823A (ja) | 先入れ先出し記憶装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS619725A (ja) | マイクロプログラム制御回路 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPH02287732A (ja) | レジスタアドレス生成装置 | |
| JPS63103342A (ja) | 主記憶制御装置 | |
| JPS6242237A (ja) | 命令バツフアへのロ−ド方式 | |
| JPH0478942A (ja) | メモリアクセス回路 | |
| JPH0426494B2 (ja) | ||
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPS6244839A (ja) | 命令取出装置 | |
| JPS6224327A (ja) | スタツクメモリ制御方式 | |
| JPH04248633A (ja) | テスト方式 |