JPH04267572A - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路Info
- Publication number
- JPH04267572A JPH04267572A JP3050452A JP5045291A JPH04267572A JP H04267572 A JPH04267572 A JP H04267572A JP 3050452 A JP3050452 A JP 3050452A JP 5045291 A JP5045291 A JP 5045291A JP H04267572 A JPH04267572 A JP H04267572A
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- transistor
- signal
- load
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Electronic Switches (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、レーザダイオード駆動
回路に関する。より詳細には、本発明は、相補的な変調
信号を出力する差動増幅回路と、この差動増幅回路が出
力する変調信号によりレーザダイオードに供給する駆動
電流を切り換えるスイッチング回路とを備えたレーザダ
イオード駆動回路の新規な構成に関する。
回路に関する。より詳細には、本発明は、相補的な変調
信号を出力する差動増幅回路と、この差動増幅回路が出
力する変調信号によりレーザダイオードに供給する駆動
電流を切り換えるスイッチング回路とを備えたレーザダ
イオード駆動回路の新規な構成に関する。
【０００２】
【従来の技術】光通信等に使用する光送信器では、送信
すべきデータに対応して変調した駆動電流をレーザダイ
オードに供給するレーザダイオード駆動回路により送信
すべきデータに対応した光信号を発生している。
すべきデータに対応して変調した駆動電流をレーザダイ
オードに供給するレーザダイオード駆動回路により送信
すべきデータに対応した光信号を発生している。
【０００３】図５は、従来のレーザダイオード駆動回路
の典型的な構成を示す図である。
の典型的な構成を示す図である。
【０００４】同図に示すように、レーザダイオード駆動
回路は、差動増幅回路Ａとスイッチング回路Ｂとから主
に構成されている。
回路は、差動増幅回路Ａとスイッチング回路Ｂとから主
に構成されている。
【０００５】差動増幅回路Ａは、その入力に外部からの
入力信号ＩＮ、ＩＮ＊ を受け、１対の相補的な出力Ｏ
ＵＴ＊ 、ＯＵＴを出力する。一方、スイッチング回路
Ｂは、一端にレーザダイオードＬＤが負荷として接続さ
れ他端を定電流源に接続されたトランジスタＱ１ と、
一端が接地され他端がトランジスタＱ１ と共通に定電
流源に接続されたトランジスタＱ２ とから構成されて
おり、レーザダイオードＬＤのアノードは接地されてい
る。トランジスタＱ１ の制御端子には差動増幅回路Ａ
の一方の出力ＯＵＴ＊ が、トランジスタＱ２ の制御
端子には差動増幅回路Ａの他方の出力ＯＵＴが印加され
ている。
入力信号ＩＮ、ＩＮ＊ を受け、１対の相補的な出力Ｏ
ＵＴ＊ 、ＯＵＴを出力する。一方、スイッチング回路
Ｂは、一端にレーザダイオードＬＤが負荷として接続さ
れ他端を定電流源に接続されたトランジスタＱ１ と、
一端が接地され他端がトランジスタＱ１ と共通に定電
流源に接続されたトランジスタＱ２ とから構成されて
おり、レーザダイオードＬＤのアノードは接地されてい
る。トランジスタＱ１ の制御端子には差動増幅回路Ａ
の一方の出力ＯＵＴ＊ が、トランジスタＱ２ の制御
端子には差動増幅回路Ａの他方の出力ＯＵＴが印加され
ている。
【０００６】以上のように構成された半導体レーザ駆動
回路では、差動増幅回路Ａに対する一方の入力ＩＮがロ
ーレベルに遷移したとき、出力ＯＵＴ＊ はハイレベル
に、出力ＯＵＴはローレベルにそれぞれ遷移する。従っ
て、スイッチング回路ＢのトランジスタＱ１ が導通し
てレーザダイオードＬＤに駆動電流が流れる。一方、差
動増幅回路Ａに対する一方の入力ＩＮがハイレベルに遷
移すると、出力ＯＵＴ＊ はローレベルに、出力ＯＵＴ
はハイレベルになる。従って、トランジスタＱ２ が導
通状態となる一方、トランジスタＱ１ は非導通状態と
なりレーザダイオードＬＤは消光する。
回路では、差動増幅回路Ａに対する一方の入力ＩＮがロ
ーレベルに遷移したとき、出力ＯＵＴ＊ はハイレベル
に、出力ＯＵＴはローレベルにそれぞれ遷移する。従っ
て、スイッチング回路ＢのトランジスタＱ１ が導通し
てレーザダイオードＬＤに駆動電流が流れる。一方、差
動増幅回路Ａに対する一方の入力ＩＮがハイレベルに遷
移すると、出力ＯＵＴ＊ はローレベルに、出力ＯＵＴ
はハイレベルになる。従って、トランジスタＱ２ が導
通状態となる一方、トランジスタＱ１ は非導通状態と
なりレーザダイオードＬＤは消光する。
【０００７】
【発明が解決しようとする課題】上述のように構成され
たレーザダイオード駆動回路においてその動作を高速化
するためには、差動増幅回路Ａの出力信号ＯＵＴ、ＯＵ
Ｔ＊ の状態遷移を高速化する必要がある。即ち、差動
増幅回路Ａの出力信号の立ち上がり時間および立ち下が
り時間を短くする必要がある。
たレーザダイオード駆動回路においてその動作を高速化
するためには、差動増幅回路Ａの出力信号ＯＵＴ、ＯＵ
Ｔ＊ の状態遷移を高速化する必要がある。即ち、差動
増幅回路Ａの出力信号の立ち上がり時間および立ち下が
り時間を短くする必要がある。
【０００８】図６は、図５に示したレーザダイオード駆
動回路においてレーザダイオードＬＤに供給される駆動
電流Ｉの信号波形と、それに対応してレーザダイオード
ＬＤが出力する光信号Ｐの信号波形とを示す図である。
動回路においてレーザダイオードＬＤに供給される駆動
電流Ｉの信号波形と、それに対応してレーザダイオード
ＬＤが出力する光信号Ｐの信号波形とを示す図である。
【０００９】図６（ａ） に示すように、トランジスタ
Ｑ１ の導通と同時に駆動電流Ｉは所定の立ち上がり時
間ｔｒ で増加した後ハイレベルで定常状態になる。ま
た、トランジスタＱ１ が非導通状態に遷移すると、駆
動電流Ｉは所定の立ち下がり時間ｔｆ で減少した後ロ
ーレベルで定常状態になる。
Ｑ１ の導通と同時に駆動電流Ｉは所定の立ち上がり時
間ｔｒ で増加した後ハイレベルで定常状態になる。ま
た、トランジスタＱ１ が非導通状態に遷移すると、駆
動電流Ｉは所定の立ち下がり時間ｔｆ で減少した後ロ
ーレベルで定常状態になる。
【００１０】ここで、上述のような駆動電流の変化が適
切な場合は、レーザダイオードＬＤの光信号出力Ｐの信
号波形は、駆動電流Ｉの信号波形とほぼ相似形となる。 しかしながら、駆動電流Ｉの立ち上がり時間ｔｒ が特
に短い場合、図６（ｂ） に示すように、光信号出力Ｐ
の立ち上がり時に、信号波形のエッジに緩和振動と呼ば
れる波形の乱れが生じて出力光信号が不安定になる。こ
のため、信号品質を維持しつつレーザダイオード駆動回
路を高速化するとこは難しかった。
切な場合は、レーザダイオードＬＤの光信号出力Ｐの信
号波形は、駆動電流Ｉの信号波形とほぼ相似形となる。 しかしながら、駆動電流Ｉの立ち上がり時間ｔｒ が特
に短い場合、図６（ｂ） に示すように、光信号出力Ｐ
の立ち上がり時に、信号波形のエッジに緩和振動と呼ば
れる波形の乱れが生じて出力光信号が不安定になる。こ
のため、信号品質を維持しつつレーザダイオード駆動回
路を高速化するとこは難しかった。
【００１１】そこで、本発明は、上記従来技術の問題点
を解決し、出力光信号に緩和振動を生じることなく、動
作速度を向上させることができる新規なレーザダイオー
ド駆動回路の構成を提供することをその目的としている
。
を解決し、出力光信号に緩和振動を生じることなく、動
作速度を向上させることができる新規なレーザダイオー
ド駆動回路の構成を提供することをその目的としている
。
【００１２】
【課題を解決するための手段】本発明に従うと、制御端
子に入力信号を印加され第１の負荷と共に第１電流路を
構成する第１トランジスタと、制御端子に入力信号の反
転信号を印加され第２の負荷と共に第２電流路を構成す
る第２トランジスタとを含む反転増幅器と、レーザダイ
オードと、該レーザダイオードを負荷とし前記反転増幅
器の前記第１電流路から出力された変調信号を制御端子
に受ける第３トランジスタと、該第３トランジスタと一
端を共通接続され前記反転増幅器の前記第２電流路から
出力された変調信号を制御端子に受ける第４トランジス
タとを含むスイッチング回路とを具備するレーザダイオ
ード駆動回路において、前記第１および第２の負荷が、
それぞれ第１または第２のＦＥＴを含むアクティブ負荷
であり、且つ、前記第１ＦＥＴのゲート幅が前記第２Ｆ
ＥＴのゲート幅よりも小さくなるように構成されている
ことを特徴とするレーザダイオード駆動回路が提供され
る。
子に入力信号を印加され第１の負荷と共に第１電流路を
構成する第１トランジスタと、制御端子に入力信号の反
転信号を印加され第２の負荷と共に第２電流路を構成す
る第２トランジスタとを含む反転増幅器と、レーザダイ
オードと、該レーザダイオードを負荷とし前記反転増幅
器の前記第１電流路から出力された変調信号を制御端子
に受ける第３トランジスタと、該第３トランジスタと一
端を共通接続され前記反転増幅器の前記第２電流路から
出力された変調信号を制御端子に受ける第４トランジス
タとを含むスイッチング回路とを具備するレーザダイオ
ード駆動回路において、前記第１および第２の負荷が、
それぞれ第１または第２のＦＥＴを含むアクティブ負荷
であり、且つ、前記第１ＦＥＴのゲート幅が前記第２Ｆ
ＥＴのゲート幅よりも小さくなるように構成されている
ことを特徴とするレーザダイオード駆動回路が提供され
る。
【００１３】
【作用】本発明に係るレーザダイオード駆動回路は、変
調信号を発生する差動増幅回路の出力信号の立ち上がり
特性と立ち下がり特性とを個別に設定できるように構成
されていることをその主要な特徴としている。
調信号を発生する差動増幅回路の出力信号の立ち上がり
特性と立ち下がり特性とを個別に設定できるように構成
されていることをその主要な特徴としている。
【００１４】即ち、従来のレーザダイオード駆動回路で
は、変調信号の立ち上がり特性と立ち下がり特性とは同
時に変化する。従って、動作を高速化した場合には駆動
電流の立ち上がり特性が急峻になることが避けられなか
った。
は、変調信号の立ち上がり特性と立ち下がり特性とは同
時に変化する。従って、動作を高速化した場合には駆動
電流の立ち上がり特性が急峻になることが避けられなか
った。
【００１５】これに対して、本発明に係るレーザダイオ
ード駆動回路では、差動増幅回路を構成する負荷をアク
ティブ負荷とし、更にこのアクティブ負荷を構成するＦ
ＥＴのゲート幅を個別に設定することにより、差動増幅
回路の出力する変調信号の立ち上がり特性と立ち下がり
特性とが互いに異るように設定することができる。
ード駆動回路では、差動増幅回路を構成する負荷をアク
ティブ負荷とし、更にこのアクティブ負荷を構成するＦ
ＥＴのゲート幅を個別に設定することにより、差動増幅
回路の出力する変調信号の立ち上がり特性と立ち下がり
特性とが互いに異るように設定することができる。
【００１６】レーザダイオード駆動回路で使用される差
動増幅回路は、制御端子に入力信号を受けるトランジス
タとそのトランジスタ接続された負荷とからそれぞれが
形成された１対の電流路により構成されている。本発明
に係る回路では、ここで使用されている負荷をＦＥＴを
用いたアクティブ負荷とし、各アクティブ負荷を構成す
るＦＥＴのゲート幅を互いに違えている。即ち、レーザ
ダイオードの発光時に立ち上がる変調信号を出力する電
流路に挿入されたアクティブ負荷のＦＥＴのゲート幅は
、他方の電流路のアクティブ負荷のＦＥＴのゲート幅よ
りも小さく設定されている。
動増幅回路は、制御端子に入力信号を受けるトランジス
タとそのトランジスタ接続された負荷とからそれぞれが
形成された１対の電流路により構成されている。本発明
に係る回路では、ここで使用されている負荷をＦＥＴを
用いたアクティブ負荷とし、各アクティブ負荷を構成す
るＦＥＴのゲート幅を互いに違えている。即ち、レーザ
ダイオードの発光時に立ち上がる変調信号を出力する電
流路に挿入されたアクティブ負荷のＦＥＴのゲート幅は
、他方の電流路のアクティブ負荷のＦＥＴのゲート幅よ
りも小さく設定されている。
【００１７】上述のような差動増幅回路の出力信号にお
ける立ち上がり特性と立ち下がり特性とは、回路を構成
する電流路に寄生する寄生容量に対する充電時間または
放電時間によって規定されている。従って、前述のよう
に、ゲート幅の狭いＦＥＴを含む電流路に接続された出
力端子では、そのＦＥＴを流れ得る電流量が小さいので
変調電流の立ち上がりは緩慢になる。このとき、差動増
幅回路の他方の出力端子は、この出力と相補的な信号を
出力する。
ける立ち上がり特性と立ち下がり特性とは、回路を構成
する電流路に寄生する寄生容量に対する充電時間または
放電時間によって規定されている。従って、前述のよう
に、ゲート幅の狭いＦＥＴを含む電流路に接続された出
力端子では、そのＦＥＴを流れ得る電流量が小さいので
変調電流の立ち上がりは緩慢になる。このとき、差動増
幅回路の他方の出力端子は、この出力と相補的な信号を
出力する。
【００１８】一方、レーザダイオードが消光する変調信
号を発生する際には、他方の出力に接続されたゲート幅
の広いＦＥＴを介して急速に電流が流れるので、定電流
源により駆動される差動増幅回路では、立ち下がり側の
変調信号の立ち下がり特性は立ち上がり特性よりも急峻
になる。
号を発生する際には、他方の出力に接続されたゲート幅
の広いＦＥＴを介して急速に電流が流れるので、定電流
源により駆動される差動増幅回路では、立ち下がり側の
変調信号の立ち下がり特性は立ち上がり特性よりも急峻
になる。
【００１９】このような動作により、本発明に係るレー
ザダイオード駆動回路では、レーザダイオードの発光時
には立ち上がりが緩慢で、レーザダイオードの消光時に
は立ち下がりの急峻な変調信号が、レーザダイオードの
駆動電流を直接制御するトランジスタに供給される。従
って、変調信号を高速化した場合に、出力光信号の立ち
上がり時に発生する緩和振動を効果的に抑圧することが
できる。換言すれば、駆動信号の立ち上がり特性を、出
力光信号に緩和振動が発生しない範囲に制限したとして
も、信号の立ち下がり特性のみを高速化することができ
るので、全体として信号速度を向上させることができる
。
ザダイオード駆動回路では、レーザダイオードの発光時
には立ち上がりが緩慢で、レーザダイオードの消光時に
は立ち下がりの急峻な変調信号が、レーザダイオードの
駆動電流を直接制御するトランジスタに供給される。従
って、変調信号を高速化した場合に、出力光信号の立ち
上がり時に発生する緩和振動を効果的に抑圧することが
できる。換言すれば、駆動信号の立ち上がり特性を、出
力光信号に緩和振動が発生しない範囲に制限したとして
も、信号の立ち下がり特性のみを高速化することができ
るので、全体として信号速度を向上させることができる
。
【００２０】以下、実施例を挙げて本発明をより具体的
に説明するが、以下の開示は本発明の一実施例に過ぎず
、本発明の技術的範囲を何ら限定するものではない。
に説明するが、以下の開示は本発明の一実施例に過ぎず
、本発明の技術的範囲を何ら限定するものではない。
【００２１】
【実施例】図２は、本発明に従うレーザダイオード駆動
回路で使用する差動増幅回路の具体的な構成例を示す図
である。尚、本発明に係るレーザダイオード駆動回路の
特徴は、主に差動増幅回路の構成にあり、レーザダイオ
ード駆動回路全体の基本的な構成は、図５に示した従来
のレーザダイオード駆動回路と同じである。
回路で使用する差動増幅回路の具体的な構成例を示す図
である。尚、本発明に係るレーザダイオード駆動回路の
特徴は、主に差動増幅回路の構成にあり、レーザダイオ
ード駆動回路全体の基本的な構成は、図５に示した従来
のレーザダイオード駆動回路と同じである。
【００２２】同図に示すように、この差動増幅回路は、
接地と電圧源との間に形成された、負荷Ｚ１ およびト
ランジスタＱ３ により形成される第１の電流路と、負
荷Ｚ２ およびトランジスタＱ４ により形成される第
２の電流路とから構成されている。負荷Ｚ１ およびＺ
２ の一端は、ダイオードＤを介して共通に接地されて
いる。又、トランジスタＱ３ およびＱ４ の一端は、
電流源トランジスタＱ５ に共通に接続されている。尚
、この差動増幅回路は、各トランジスタＱ３ 、Ｑ４
の制御端子を入力とし、トランジスタＱ３ 、Ｑ４ と
負荷Ｚ１ 、Ｚ２ との接続点をそれぞれ出力ＯＵＴ＊
、ＯＵＴとしている。
接地と電圧源との間に形成された、負荷Ｚ１ およびト
ランジスタＱ３ により形成される第１の電流路と、負
荷Ｚ２ およびトランジスタＱ４ により形成される第
２の電流路とから構成されている。負荷Ｚ１ およびＺ
２ の一端は、ダイオードＤを介して共通に接地されて
いる。又、トランジスタＱ３ およびＱ４ の一端は、
電流源トランジスタＱ５ に共通に接続されている。尚
、この差動増幅回路は、各トランジスタＱ３ 、Ｑ４
の制御端子を入力とし、トランジスタＱ３ 、Ｑ４ と
負荷Ｚ１ 、Ｚ２ との接続点をそれぞれ出力ＯＵＴ＊
、ＯＵＴとしている。
【００２３】図１に示す差動増幅回路において、負荷ｚ
１ 、ｚ２は、ＦＥＴＱ６ 、Ｑ７ とダイオード群Ｄ
１ 、Ｄ２ とによって構成されたアクティブ負荷とし
て構成されている。即ち、負荷Ｚ１ 、Ｚ２ は、トラ
ンジスタＱ３ 、Ｑ４ とダイオードＤとの間に挿入さ
れた、互いに直列に接続された複数のダイオードにより
構成されたダイオード群Ｄ１ 、Ｄ２ と、このダイオ
ード群Ｄ１ 、Ｄ２ の両端に各端子を接続され、制御
端子をトランジスタＱ３ 、Ｑ４ 側に短絡されたＦＥ
ＴＱ６ 、Ｑ７ とにより構成されている。ＦＥＴＱ６
は、そのゲート幅がＦＥＴＱ７ のゲート幅よりも小さ
くなるように構成されている。
１ 、ｚ２は、ＦＥＴＱ６ 、Ｑ７ とダイオード群Ｄ
１ 、Ｄ２ とによって構成されたアクティブ負荷とし
て構成されている。即ち、負荷Ｚ１ 、Ｚ２ は、トラ
ンジスタＱ３ 、Ｑ４ とダイオードＤとの間に挿入さ
れた、互いに直列に接続された複数のダイオードにより
構成されたダイオード群Ｄ１ 、Ｄ２ と、このダイオ
ード群Ｄ１ 、Ｄ２ の両端に各端子を接続され、制御
端子をトランジスタＱ３ 、Ｑ４ 側に短絡されたＦＥ
ＴＱ６ 、Ｑ７ とにより構成されている。ＦＥＴＱ６
は、そのゲート幅がＦＥＴＱ７ のゲート幅よりも小さ
くなるように構成されている。
【００２４】図２は、以上のように構成された差動増幅
回路の作用を説明するための概念的な回路図である。
回路の作用を説明するための概念的な回路図である。
【００２５】また、図３は、図２（ａ） に示した差動
増幅回路に対する入力信号と出力信号との信号波形を示
す図である。
増幅回路に対する入力信号と出力信号との信号波形を示
す図である。
【００２６】図２（ａ） に示すように、差動増幅回路
の出力ＯＵＴ、ＯＵＴ＊ には、実際に回路を構成する
配線等によりそれぞれ寄生容量Ｃがある。従って、図３
（ａ） および（ｂ） に示すような方形波の入力信号
ＩＮ、ＩＮ＊ に対して、差動増幅回路が出力する信号
の遷移には、寄生容量Ｃを充電または放電するために必
要な立ち上がり時間ｔｒ および立ち下がり時間ｔｆ
が必要になる。
の出力ＯＵＴ、ＯＵＴ＊ には、実際に回路を構成する
配線等によりそれぞれ寄生容量Ｃがある。従って、図３
（ａ） および（ｂ） に示すような方形波の入力信号
ＩＮ、ＩＮ＊ に対して、差動増幅回路が出力する信号
の遷移には、寄生容量Ｃを充電または放電するために必
要な立ち上がり時間ｔｒ および立ち下がり時間ｔｆ
が必要になる。
【００２７】ここで、前述のように、ＦＥＴＱ６ のゲ
ート幅は、ＦＥＴＱ７ のゲート幅よりも小さく設定さ
れている。従って、トランジスタＱ３ が導通状態から
非導通状態へ遷移した場合、寄生容量Ｃを充電するため
に流れる電流は狭いゲート幅に応じて少なくなるので、
図３（ｃ） に示すように出力ＯＵＴ＊ の立ち上がり
時間ｔｒ は長くなる。従って、図３（ｄ） に示すよ
うに、出力ＯＵＴ＊ と相補的な信号を出力する出力Ｏ
ＵＴの立ち下がり時間も長くなる。
ート幅は、ＦＥＴＱ７ のゲート幅よりも小さく設定さ
れている。従って、トランジスタＱ３ が導通状態から
非導通状態へ遷移した場合、寄生容量Ｃを充電するため
に流れる電流は狭いゲート幅に応じて少なくなるので、
図３（ｃ） に示すように出力ＯＵＴ＊ の立ち上がり
時間ｔｒ は長くなる。従って、図３（ｄ） に示すよ
うに、出力ＯＵＴ＊ と相補的な信号を出力する出力Ｏ
ＵＴの立ち下がり時間も長くなる。
【００２８】一方、トランジスタＱ３ が非導通状態か
ら導通状態へ遷移した場合、同時にトランジスタＱ４
が導通状態から非導通状態へ遷移する。従って、負荷ｚ
２ およびトランジスタＱ４ を含む電流路を流れる電
流が急激に増加するので、負荷ｚ１ およびトランジス
タＱ３ により構成された電流路を流れる電流は急速に
減少する。従って、図３（ｃ） に示すように、出力Ｏ
ＵＴ＊ は急速に立ち下がる。また、出力ＯＵＴ＊ と
相補的な信号を出力する出力ＯＵＴも急速に立ち上がる
。
ら導通状態へ遷移した場合、同時にトランジスタＱ４
が導通状態から非導通状態へ遷移する。従って、負荷ｚ
２ およびトランジスタＱ４ を含む電流路を流れる電
流が急激に増加するので、負荷ｚ１ およびトランジス
タＱ３ により構成された電流路を流れる電流は急速に
減少する。従って、図３（ｃ） に示すように、出力Ｏ
ＵＴ＊ は急速に立ち下がる。また、出力ＯＵＴ＊ と
相補的な信号を出力する出力ＯＵＴも急速に立ち上がる
。
【００２９】上述のような変調信号を、図２（ｂ） に
示すスイッチング回路のレーザダイオードＬＤに直接接
続されたトランジスタＱ１ に印加される変調信号（図
３（ｃ） ）についてみると、図２（ａ） に示した差
動増幅回路からは、立ち上がり時間ｔｒ が長く、立ち
下がり時間ｔｆ が短い変調信号が出力される。図４は
、図２（ｂ） に示すようなスイッチング回路にこのよ
うな変調信号が印加された場合の駆動電流Ｉの信号波形
と、この駆動電流ＩによりレーザダイオードＬＤが発生
する光信号波形Ｐとを示す図である。
示すスイッチング回路のレーザダイオードＬＤに直接接
続されたトランジスタＱ１ に印加される変調信号（図
３（ｃ） ）についてみると、図２（ａ） に示した差
動増幅回路からは、立ち上がり時間ｔｒ が長く、立ち
下がり時間ｔｆ が短い変調信号が出力される。図４は
、図２（ｂ） に示すようなスイッチング回路にこのよ
うな変調信号が印加された場合の駆動電流Ｉの信号波形
と、この駆動電流ＩによりレーザダイオードＬＤが発生
する光信号波形Ｐとを示す図である。
【００３０】図４（ａ） に示すように、このスイッチ
ング回路に供給される駆動電流の信号波形に対応して、
このスイッチング回路においてレーザダイオードＬＤに
供給される駆動電流の信号波形も、立ち上がり時間ｔｒ
が立ち下がり時間ｔｆ よりも長くなっている。この
ような駆動電流によって駆動されるレーザダイオードＬ
Ｄは、図４（ｂ） に示すように、信号波形の立ち上が
り時のエッジに緩和振動を生じることがない。
ング回路に供給される駆動電流の信号波形に対応して、
このスイッチング回路においてレーザダイオードＬＤに
供給される駆動電流の信号波形も、立ち上がり時間ｔｒ
が立ち下がり時間ｔｆ よりも長くなっている。この
ような駆動電流によって駆動されるレーザダイオードＬ
Ｄは、図４（ｂ） に示すように、信号波形の立ち上が
り時のエッジに緩和振動を生じることがない。
【００３１】
【発明の効果】以上説明したように、本発明に係るレー
ザダイオード駆動回路は、その独特の構成により、レー
ザダイオードに直接接続されたトランジスタに印加され
る変調信号の立ち上がり時間が、立ち下がり時間よりも
長くなる。従って、回路の動作速度を高くしても、駆動
電流の急峻な立ち上がりに起因する緩和振動の発生が抑
圧される。
ザダイオード駆動回路は、その独特の構成により、レー
ザダイオードに直接接続されたトランジスタに印加され
る変調信号の立ち上がり時間が、立ち下がり時間よりも
長くなる。従って、回路の動作速度を高くしても、駆動
電流の急峻な立ち上がりに起因する緩和振動の発生が抑
圧される。
【図１】本発明に係るレーザダイオード駆動回路の特徴
部分である差動増幅回路の具体的な構成例を示す図であ
る。
部分である差動増幅回路の具体的な構成例を示す図であ
る。
【図２】図１に示した回路の動作を説明するための図で
ある。
ある。
【図３】図２に示した差動増幅回路の動作を説明するた
めの信号波形図である。
めの信号波形図である。
【図４】図２に示したスイッチング回路の動作を説明す
るための信号波形図である。
るための信号波形図である。
【図５】従来のレーザダイオード駆動回路の典型的な構
成を示す図である。
成を示す図である。
【図６】図５に示した回路の動作を説明するための信号
波形図である。
波形図である。
Ａ 差動増幅回路、
Ｂ スイッチング回路、
Ｃ 寄生容量、
Ｄ ダイオード、
Ｄ１ 、Ｄ２ ダイオード群、ＬＤ レ
ーザダイオード、 Ｑ１ 〜Ｑ５ トランジスタ、Ｑ６ 、Ｑ７
ＦＥＴ
ーザダイオード、 Ｑ１ 〜Ｑ５ トランジスタ、Ｑ６ 、Ｑ７
ＦＥＴ
Claims (1)
- 【請求項１】制御端子に入力信号を印加され第１の負荷
と共に第１電流路を構成する第１トランジスタと、制御
端子に入力信号の反転信号を印加され第２の負荷と共に
第２電流路を構成する第２トランジスタとを含む反転増
幅器と、レーザダイオードと、該レーザダイオードを負
荷とし前記反転増幅器の前記第１電流路から出力された
変調信号を制御端子に受ける第３トランジスタと、該第
３トランジスタと一端を共通接続され前記反転増幅器の
前記第２電流路から出力された変調信号を制御端子に受
ける第４トランジスタとを含むスイッチング回路とを具
備するレーザダイオード駆動回路において、前記第１お
よび第２の負荷が、それぞれ第１または第２のＦＥＴを
含むアクティブ負荷であり、且つ、前記第１ＦＥＴのゲ
ート幅が前記第２ＦＥＴのゲート幅よりも小さくなるよ
うに構成されていることを特徴とするレーザダイオード
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050452A JP2910280B2 (ja) | 1991-02-22 | 1991-02-22 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050452A JP2910280B2 (ja) | 1991-02-22 | 1991-02-22 | レーザダイオード駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267572A true JPH04267572A (ja) | 1992-09-24 |
| JP2910280B2 JP2910280B2 (ja) | 1999-06-23 |
Family
ID=12859255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050452A Expired - Fee Related JP2910280B2 (ja) | 1991-02-22 | 1991-02-22 | レーザダイオード駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910280B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313860A (ja) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | レーザダイオード駆動回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3508704B2 (ja) | 2000-07-26 | 2004-03-22 | 日本電気株式会社 | 光送信回路 |
-
1991
- 1991-02-22 JP JP3050452A patent/JP2910280B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313860A (ja) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | レーザダイオード駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2910280B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4243951A (en) | High repetition rate driver circuit for modulation of injection lasers | |
| CA1229655A (en) | Led driver circuit | |
| US7411987B2 (en) | System and method for using an output transformer for laser diode drivers | |
| US5359466A (en) | Magnetic head driving circuit with impedance elements to balance auxiliary coil loads | |
| US20030002551A1 (en) | Laser diode driver | |
| KR960028191A (ko) | 빔 주사 속도 변조 구동기 회로 | |
| JP3492891B2 (ja) | 出力回路装置 | |
| US6765942B2 (en) | Optoelectronic circuit and control circuit | |
| JPH04267572A (ja) | レーザダイオード駆動回路 | |
| KR100649467B1 (ko) | 레이저 다이오드의 구동 회로 | |
| JP2910279B2 (ja) | レーザダイオード駆動回路 | |
| US7280574B1 (en) | Circuit for driving a laser diode and method | |
| JP3442541B2 (ja) | 駆動回路 | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| JPH01115181A (ja) | 半導体レーザの駆動回路 | |
| JPS6118231A (ja) | 発光素子駆動回路 | |
| JPH0494581A (ja) | レーザダイオード駆動回路 | |
| JP3028621B2 (ja) | レーザダイオード駆動回路 | |
| JP2970601B2 (ja) | 光変調器ドライバ回路 | |
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| JPH0254977A (ja) | 半導体レーザ駆動回路 | |
| JP4790306B2 (ja) | レーザダイオード駆動回路 | |
| JPH04275473A (ja) | レーザダイオード駆動回路 | |
| JPH11340927A (ja) | パルス幅調整回路及び半導体レーザ駆動回路 | |
| KR950005021B1 (ko) | 레벨변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |