JPH0426992A - 半導体記憶装置の電池回路 - Google Patents
半導体記憶装置の電池回路Info
- Publication number
- JPH0426992A JPH0426992A JP2131245A JP13124590A JPH0426992A JP H0426992 A JPH0426992 A JP H0426992A JP 2131245 A JP2131245 A JP 2131245A JP 13124590 A JP13124590 A JP 13124590A JP H0426992 A JPH0426992 A JP H0426992A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- current limiting
- diode
- semiconductor memory
- primary battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、半導体配憶装置の電池回路に間し、特に使
用されている電池の保護機能を有する携帯形半導体記憶
装置の電池回路に関するものである。
用されている電池の保護機能を有する携帯形半導体記憶
装置の電池回路に関するものである。
[従来の技術]
第3図は従来の半導体記憶装置の電池回路を示す構成図
である0図において、(1)は半導体記憶素子としての
例えばスタティックRAM等からなる不揮発性メモリ、
(2)は端末機(図示せず)から入力電源がないときに
電源を不揮発性メモリ(1)に供給する例えばリチウム
電池を用いた1次電池、(3)は電流制限用抵抗器、(
4)は逆充電防止用ダイオードであって、これらの1次
電池(2)、抵抗器(3)及びダイオード(4)は直列
接続され、不揮発性メモリ(1)と並列に設けられてい
る。(5)は逆流防止用ダイオードである。
である0図において、(1)は半導体記憶素子としての
例えばスタティックRAM等からなる不揮発性メモリ、
(2)は端末機(図示せず)から入力電源がないときに
電源を不揮発性メモリ(1)に供給する例えばリチウム
電池を用いた1次電池、(3)は電流制限用抵抗器、(
4)は逆充電防止用ダイオードであって、これらの1次
電池(2)、抵抗器(3)及びダイオード(4)は直列
接続され、不揮発性メモリ(1)と並列に設けられてい
る。(5)は逆流防止用ダイオードである。
次に、第3図に示した従来の半導体記憶装置の電池回路
の動作について説明する。端末機から入力電源が不揮発
性メモリ(1)に供給されると、端末機は不揮発性メモ
リ(1)とインタフェイス信号を用いてリード/ライト
動作が可能である。
の動作について説明する。端末機から入力電源が不揮発
性メモリ(1)に供給されると、端末機は不揮発性メモ
リ(1)とインタフェイス信号を用いてリード/ライト
動作が可能である。
一般的に端末機の電源電圧は例えば5V、1次電池(2
)の電圧は例えば3Vである。従って、このときダイオ
ード(4)の作用のため1次電池(2)の電流は流れる
ことはないので、1次電池(4)は電力を消耗しない、
今、端末機がら電源入力がないときは、1次電池(2)
の電圧が抵抗器(3)及びダイオード(4)を介して不
揮発性メモリ(1)に供給されるため、不揮発性メモリ
(1)の記憶データは保持される。
)の電圧は例えば3Vである。従って、このときダイオ
ード(4)の作用のため1次電池(2)の電流は流れる
ことはないので、1次電池(4)は電力を消耗しない、
今、端末機がら電源入力がないときは、1次電池(2)
の電圧が抵抗器(3)及びダイオード(4)を介して不
揮発性メモリ(1)に供給されるため、不揮発性メモリ
(1)の記憶データは保持される。
次に何等かの原因、例えば外来ノイズ等でダイオード(
4)がが破壊し、短絡した場合を考える。
4)がが破壊し、短絡した場合を考える。
この状態で端末機から電源が入力されると、ダイオード
(4)が短絡しているため、抵抗器(3)を介して1次
電池(2)を逆充電する。1次電池(2)は逆充電する
と液漏れ等破壊するため、場合によっては大きな障害を
発生する恐れがあり、絶対に逆充電を避ける必要がある
。そうしないと、1次電池(2)の機能は失われ、不揮
発性メモリ(1)のバックアップ電源としての作用は出
来なくなる。
(4)が短絡しているため、抵抗器(3)を介して1次
電池(2)を逆充電する。1次電池(2)は逆充電する
と液漏れ等破壊するため、場合によっては大きな障害を
発生する恐れがあり、絶対に逆充電を避ける必要がある
。そうしないと、1次電池(2)の機能は失われ、不揮
発性メモリ(1)のバックアップ電源としての作用は出
来なくなる。
[発明が解決しようとする課題]
従来の半導体記憶装置の電池回路は以上のように、ダイ
オード(4)が破壊し、短絡した場合端末機からの電源
は抵抗器(3)を介し1次電池(2)を逆充電するので
、この状態が長期間続行すると1次電池(2)の液漏れ
等の悪影響を来し、もって1次電池(2)による不揮発
性メモリ(1)のバックアップは不可能になり、また、
ダイオード(4)が短絡したことが分からないという問
題点があった。
オード(4)が破壊し、短絡した場合端末機からの電源
は抵抗器(3)を介し1次電池(2)を逆充電するので
、この状態が長期間続行すると1次電池(2)の液漏れ
等の悪影響を来し、もって1次電池(2)による不揮発
性メモリ(1)のバックアップは不可能になり、また、
ダイオード(4)が短絡したことが分からないという問
題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、逆充電防止用ダイオードが短絡したことを表
示すると共に半導体記憶装置の外部から分かるようにす
る半導体記憶装置の電池回路を得ることを目的とする。
たもので、逆充電防止用ダイオードが短絡したことを表
示すると共に半導体記憶装置の外部から分かるようにす
る半導体記憶装置の電池回路を得ることを目的とする。
[課題を解決するための手段]
この発明に係る半導体記憶装置の電池回路は、半導体記
憶素子と並列に逆充電防止用ダイオード、電流制限用抵
抗器及びバックアップ用1次電池を直列接続し、上記電
流制限用抵抗器と並列に発光素子と抵抗器を設けたもの
である。
憶素子と並列に逆充電防止用ダイオード、電流制限用抵
抗器及びバックアップ用1次電池を直列接続し、上記電
流制限用抵抗器と並列に発光素子と抵抗器を設けたもの
である。
[作用]
この発明においては、電流制限用抵抗器と並列に発光素
子を設け、逆充電防止用ダイオードが破壊、短絡した場
合発光素子を発光させて外部に知らせる。
子を設け、逆充電防止用ダイオードが破壊、短絡した場
合発光素子を発光させて外部に知らせる。
[実施例]
第1図はこの発明の一実施例を示す構成図であり、(1
)〜(5)は前述と同様のものである。
)〜(5)は前述と同様のものである。
本実施例では電流制限用抵抗器(3)と並列に電流制限
用抵抗器(6)及び発光素子例えば発光ダイオード(7
)を接続する。
用抵抗器(6)及び発光素子例えば発光ダイオード(7
)を接続する。
次に、第1図に示したこの発明の一実施例の動作につい
て説明する。今、端末機から電源入力がないとき、不揮
発性メモリ(1)には1次電池(2)の電圧が電流制限
用抵抗器(3)及び逆充電防止用ダイオード(4)を介
して供給される。発光ダイオード(7)は電流が流れる
方向と逆に挿入されているため、電流が流れる事はない
。したがって、発光ダイオード(7)は発光することは
なく、消灯している0次に端末機から電源が供給された
場合、逆充電防止用ダイオード(4)が正常のときは従
来と同一の作用を行う。
て説明する。今、端末機から電源入力がないとき、不揮
発性メモリ(1)には1次電池(2)の電圧が電流制限
用抵抗器(3)及び逆充電防止用ダイオード(4)を介
して供給される。発光ダイオード(7)は電流が流れる
方向と逆に挿入されているため、電流が流れる事はない
。したがって、発光ダイオード(7)は発光することは
なく、消灯している0次に端末機から電源が供給された
場合、逆充電防止用ダイオード(4)が正常のときは従
来と同一の作用を行う。
ここで、今、逆充電防止用ダイオード(4)が破壊し、
短絡した場合は、端末機からの電源は電流制限用抵抗器
(3)及び電流制限用抵抗器(6)、発光ダイオード(
7)を介し1次電池(2)に供給されて、これを逆充電
する。即ち、1次電池(2)は電流制限用抵抗器(3)
を流れる電流Iaと電流制限用抵抗器(6)及び発光ダ
イオード(7)を流れる電流Ibの和の電流で逆充電さ
れる。電流Ibは発光ダイオード(7)が発光するに十
分な値であるため、発光ダイオード(7)は発光する。
短絡した場合は、端末機からの電源は電流制限用抵抗器
(3)及び電流制限用抵抗器(6)、発光ダイオード(
7)を介し1次電池(2)に供給されて、これを逆充電
する。即ち、1次電池(2)は電流制限用抵抗器(3)
を流れる電流Iaと電流制限用抵抗器(6)及び発光ダ
イオード(7)を流れる電流Ibの和の電流で逆充電さ
れる。電流Ibは発光ダイオード(7)が発光するに十
分な値であるため、発光ダイオード(7)は発光する。
このとき流れる電流は抵抗器(6)で制限される。した
がって、使用者はこの発光ダイオード(7)が点灯した
場合は逆充電防止用ダイオード(4)が破壊し、短絡し
た事を知ることが出来る。そこで使用者は直ちにこの半
導体記憶装置の使用を禁止する。
がって、使用者はこの発光ダイオード(7)が点灯した
場合は逆充電防止用ダイオード(4)が破壊し、短絡し
た事を知ることが出来る。そこで使用者は直ちにこの半
導体記憶装置の使用を禁止する。
第2図は発光ダイオード(7)の実装場所の例を示すも
ので、第2図(a>はその平面図、第2図(b)はその
側面図である。第2図(a)において、く8)は半導体
記憶装置、(9)は端末機に対するコネクタ部である。
ので、第2図(a>はその平面図、第2図(b)はその
側面図である。第2図(a)において、く8)は半導体
記憶装置、(9)は端末機に対するコネクタ部である。
発光ダイオード(7)はコネクタ部(9)の反対側の下
部側面に第2図(b)のように設けられる。
部側面に第2図(b)のように設けられる。
尚、上記実施例では発光ダイオード(7)の取り付は位
置を側面としたが表裏面上に実装してもよい。また、逆
充電防止用ダイオード(4)のアノード側に得られる信
号を半導体記憶装置から端末機に出し、端末機側に電流
制限用抵抗器(6)及び発光ダイオード(7)を設けて
もよく、この場合も上記実施例と同様の効果を奏する。
置を側面としたが表裏面上に実装してもよい。また、逆
充電防止用ダイオード(4)のアノード側に得られる信
号を半導体記憶装置から端末機に出し、端末機側に電流
制限用抵抗器(6)及び発光ダイオード(7)を設けて
もよく、この場合も上記実施例と同様の効果を奏する。
[発明の効果コ
以上のようにこの発明によれば、半導体記憶素子と主列
に逆充電防止用ダイオード、電流制限用抵抗器及びバッ
クアップ用1次電池を直列接続し、上記電流制限用抵抗
器と並列に発光素子と抵抗器を設けたので、1次電池の
逆充電防止用ダイオードが破壊し、短絡したことを容易
に外部に知らせることが出来、安全性、信頼性の高い半
導体記憶装置の電池回路が得られる効果がある。
に逆充電防止用ダイオード、電流制限用抵抗器及びバッ
クアップ用1次電池を直列接続し、上記電流制限用抵抗
器と並列に発光素子と抵抗器を設けたので、1次電池の
逆充電防止用ダイオードが破壊し、短絡したことを容易
に外部に知らせることが出来、安全性、信頼性の高い半
導体記憶装置の電池回路が得られる効果がある。
第1図はこの発明の一実施例を示す構成図、第2図はこ
の発明の実装例を示す平面図及び側面図、第3図は従来
の半導体記憶装置の電池回路を示す構成図である。 図において、(1)は不揮発性メモリ、(2)は1次電
池、(3)、(6)は電流制限用抵抗器、(4)は逆充
電防止用ダイオード、(7)は発光ダイオードである。 尚、各図中同一符号は同−又は相当部分を示す。
の発明の実装例を示す平面図及び側面図、第3図は従来
の半導体記憶装置の電池回路を示す構成図である。 図において、(1)は不揮発性メモリ、(2)は1次電
池、(3)、(6)は電流制限用抵抗器、(4)は逆充
電防止用ダイオード、(7)は発光ダイオードである。 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 半導体記憶素子と並列に逆充電防止用ダイオード、電
流制限用抵抗器及びバックアップ用1次電池を直列接続
し、 上記電流制限用抵抗器と並列に発光素子と抵抗器を設け
たことを特徴とする半導体記憶装置の電池回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131245A JPH0426992A (ja) | 1990-05-23 | 1990-05-23 | 半導体記憶装置の電池回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131245A JPH0426992A (ja) | 1990-05-23 | 1990-05-23 | 半導体記憶装置の電池回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0426992A true JPH0426992A (ja) | 1992-01-30 |
Family
ID=15053400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131245A Pending JPH0426992A (ja) | 1990-05-23 | 1990-05-23 | 半導体記憶装置の電池回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0426992A (ja) |
-
1990
- 1990-05-23 JP JP2131245A patent/JPH0426992A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0426992A (ja) | 半導体記憶装置の電池回路 | |
| JPS5935918Y2 (ja) | 電源供給制御装置 | |
| JPS63124731A (ja) | 電子機器における2次電池の充電装置 | |
| JPH0226228A (ja) | バッテリ逆接続検出装置 | |
| JPS6154828A (ja) | メモリ−バツクアツプ装置 | |
| JPS6214757Y2 (ja) | ||
| JPH0612579A (ja) | 電子機器の取外し監視装置 | |
| JPS6027009A (ja) | 電子機器 | |
| JPS6073720A (ja) | ランダムアクセスメモリのスタンバイモ−ド切替回路 | |
| JPS6010000Y2 (ja) | 可搬式cmosメモリ装置 | |
| JP2934693B2 (ja) | 携帯型電子機器のメモリ保護装置 | |
| JPH04124790A (ja) | Ramカード | |
| JPS61271473A (ja) | 記憶保持用バツテリの電圧低下検出回路 | |
| JP2530742B2 (ja) | メモリカ―ド | |
| EP0734546B1 (en) | Data processing medium, its backup circuit, and data processing system | |
| KR950002023B1 (ko) | 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로 | |
| JPS6013429A (ja) | 電池電圧低下検出回路 | |
| JPS59137581U (ja) | 電池残量表示回路 | |
| JP2515950Y2 (ja) | バックアップ電源の電圧低下検出回路 | |
| JPS59172026A (ja) | バツクアツプ用電池の電圧検出回路 | |
| JPH0566752U (ja) | 携帯用電子装置のバッテリーバックアップ回路 | |
| JPH05284670A (ja) | バッテリーバックアップ内蔵集積回路 | |
| JPH05241687A (ja) | 電子機器 | |
| JPS59127540A (ja) | バツクアツプ用電源回路 | |
| JPH02264316A (ja) | Icメモリカード |