JPH0427132A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に高信頼性の微細寸法を有するＭＩＳ　
（金属絶縁膜半導体）およびＭ、Ｏ３（金属酸化膜半導
体）等の半導体装置の製造方法に関するものである。

［従来の技術〕 近年、半導体素子、特にＭＯＳトランジスタの構造が微
細化され、かつチップサイズが増大されることにより、
その集積度が向上されている。すでに集積度５０万素子
のＶＬＳＩ（超高密度集積回路）が実現し、集積度１０
０万素子のＵＬＳ　Ｉ（超高密度集積回路素子）が開発
されている。

ＭＯＳ）ランジスタの構造を微細化すると、ＭＯＳトラ
ンジスタの性能が向上し、また配線抵抗および配線容量
の減少により配線遅延が減少することが知られており、
今後、益々、素子の微細化が図られると考えられる。

しかし、素子の微細化には、多くの問題が残されている
。この問題の一つとして、素子が微細化されても、印加
される電ａｔ圧が変化しないことによる電界の集中およ
び電界の集中によるホットキャリアの発生が挙げられる
。すなわち電界の集中が発生した場合、ＭＯＳ）ランジ
スタのドレイン付近にホットキャリアが発生し、トラン
ジスタの特性が劣化するという問題がある。ドレイン付
近と半導体基板との電位差は大きく、したがってドレイ
ン付近を流れる電子や正孔は、急激に加速され、トラン
ジスタを構成するゲート酸化膜中や半導体基板中へ流れ
る。このようにゲート酸化膜中に飛び込んだ電子や正孔
の一部は、ホントキャリアとなり、ゲート酸化膜に残存
する。その結果、閾４Ｍ電圧を正方向に変動させ、ドレ
イン電流を低下させるという問題があった。

このようなホットキャリアを抑制するために、トランジ
スタにＬＤＤ（ｌｉｇｈｔｌｙ　　ｄｏｐｅｄ　　ｄｒ
ａｌｉｎ）構造が採用されている。ＬＤＤ構造とは、ド
レイン付近の不純物分布をなだらかすることにより、ド
レイン付近の電界強度を緩和させたものである。

具体的には、まずゲート電極をマスクとして、拡散係数
の大きな燐を低濃度で注入し、次にゲート電極の側壁に
絶ａｔ！！（幅約０．１５　Ｃμｍ３〜０．３〔μｍ〕
）を残置させ、その後、ゲート電極と残置させた絶縁膜
とをマスクとして、拡散係数の小さなヒ素を高濃度でイ
オン注入することにより、ドレインおよびソースとなる
拡散層を形成したものである。

以下第７図（ａ）〜（Ｃ）および第８図（ａ）〜（ロ）
に基づいて従来のＬＤＤ構造のＭｏ３　）ランジスタを
説明する。

第７図（ａ）〜（Ｃ）および第８図（ａ）、（ロ）は従
来の半導体装置の製造方法を示す工程順断面図である。

第７図（ａ）に示すように、半導体基板１上には、酸化
１Ｉ１３およびフィールド酸化膜２が形成され、酸化膜
３上には、配線形状のゲー）１掻４が形成される。この
ゲート電極４をマスクとして、低濃度の燐をイオン注入
し、熱処理することにより、ソースおよびドレインの一
部となる低濃度の拡散層１３が形成される。この拡散層
１３は、ゲート電極４の端上にも形成される。

次に第７ＶＡ（６）に示すように、酸化膜３およびゲー
ト電極４上に、ＣＶＤ法（化学的気相成長法）により絶
縁膜（図示せず）が堆積され、この絶縁膜および酸化膜
３をエツチングすることにより、ゲート電極４に側壁絶
縁膜１４が残置され、ゲート酸化膜１５が形成される。

次に第７図（Ｃ）に示すように、ゲート電極４および側
壁絶縁膜１４をマスクとして、高濃度のヒ素をイオン注
入することにより、ソースおよびドレインとなる高濃度
の拡散層１６が形成される。

このように形成した従来のｎチャンネル型のＭｏ３）ラ
ンジスタは、電界が隼中するゲート電極４の端上に、ソ
ースおよびドレインの一部となる低濃度の拡散層１３が
形成され、側壁絶縁膜１４の端上に、ソースおよびドレ
インとなる高濃度の拡散層１６が形成されることにより
、ドレイン付近の不純物分布をなだらかにし、ホットキ
ャリアの発生を抑制している。しかし、このような製造
方法は、ゲート長が１．２〔μｍ〕程度のＭＯＳトラン
ジスタには通用することができるが、ゲート長が１．０
ｒμｍ〕未満のＭＯＳトランジスタに適用した場合には
、ホットキャリアの発生を充分に抑制することができな
い、すなわち、ゲート電極４が微細化されると、これに
伴い、半導体基板１中の電界が益々大きくなり、不純物
分布の改善のみでは、ドレイン付近の電界強度を低減す
ることができなくなる。

そこで、注入される電荷（キャリア、電子またはホール
）の影響を低減するようにした従来の半導体装置の製造
方法を第８図（ａ）、　（ｂ）に示す。

第８図（ａ）に示すように、半導体基板１上に酸化膜３
．フィールド酸化膜２およびゲート電極４を形成した後
、多方向から半導体基板の一主面に対し、大きな角度を
つけて、低濃度の燐をイオン注入することにより、低濃
度の注入層１７が形成される。

次に第８図ら）に示すように、酸化膜３をエツチングす
ることによりゲート酸化Ｍ１Ｂが形成された後、通常の
イオン注入法で高濃度のヒ素をイオン注入し、高濃度の
注入層１９が形成され、その後熱処理が行われる。

このような方法によれば、ゲート電極４に側壁絶縁ｌ１
１４を形成することなく、ＬＤＤ構造のＭｏＳトランジ
スタを形成することができる。したがって、ゲート酸化
膜１８中にホットキャリアが注入されてもその上部にゲ
ート電極４があるため、捕獲された電荷は、ゲート電極
４の電位で打ち消され、ドレイン電流が減少することが
ない。すなわち、ホットキャリア耐性を向上させている
。

〔発明が解決しようとする課題〕

しかしながら、第８図（ａ）、（ハ）に示す製造方法で
形成したＭＯＳトランジスタ（以下「従来例２」という
。）は、第７図（ａ）〜（Ｃ）に示す製造方法で形成し
たＭｏ５）ランジスタ（以下［従来例１」という、）に
比較して、実効チャンネル長（実効的なソースおよびド
レイン間の距Ｈ）が小さくなるという問題がある。これ
は、従来例１は、ゲート電極４をマスクとして垂直方向
に、燐をイオン注入することにより、ゲート電極４の外
側に低濃度の拡散層１３を形成するのに対し、従来例２
では、ゲート電極４をマスクとして、斜方向に燐をイオ
ン注入することにより、ゲート電極４の内側にも低濃度
の注入層１７が形成されるためである。簡単に、第７図
（ａ）〜（Ｃ）および第８図（ａ）、　（ｂ）に示すｎ
チャンネル型トランジスタの実効チャンネル長の寸法差
を見積もれば、１〔μｍ〕〜０．３［μｍ］程度になる
。この値は実効ゲート長０．５〔μｍ〕〜０，７〔μｍ
〕に比較して、とても無視できない値である。

このように、実効チャンネル長が小さくなると、ドレイ
ン電流が増加し、ホットキャリアの注入が促進されると
いう問題がある。

多くの場合、ゲート電極４は、最も厳しい寸法（大きさ
と精度）を要求されるため、露光機の箭力で決定される
最小の幅と間隔でパターンが形成されていることが多く
、そのため、ゲート長のみを大きくすることは極めて困
難である。

また第７図（ａ）〜（Ｃ）および第８図（ａ）、　（ｂ
）に示すｎチャンネル型ＭＯＳ）ランジスタに比較して
、通常ｐチャンネル型ＭＯ３）ランジスタのゲート電極
のゲート長は、長めに設定されている。製造工程として
は、ｎチャンネル型トランジスタのゲート電極の側壁に
絶縁膜を残置させた後、不純物をイオン注入することに
より、ソースおよびドレインとなる拡散層が形成される
。したがってｎチャンネル型ＭＯＳ）ランジスタのゲー
ト長は、ｎチャンネル型ＭＯＳ）ランジスタよりも０゜
２〔μｍ〕〜０．４［ｚｚｍ）程度長く、熱処理による
拡散後の実効ゲート長も０．１［μｍ］〜０．３〔μｍ
〕程度長（設定される。

このようにｎチャンネル型ＭＯＳ　）ランジスタにおい
て、ゲート長が長めに設定されるのは、Ｐチャンネル型
ＭＯ３）ランジスタは、半導体基板の表面付近にＰ型拡
散層であるｐチャン矛ル領域を形成した構造を有するこ
とにより、特にパンチスルーが発生しやすく、短チャン
ネル効果が顕著であるためである。

しかし、このようなＰチャンネル型トランジスタを斜方
向のイオン注入法により形成しようとした場合、ゲート
長の長いものを形成することはできない。もしゲート長
を変えるとすれば、マスク上でｐチャンネル型ＭＯＳト
ランジスタとｎチャンネル型ＭＯＳ）ランジスタとのゲ
ート電極形成に用いるパターンに異なる処理を施さなけ
ればいけない。

この発明の目的は、上記問題に鑑み、ｎチャンネル型Ｍ
ＯＳ）ランジスタおよびｎチャンネル型ＭＯＳトランジ
スタのソースおよびドレインの一部となる拡散層を同一
の工程で形成し、かつ短チャンネル効果を抑制し、闇値
電圧を安定させることのできる半導体装置の製造方法を
提供することである。

〔課題を解決するための手段〕

請求項（１）記載の半導体装置の製造方法は、半導体基
板上のｎチャンネル型トランジスタ形成領域およびｎチ
ャンネル型トランジスタ形成領域に酸化膜を形成し、こ
の酸化膜上にゲート１ｉ極を形成した後、このゲート電
極をマスクとして、半導体基板の一主面に対し、斜方向
に、かつ多方向からｎ型の不純物をイオン注入して、ｎ
チャンネル型トランジスタ形成領域およびｎチャンネル
型トランジスタ形成領域に、ソースおよびドレインの一
部となる低濃度の拡散層を形成する工程と、ｎチャンネ
ル型トランジスタ形成領域のソースおよびドレインの一
部となる低濃度の拡散層に、ｎ型の不純物をイオン注入
してソース・ドレイン領域を形成する工程と、ｎチャン
ネル型トランジスタ形成領域のソースおよびドレインの
一部となる低濃度の拡散層に、ｎ型の不純物をイオン注
入して、ソース・ドレイン６Ｎ域を形成する工程とを含
む。

請求項（２）記載の半導体装置の製造方法は、半導体基
板上のｎチャンネル型トランジスタ形成領域およびｎチ
ャンネル型トランジスタ形成領域に酸化膜を形成し、こ
の酸化膜上にゲート電極を形成した後、このゲート電極
上に残置させたレジストおよびゲート電極をマスクとし
て、半導体基板の−主面に対し、斜方向に、かつ多方向
からｎ型の不純物をイオン注入して、ｐチャンネル型ト
ランジスタ形成領域およびｎチャンネル型トランジスタ
形成領域にソースおよびドレインの一部となる低濃度の
拡散層を形成する工程と、ｐチャンネル型トランジスタ
形成領域のソースおよびドレインの一部となる低濃度の
拡散層に、ｐ型の不純物をイオン注入してソース・ドレ
イン領域を形成する工程と、ｎチャンネル型トランジス
タ形成領域のソースおよびドレインの一部となる低濃度
の拡散層に、ｎ型の不純物をイオン注入して、ソース・
ドレイン領域を形成する工程とを含む。

請求項（３）記載の半導体装１の製造方法は、半導体基
板上のｐチャンネル型トランジスタ形成領域およびｎチ
ャンネル型トランジスタ形成領域に酸化膜を形成し、こ
の酸化膜上にゲート電極を形成した後、このゲート電極
をマスクとして、半導体基板の一主面に対し、斜方向に
、かつ多方向からｐ型およびｎ型の不純物をイオン注入
して、ｐチャンネル型トランジスタ形成領域およびｎチ
ャンネル型トランジスタ形成領域にソースおよびドレイ
ンの一部となる低濃度の拡散層を形成する工程と、ｐチ
ャンネル型トランジスタ形成領域のソースおよびドレイ
ンの一部となる低濃度の拡散層に、ｐ型の不純物をイオ
ン注入してソース・ドレイン領域を形成する工程と、ｎ
チャンネル型トランジスタ形成領域のソースおよびドレ
インの一部となる低濃度の拡散層に、ｎ型の不純物をイ
オン注入して、ソース・ドレイン領域を形成する工程と
を含む。

請求項（４）記載の半導体装置の製造方法は、半導体基
板上のｐチャンネル型トランジスタ形成領域およびｎチ
ャンネル型トランジスタ形成領域に酸化膜を形成し、こ
の酸化膜上にゲート電極を形成した後、このゲート電極
上に残置させたレジストおよびゲート電極をマスクとし
て、半導体基板の一主面に対し、斜方向に、かつ多方向
からｐ型およびｎ型の不純物をイオン注入して、ｐチャ
ンネル型トランジスタ形成領域およびｎチャンネル型ト
ランジスタ形成領域にソースおよびドレインの一部とな
る低濃度の拡散層を形成する工程と、Ｐチャンネル型ト
ランジスタ形成領域のソースおよびドレインの一部とな
る低濃度の拡散層に、ｐ型の不純物をイオン注入してソ
ース・ドレイン領域を形成する工程と、ｎチャンネル型
トランジスタ形成領域のソースおよびドレインの一部と
なる低濃度の拡散層に、ｎ型の不純物をイオン注入して
、ソース・ドレイン領域を形成する工程とを含む。

〔作用〕

この発明の構成によれば、Ｐチャンネル型トランジスタ
のソースおよびドレインの一部となる低濃度の拡散層を
形成する際、半導体基板の一主面に対し、斜方向に、か
つ多方向からｎ型の不純物をイオン注入することにより
、ゲート電極の端子の半導体基板の不純物濃度を上昇さ
せる。その結果、その後の工程で形成するｐチャンネル
型トランジスタのソース・ドレイン領域のゲート電極の
端子の濃度を低下させ、ゲート電極の端上付近のソース
・ドレイン領域の広がりを抑制することができる。また
ゲート電極の下部の半導体基板の濃度も幾分か上昇する
ため、短チャンネル効果およびパンチスルーによるリー
ク電流の発生を抑制することができる。

請求項（２）または（４）記載の半導体装置の製造方法
によれば、ゲート電極上にレジストを残置させ、このレ
ジストおよびゲート電極をマスクとして不純物をイオン
注入し、ソースおよびドレインの一部となる低濃度の拡
散層を形成するため、不純物のイオンがゲート電極を突
き抜けるのを防ぐことができる。

請求項（３）または（４）記載の半導体装置の製造方法
によれば、ｐチャンネル型トランジスタのソースおよび
ドレインの一部となる低濃度の拡散層を形成する際に、
ｎ型の不純物とｐ型の不純物をイオン注入することによ
り、ゲート電極の直下の不純物濃度の過剰な低下を防ぐ
ことができる。またｎチャンネル型トランジスタのソー
スおよびドレインの一部となる低濃度の拡散層を形成す
る際に、ｎ型の不純物とｐ型の不純物とをイオン注入す
ることにより、ゲート電極の端子のソース・ドレイン領
域と半導体基板との接合付近の不純物濃度を特に上昇さ
せるため、ドレイン電流が流れる位置を従来より深くす
ることができる。

〔実施例〕

この発明の一実施例を第１図（ａ）〜（Ｃ）ないし第６
図（ａ）、　（ｂ）に基づいて説明する。

第１図（ａ）〜（Ｃ）はこの発明の第１の実施例の半導
体装置の製造方法を通用したｎチャンネル型トランジス
タ形成領域を示す工程順断面図である。

第１図（ａ）に示すように、半導体基板１上には、フィ
ールド酸化膜２．酸化膜３およびゲート電極４を形成し
、また酸化膜３の直下の半導体基板１の表面には、ｐ型
の拡散層であるｐチャンネル領域５を形成する。

次に第１図０））に示実ように、半導体基板１の一主面
に対して斜方向に、かつ多方向（ウェハを回転させる。

）からｎ型の不純物である低濃度の燐をイオン注入し、
温度９００Ｃ”Ｃ）で６０分間熱処理を行うことにより
、ソースおよびドレインの一部となる低濃度の拡散層６
を形成する。

この際、ゲート電極３の端上の半導体基板ｌの不純物濃
度が上昇する。

またこの際のイオンの注入量は１×１０′３〔個／ｃｔ
Ａ〕、イオンの注入量ふルギーは１００　　［ｋｅＶ）
、イオンの注入角度は４５°　（半導体基板１の一主面
とイオンの注入方向とがなす角度。）である。

なおイオンの注入量は、ｌＸｌ０”Ｃ個／ｃｄ）〜４×
１０′５〔個／ｄ）の範囲が好ましい。例えば−回の注
入量を５Ｘ１０”Ｃ個／ｄ）として、Ｘ方向、Ｘ方向の
２方向に、４回注入することにより、合計２Ｘ１０”Ｃ
個／　ｃｉ　〕注入する。またイオンの注入エネルギー
は８０　（ｋｅＶ）〜２００（ｋｅＶ）の範囲が好まし
い。またイオンの注入角度は３０°〜６０″′の範囲と
することが好ましい。またイオン注入した燐を活性化さ
せるための熱処理は、８５０　’Ｃ〜９５０　’Ｃの温
度で３Ｄ分間〜９０分間の範囲が好ましい。

次に第１図（Ｃ）に示すように、酸化膜３をエツチング
することによりゲート酸化膜７を形成した後、ｐ型の不
純物である高濃度のホウ素をイオン注入し、温度９００
°Ｃで３０分間の熱処理することにより、ソース・ドレ
イン領域８を形成する。このｐ型のソース・ドレイン領
域８よりも、第１図（ト））に示すｎ型の低濃度の拡散
層６が広く拡散するため、ゲー）を極４の端上には、特
に低濃度のソース・ドレイン領域９が形成される。

なおイオン注入したホウ素を活性化させるための熱処理
は、８５０°Ｃ〜９５０°Ｃの温度で４５分間〜１５０
分間の範囲が好ましい。

また１０はレジストを示す。

第２図（ａｌ、　（ｂ）はこの発明の第１の実施例の半
導体装置の製造方法を適用したｎチャンネル型トランジ
スタ形成領域を示す工程順断面図である。

第２図（ａ）に示すように、半導体基板１上に酸化膜３
．フィールド酸化膜２およびゲート電極３を形成した後
、半導体基板１の一主面に対し、斜方向（Ｘ方向および
Ｘ方向）に、多方向（ウェハを回転させる。）から低濃
度の燐をイオン注入し、温度９０Ｍ”Ｃ）で６０分間の
熱処理することにより、ソースおよびドレインの一部と
なる低濃度の拡散層６を形成する。

次に第２図（ｂ）に示すように、酸化膜３をエツチング
することによりゲート酸化膜７を形成した後、ｎ型の不
純物である高濃度のヒ素をイオン注入し、温度９００″
Ｃで３０分間の熱処理することによりソースおよびドレ
インとなる高濃度の拡散層１１を形成し、ソース・ドレ
イン領域８とする。

この実施例における大きな特徴は、ｐチャンネル型ＭＯ
３）ランジスタを形成する場合もｎチャンネル型ＭＯ３
）ランジスタを形成する場合と同様に、ｎ型の不純物を
斜方向に、かつ多方向からイオン注入して拡散層６を形
成する点である。すなわち第１１１；２′１（ｂ）およ
び第２図（ａ）は同一工程である。

なお第２図（ｂ）に示すｎチャンネル型ＭＯＳトランジ
スタを形成する際にイオン注入する燐は、できるだけ深
い位置に注入した方が電界を緩和する効果を得ることめ
くできるが、第１図（ｂ）に示すｐチャンネル型ＭＯ５
）ランジスタを形成する場合は、できるだけ浅い位置に
イオン注入する必要がある。

したがって、燐をイオン注入する深さは、０．１〔μｍ
〕〜０．３〔μｍ〕の範囲とすることが好ましい。

但し、０．３〔μｍ〕程度の深さに燐を打ち込むと、ゲ
ート電極３を突き抜けてｐチャネル領域５（ソースおよ
びドレイン間の領域）に達したり、フィールド酸化膜２
を突き抜けたりする可能性がある。その結果、闇値電圧
が不安定となったり、素子間にリーク電流が生じたりす
る。

したがって、必要に応じて第３図（ａ）、（ト））に示
すように、ゲート電極３上に塗布したレジスト１０を残
置させ、このレジスト１０とゲート電極４とをマスクと
して、注入エネルギ１２０　　（ｋｅＶ）〜２００〔ｋ
ｅ■〕の範囲で、半導体基板１に対して斜方向に、かつ
多方向から燐をイオン注入することにより、イオン注入
した燐がゲート電極４を突き抜けることを防ぐことがで
きる。またこの場合、フィールド酸化膜２の膜厚を０．
６〔μｍ〕〜０．８〔μｍ〕と厚くすることにより、素
子間のリーク電流の発生も防止することができるー。

また第４図（ａ）、　（ｂ）に示すように、ｎチャンネ
ル型トランジスタを形成する場合にも、ゲート電極４上
にレジスト１０を残置させ、このレジスト１０およびゲ
ート電極４をマスクとして、斜方向に、かつ多方向から
燐をイオン注入することにより、燐がゲート電極４を突
き抜けるのを防止することができる。

なお第３図（ａ）　〜（Ｃ）および第４図（ａ）、　（
ｂ）において、ゲート電極４上にレジスト１０が残置さ
れている以外の製造工程は、全て第１図（ａ）〜（Ｃ）
および第２図（ａ）、　（ｂ）に示すものと同一なので
説明を省略する。

またｐチャンネル型ＭＯ３）ランジスタは、ゲート電極
３を構成するｎ゛型多結晶シリコンの仕事関数の関係か
ら、半導体基板１の表面にｐチャンネル領域５を有する
構造であるため、ソースおよびドレインの一部となる低
濃度の拡散層６を形成するために、ｎ型の不純物である
燐を過剰に打ち込むと、その後に形成するｎ型のソース
・ドレイン領域８とｐチャンネル領域５との界面の濃度
が低下し、ドレイン電流が低下してしまう。したがって
、第５図■）に示すように、燐のイオン注入することと
同時に、ホウ素を半導体基板１の表面付近（燐のイオン
注入の深さより浅くすることが必要である。）に、半導
体基板１に対し、斜方向にイオン注入することにより、
ｐチャンネル領域５とソース・ドレイン領域８との界面
の濃度が低下するのを防ぐことができる。

なお第５図（ロ）に示すホウ素の注入エネルギーは２０
　（ｋｅＶ）、イオン注入量は１×１０１３〔個／ｃＩ
ＩＩ〕、注入角度は２０″である。またホウ素のイオン
注入は、斜方向のイオン注入に限らず、通常のイオン注
入法を適用しても良い。

一方、第６図（ａ）、［有］）に示ように、ｎチャンネ
ル型ＭＯ３）ランジスタを形成する場合に、燐とホウ素
とを同、時にイオン注入すると、ゲート電極４の直下の
チャンネル領域（ソースおよびドレイン間の領域）と、
低濃度の拡散層６とが接する付近の濃度（濃度の濃い部
分１２）が上昇し、電流はこの濃度の濃い部分１２すな
わち従来より深い位置を流れるようになる。その結果、
ホットキャーリアが発生しても、従来の位置よりゲート
酸化膜７から離れた位置で発生するため、半導体基板１
中を流れる電流が同一であっても、ゲート電流が減少し
、同一のバイアス条件でもホットキャリアによるトラン
ジスタ特性の変動を低減することができる。

従来のように、ｎチャンネル型ＭＯＳトランジスタを形
成する場合のみに燐の斜方向のイオン注入を行う場合、
ｐチャンネル型ＭＯ３）ランジスタの闇値電圧は、−０
，５Ｖ程度とすることが限界であり、それより絶対値の
小さい閾値電圧のｎチャンネル型ＭＯＳトランジスタを
形成すると、パンチスルーが発生し、閾値電圧はＯｖ〜
０．３ｖ程度のバラツキを生しるのが現状であった。こ
れに対し、実施例のｐチャンネル型ＭＯ３）ランジスタ
の闇値電圧は、−０，３Ｖ程度まで安定させることがで
き、また実効チャンネル長も従来のものと比較して約０
．１ｃμｍ〕長くすることができる。

また同じチャンネル長でｎチャンネルおよびｐチャンネ
ルＭＯ３）ランジスタを形成する場合でも、ｐチャンネ
ル型ＭＯ３）ランジスタのチャンネル長とｎチャンネル
型ＭＯ３）ランジスタのチャンネル長との差異を小さく
することができる。

このように、実施例では、ｎチャンネル型トランジスタ
およびｐチャンネル型トランジスタの不純物分布を最適
化し、ＬＤＤ構造を有するｎチャンネル型トランジスタ
の形成と同時に、パンチスルー等を防止したｐチャンネ
ル型トランジスタを形成することにより、工程数の増加
を防止し、チップ単価の上昇を防止することができる。

なおゲート電極４は各種シリサイド（例えばＭｏＳ　ｉ
ｘ　、ＷＳ　ｉｘ等の金属シリサイド）、ポリサイド（
シリサイドと多結晶シリコンの積層構造）を用いること
ができる。また実施例において、ｎ型の不純物として用
いている燐は、ヒ素でも良い。ｐ型の不純物として用い
ているホウ素は、アルミニウムでも良い。

また第４図（ａ）、　（ｂ）および第５図（８）〜（Ｃ
）に示すゲー電極上のレジスト１０は、必ずしも形成し
なくて良い。

〔発明の効果〕

この発明の半導体装置の製造方法によれば、ｐチャンネ
ル型トランジスタのソースおよびドレインの一部となる
低濃度の拡散層を形成する際、半導体基板の一主面に対
し、斜方向に、かつ多方向からｎ型の不純物をイオン注
入することにより、ゲート電極の端上の半導体基板の不
純物濃度を上昇させることによって、ｐチャンネル型ト
ランジスタのソース・ドレイン領域の広がりを抑制し、
実効チャンネル長を長くすることができる。その結果、
短チャンネル長を抑制することによりパンチスルーの発
生を防止でき、闇値電圧を安定させることができる。

請求項（２）または（４）記載の半導体装置の製造方法
によれば、ゲート電極上にレジストを残置させ、このレ
ジストおよびゲート電極をマスクとして不純物をイオン
注入し、ソースおよびドレインの一部となる低濃度の拡
散層を形成するため、不純物のイオンがゲート電極を突
き抜けるのを防ぐことができる。その結果、短チャンネ
ル長を抑制することによりパンチスルーの発生を防止で
き、闇値電圧を安定させることができる。

請求項（３）または〔４〕記載の半導体装置の製造方法
によれば、ｐチャンネル型トランジスタのソースおよび
ドレインの一部となる低濃度の拡散層を形成する際に、
ｎ型の不純物とｐ型の不純物をイオン注入することによ
り、ゲート電極の直下の不純物濃度が過剰に低下するこ
とを防ぐことができる。

またｎチャンネル型トランジスタのソースおよびドレイ
ンの一部となる低濃度の拡散層を形成する際に、ｎ型の
不純物とｐ型の不純物とをイオン注入することにより、
ゲート電極の端上のソース・ドレイン領域と半導体基板
との接合付近の不純物濃度を特に上昇させるため、ドレ
イン電流が流れる位置を従来より深くすることができる
。その結果、ゲート酸化膜から深い位置でオツドキャリ
アが発生するため、ゲート酸化膜へ飛び込む電子の数を
減少させることができ、ホットキャリアによるトランジ
スタ特性の変動を抑制することができる。

これらの効果は工程の追加をするのではなく、順番の入
れ換えムこよって可能であり、チンプコストは従来のも
のと変わらない。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）はこの発明の第１の実施例の半導
体装置の製造方法を通用したｐチャンネル型トランジス
タ形成領域を示す工程順断面図、第２図（ａ）（ｂ）は
同半導体装置の製造方法を通用したｎチャンネル型トラ
ンジスタ形成領域を示す工程順断面図、第３図（ａ）〜
（Ｃ）はこの発明の第２の実施例の半導体装置の製造方
法を適用したｐチャンネル型トランジスタ形成領域を示
す工程順断面図、第４図（ａ）。 ら）は同半導体装置の製造方法を適用したｎチャンネル
型トランジスタ形成領域を示す工程順断面図、第５図（
ａ）〜（Ｃ）はこの発明の第３の実施例の半導体装置の
製造方法を適用したｐチャンネル型トランジスタ形成領
域を示す工程順断面図、第６図（ａ）（ｂ）は同半導体
装置の製造方法を通用したｎチャンフル型トランジスタ
形成領域を示す工程順断面図、第７図（ａ）〜（Ｃ）お
よび第８図（ａ）、　（ｂ）は従来の半導体装置の製造
方法を示す工程順断面図である。 Ｊ・・・半導体基板、４・・・ゲート電極、６・・・ソ
ースおよびドレインの一部となる低濃度の拡散層、・・
・ソース・ ドレイン領域 第 図 第 図 第 図

Claims (4)

【特許請求の範囲】
1. （１）半導体基板上のｐチャンネル型トランジスタ形成
   領域およびｎチャンネル型トランジスタ形成領域に酸化
   膜を形成し、この酸化膜上にゲート電極を形成した後、
   このゲート電極をマスクとして、前記半導体基板の一主
   面に対し、斜方向に、かつ多方向からｎ型の不純物をイ
   オン注入して、前記ｐチャンネル型トランジスタ形成領
   域および前記ｎチャンネル型トランジスタ形成領域に、
   ソースおよびドレインの一部となる低濃度の拡散層を形
   成する工程と、 前記ｐチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｐ型の
   不純物をイオン注入してソース・ドレイン領域を形成す
   る工程と、 前記ｎチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｎ型の
   不純物をイオン注入して、ソース・ドレイン領域を形成
   する工程とを含む半導体装置の製造方法。
2. （２）半導体基板上のｐチャンネル型トランジスタ形成
   領域およびｎチャンネル型トランジスタ形成領域に酸化
   膜を形成し、この酸化膜上にゲート電極を形成した後、
   このゲート電極上に残置させたレジストおよび前記ゲー
   ト電極をマスクとして、前記半導体基板の一主面に対し
   、斜方向に、かつ多方向からｎ型の不純物をイオン注入
   して、ｐチャンネル型トランジスタ形成領域およびｎチ
   ャンネル型トランジスタ形成領域にソースおよびドレイ
   ンの一部となる低濃度の拡散層を形成する工程と、 前記ｐチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｐ型の
   不純物をイオン注入してソース・ドレイン領域を形成す
   る工程と、 前記ｎチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｎ型の
   不純物をイオン注入して、ソース・ドレイン領域を形成
   する工程とを含む半導体装置の製造方法。
3. （３）半導体基板上のｐチャンネル型トランジスタ形成
   領域およびｎチャンネル型トランジスタ形成領域に酸化
   膜を形成し、この酸化膜上にゲート電極を形成した後、
   このゲート電極をマスクとして、前記半導体基板の一主
   面に対し、斜方向に、かつ多方向からｐ型およびｎ型の
   不純物をイオン注入して、ｐチャンネル型トランジスタ
   形成領域およびｎチャンネル型トランジスタ形成領域に
   ソースおよびドレインの一部となる低濃度の拡散層を形
   成する工程と、 前記ｐチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｐ型の
   不純物をイオン注入してソース・ドレイン領域を形成す
   る工程と、 前記ｎチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｎ型の
   不純物をイオン注入して、ソース・ドレイン領域を形成
   する工程とを含む半導体装置の製造方法。
4. （４）半導体基板上のｐチャンネル型トランジスタ形成
   領域およびｎチャンネル型トランジスタ形成領域に酸化
   膜を形成し、この酸化膜上にゲート電極を形成した後、
   このゲート電極上に残置させたレジストおよび前記ゲー
   ト電極をマスクとして、前記半導体基板の一主面に対し
   、斜方向に、かつ多方向からｐ型およびｎ型の不純物を
   イオン注入して、ｐチャンネル型トランジスタ形成領域
   およびｎチャンネル型トランジスタ形成領域にソースお
   よびドレインの一部となる低濃度の拡散層を形成する工
   程と、 前記ｐチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｐ型の
   不純物をイオン注入してソース・ドレイン領域を形成す
   る工程と、 前記ｎチャンネル型トランジスタ形成領域の前記ソース
   およびドレインの一部となる低濃度の拡散層に、ｎ型の
   不純物をイオン注入して、ソース・ドレイン領域を形成
   する工程とを含む半導体装置の製造方法。