JPH0427170Y2

JPH0427170Y2 -

Info

Publication number: JPH0427170Y2
Application number: JP1486983U
Authority: JP
Priority date: 1983-02-03
Filing date: 1983-02-03
Publication date: 1992-06-30
Also published as: JPS59121840U

Description

【考案の詳細な説明】本考案はICチツプを内含し、受動素子を搭載
もしくは形成した基板上の導体パターン上に直接
平面付けするフラツトパツクタイプICチツプ用
パツケージ、特に高速、高周波領域への適用を実
現するICチツプ用パツケージに関するものであ
る。

半導体パツケージの構造は大きく分けると、セ
ラミツク、メタル、ガラス、プラスチツクの構造
による４構造に分類される。しかし、能動素子が
トランジスタからIC，LSI、さらには超LSIへと
進展していく中で、パツケージ構造の変化も激し
くその構造も単なる上述の４種類では分類でき
ず、各種の材料や構造が入り組んだ複雑なものに
なりつつある。しかし、形状から分類するとトラ
ンジスタ外形型パツケージ（TO型）、Single−In
−Lineパツケージ（SIP型）、Dual−In−Lineパ
ツケージ（DIP型）、フラツトパツクタイプパツ
ケージ、テープキヤリアタイプパツケージに大別
される。

TO型パツケージは、トランジスタと同一のメ
タル形ハーメチツクパツケージに多数のリードを
付けたものであり、メタルキヤツプ溶接強度が強
い、封入雰囲気の制御も簡単に行なえる等の特徴
を持つている。しかし現在では、パツケージが高
価になる、多数リードが出たパツケージでは基板
上への搭載が複雑である等の点からあまり使用さ
れなくなる傾向にある。

SIP型パツケージは、パツケージの片側にリー
ドが配列されたものであり、DIP型パツケージは
パツケージの両側にリードが配列されたものであ
る。SIP型及びDIP型パツケージは、チツプのマ
ウント、ボンデイングの連続自動化や大量バツチ
処理等が可能になるため、量産に適しており、材
料面を含め安価なパツケージを得る事ができる。
最近では、民生用ばかりではなく通信工業用IC，
LSIの分野でもかなり使用されている。ただし、
SIP型及びDIP型パツケージは、リードフレーム
を使用しているために内部リードの長さが長くな
り、製作や取り扱いが困難、電気的高周波特性を
劣化させる等の欠点があつた。

テープキヤリアタイプパツケージは、チツプを
ポリイミドテープに連続的に組み込み、樹脂でコ
ートした上で個々に切りはなしたものであり、回
路基板の導体面に平面付けされる。

フラツトパツクタイプパツケージは、両側また
は４方向に端子を出した小形パツケージであり、
回路基板の孔に挿入せず導体パターン上に直接平
面付けするタイプである。SIPやDIPタイプと異
なり、パツケージ面積が従来の同ピン数のDIPに
比べて1/2以下である。また４方向にリードが出
ている事から内部リードの長さが短かくなるた
め、インダクタンスやキヤパシタンス等の寄生素
子効果を軽減する事ができる等の特長をもち、帯
域数百ＮHz程度の各種高周波回路に適用されてい
る。

一方、電気回路の動作領域は年々高速化、広帯
域化する傾向にあり、例えばＧHzの帯域をもつた
増幅器、数Gb／ｓの高速で動作するデイジタル
回路等が必要となつている。これに応じてIC化
技術も年々と進み、例えばガリウムヒ素電界効果
トランジスタを用いた高速デイジタルIC、高周
波アナログICが実現されつつある。したがつて、
このような高速ICに適合したICパツケージの必
要性が高まつているが、従来のICパツケージで
はこのような高速ICの能力を十分に発揮させる
のはきわめて困難であつた。

第１図は、比較的高速動作に適した従来のフラ
ツトパツクタイプパツケージの平面図、第２図は
第１図のフラツトパツクタイプパツケージの断面
図でありICチツプを搭載した例を示しているが、
ここではこのようなパツケージに高速ICを搭載
し高速回路に用いる場合を例にとり、従来技術の
限界を説明する。

第１図において、１１０１はリードであり通常
はリードに金メツキが施されている。１１０２は
パツケージ本体であり、セラミツクの構造のもの
が一般に使われている。１１０３は信号導体パタ
ーンであり、リードと電気的に接続されている。
この信号導体パターンの幅は通常約400μm程度で
あり、印刷配線技術を用いて形成されており、表
面は金メツキが施されている。信号導体パターン
長は、可能な限り短かくなつている。１１０４
は、ICチツプの搭載用金ランド部であり、信号
導体パターン１１０３と同様に印刷配線パターン
で形成されており、表面は金メツキが施されてい
る。

第２図は、第１図のパツケージの断面図であ
り、同図において２１０１はリード、２１０２は
パツケージ本体、２１０３は信号導体パターン、
２１０４はICチツプ搭載用金ランド部である。
２１０５は放熱用スタツドであり、ICチツプ搭
載用金ランド部２１０４とスルーホール２１１０
によつて導通している。この放熱用スタツド２１
０５によりICチツプで発生する熱は、実装され
る回路基板を通じて放散される。２１０６はIC
チツプであり、例えばGaAs−ICチツプである。
２１０７はICチツプ２１０６と信号導体パター
ン２１０３とを接続するボンデイングワイヤであ
る。２１０８はパツケージキヤツプであり、パツ
ケージ本体２１０３には、金属ハンダであるいは
ガラスハンダを用いて封着される。このような構
造のICチツプパツケージは、信号導体パターン
を極力短くして、寄生素子効果を軽減するように
しているが、動作速度（周波数）が高くなるに従
つてこの寄生素子の効果が無視できなくなる。
又、信号導体パターンを分布定数線路と見た時の
特性インピーダンスが周波数と共に変動するた
め、高周波、高速ICチツプ用パツケージとして
用いた時、入出力端において他の回路とインピー
ダンス整合をとつて信号伝送を行なうことが不可
能であつた。そのため、ICの動作速度に制限を
与え、たとえば動作速度1Gb／ｓ以上といつた高
速ICのICチツプパツケージとして用いようとし
ても、良好な動作は得られない。

本考案は、上記のような従来のICチツプパツ
ケージの欠点に鑑みてなされたものである。すな
わち、(1)ICチツプの内の信号導体パターンと同
一平面上に接地導体パターンを配置するコープレ
ーナストリツプ線路構造を用いて信号導体パター
ンを一定の特性インピーダンスを持つ分布定数線
路化し、(2)ICチツプパツケージ裏側に表面の接
地導体パターンと導通した接地導体パターン及び
放熱用スタツドを設けて、回路基板への搭載及び
回路基板上の接地導体との接続にこの放熱用スタ
ツドを用い、これにより高周波での接地を完全に
行なわしめ、また(3)外部との信号入出力端の信号
導体パターンの分布定数線路化を、信号導体パタ
ーンと接地導体パターンとで誘電体をはさむマイ
クロストリツプ構造とし、コープレーナストリツ
プ線路構造の信号導体パターンに連続して形成す
ることにより、他の回路との特性インピーダンス
の整合をより一層可能ならしめ、さらに(4)回路基
板上の信号線路とパツケージ内の信号線路とをリ
ードなしに直接接続できる構造にすることによ
り、寄生素子効果を著しく軽減せしめ、前記(1)，
(2)，(3)，(4)の効果によつてIC動作速度の向上を
可能ならしめると共に、製造容易かつ安価で外部
との接続箇所が増大しないICチツプパツケージ
を提供することを目的としている。

本考案によれば、フラツトパツクタイプのIC
チツプ用パツケージにおいて、パツケージ本体を
第１層及び第２層の２層に重ねた誘電体基板で構
成し、第１層の誘電体基板の表面上に複数本の信
号導体パターンを設け、これら信号導体パターン
にはさまれた表面部分のうちパツケージ外周部を
除く部分に連続した接地導体パターンを設けるこ
とにより、パツケージ外周部を除く部分において
前記各信号導体パターンをあらかじめ定められた
一定特性インピーダンスZ₀のコープレーナ形スト
リツプラインとし、さらに前記パツケージ外周部
の直下部分かつ前記第１層及び第２層の誘電体基
板の中間に連続した接地導体パターンを設けるこ
とにより、パツケージ外周部における前記各信号
導体パターンを一定特性インピーダンスZ₀のマイ
クロストリツプラインとし、前記第２層誘電体の
裏面に連続した接地導体パターンを設け、各接地
導体パターン間を複数個のスルーホール及びパツ
ケージ裏面に設けた放熱用スタツドによつて電気
的に接続すると共に、前記ICチツプ用パツケー
ジを回路基板に搭載する時の電気的接続部として
パツケージ外周部における前記各信号導体パター
ンと前記放熱用スタツドを用いることを特徴とす
るICチツプ用パツケージが得られる。

第３図は、本考案であるICチツプ用パツケー
ジの平面図を示したものである。

第３図において、３１０１は接地導体パター
ン、３１０２はパツケージ本体、３１０３は信号
導体パターン、３１０４は接地導体用スルーホー
ル、３１０５は裏面の放熱スタツドである。接地
導体パターン３１０１及び信号導体パターン３１
０３は、薄膜技術あるいは厚膜技術のいずれかを
用いて形成することができる。図中Ａ点からＢ点
までの信号導体パターン３１０３は、両サイドに
接地導体パターン３１０１を配置することによ
り、コープレーナ形分布定数線路を構成する。そ
の特性インピーダンスは、信号導体パターン３１
０３の線路巾をＷ、接地導体パターン３１０２と
信号導体パターン３１０３との間隔をＳとする
と、ほぼＳ／Ｗに比例した値として決定される。
Ｂ点からＣ点までの信号導体パターン３１０３
は、パツケージの誘電体基板をはさんで信号導体
パターン３１０３の真下（パツケージ本体３１０
２の中間層）に接地導体パターン４１１１（第４
図）を配置する事により、マイクロストリツプ形
分布定数線路を構成する。表面に形成された接地
導体パターン３１０１とパツケージ本体３１０２
の中間層と最下層に形成された接地導体パターン
４１１１，４２１１（第４図）とは接地導体用ス
ルーホール３１０４によつて電気的に導通してい
る。第７図にパツケージ本体３１０２の中間層の
平面図を示した。パツケージ本体３１０２には、
通常のセラミツク基板を用いており２枚重ね合わ
せた多層構造となつているが、本考案のICチツ
プ用パツケージでは、コープレーナ形とマイクロ
ストリツプ形の分布定数線路を形成し、なおかつ
パツケージ本体３１０２の中間層と最下層にも接
地導体パターンを設けるので、このセラミツク基
板の厚さが線路の特性インピーダンスの値に影響
を与える。したがつて、この厚さは線路の所要特
性インピーダンス値、機械的強度等を考慮して適
切な値に定める必要がある。

ICチツプは通常パツケージの裏側中央部分に
取り付けられた放熱用スタツド３１０５上に搭載
すればよい。この放熱用スタツド３１０５は全て
の接地導体パターン３１０１，４１１１，４２１
１と電気的に導通している。なお、各信号導体パ
ターンは当然互いに分離されているが、表面の接
地導体パターン３１０１は中央部分で一体化され
ている。また図中の点線は、第４図に示すように
パツケージキヤツプ４１０８を搭載したときの位
置を示している。

第４図は、本考案のICチツプ用パツケージに
おいて、第３図のＸ−X′間の断面を示したもの
である。４１０１，４１１１，４２１１は接地導
体パターン、４１０２はパツケージ本体、４１０
３は信号導体パターン、４１０４は接地導体用ス
ルーホール、４１０５は放熱用スタツド、４１０
６はICチツプ、４１０７はボンデイングワイヤ、
４１０８はパツケージキヤツプである。接地導体
パターン４１０１は、パツケージ本体４１０２の
表面だけでなく、多層構造化されたパツケージ本
体４１０２の中間層４１１１、最下層４２１１お
よび壁面にも形成されている。ICチツプ４１０
６は、接地導体パターン４１０１と電気的に導通
した放熱用スタツド４１０５上に搭載される。こ
のICチツプ４１０６と信号導体パターン４１０
３および接地導体パターン４１０１との接続は、
ボンデイングワイヤ４１０７により行なわれる。

図中のＡ−Ｂ間の信号導体パターン４１０３は
コープレーナ型分布定数線路化されている。分布
定数線路化されたＡ−Ｂ間の信号導体パターン４
１０３の特性インピーダンスは、前述の如く信号
導体パターン４１０３と表面の接地導体パターン
４１０１との間隔Ｓと信号導体パターン４１０３
の線路幅Ｗとの比で決定される。したがつて第５
図に示すように、信号導体パターン５１０３と接
地導体パターン５１０１との間隔Ｓの値を、Ｓ／
Ｗの値を一定に保ちつつ連続的に小さくしていく
ことにより、一定の特性インピーダンスを保つた
ままで線路幅Ｗを可能な限り細くすることがで
き、小さな形状のICチツプのごく近端まで信号
導体パターンを形成することができる。

第４図中のＢ−Ｃ間の信号導体パターン４１０
３はマイクロストリツプ形分布定数線路化されて
いる。この分布定数線路化されたＢ−Ｃ間の信号
導体パターン４１０３の特性インピーダンスは、
信号導体パターン４１０３の線路巾Ｗと信号導体
パターン４１０３とパツケージ本体４１０２の中
間層に形成された接地導体パターン４１１１とで
はさむパツケージ誘電体基板の厚との比で決定さ
れる。したがつて、特性インピーダンスを一定に
保つためには、信号導体パターン４１０３の線路
巾Ｗも一定となる。

Ａ−Ｃ間の信号導体パターン４１０３は、IC
チツプ近端からパツケージ本体４１０２の端面ま
で連続的に形成されている。ただし、Ａ−Ｂ間の
信号導体パターン４１０３を分布定数線路とする
ため、表面の接地導体パターン４１０１はパツケ
ージ中央部から図中Ｂまで形成してこの部分をコ
ープレーナ形ストリツプラインとし、パツケージ
中間層の接地導体パターン４１１１をパツケージ
端面からＢまで形成してＢ−Ｃ間の信号導体パタ
ーン４１０３の部分をマイクロストリツプライン
構造としている。これによつて、パツケージ表面
と中間層の接地導体パターン４１０１および４１
１１はお互いに重なり合う事がなく、Ａ−Ｂ間、
Ｂ−Ｃ間の信号導体パターン４１０３の特性イン
ピーダンスは相等しい一定値に保たれる。なお、
各層の接地導体パターン同士の導通は、接地導体
用スルーホール４１０４によつて行なわれる。

このような構成によつて、ICチツプのごく近
端まで一定特性インピーダンスで信号導体パター
ンを形成できるため、ボンデイングワイヤ４１０
７の長さも短縮され、外部回路との信号接続部の
信号導体パターンが充分な広さを持つて形成され
るため、外部回路との接続が容易かつ充分に行な
え、さらには従来のICパツケージに比べ小形化
も容易となる。

放熱用スタツド４１０５は、熱伝導性の優れた
金属材料、例えば無酸素銅等を用いて形成され
る。この放熱用スタツド４１０５は、ICパツケ
ージ表面にその端面が露出するような構造となつ
ており、接地導体パターン４１０１，４１１１，
４２１１と導通している。この放熱用スタツド４
１０５上にICチツプを搭載する。

本考案のパツケージを回路基板に搭載する時に
は、回路基板上の信号導体パターンと信号導体パ
ターン４１０３とをハンダ付けあるいはボンデイ
ングワイヤによつて直接接続すればよい。なお、
この時回路基板上の信号導体パターンの特性イン
ピーダンスが本考案パツケージ内の信号導体パタ
ーンの特性インピーダンスと同じになるように、
回路基板上のパターンを設計してあるものとす
る。ICパツケージの接地導体パターンと回路基
板の接地パターンとの接続は、放熱用スタツド４
１０５を回路基板の接地パターンにハンダ付けす
る事で行なわれ、これにより高周波的にも充分な
接地が行なわれる。これらによつて、インダクタ
やキヤパシタンス等の寄生素子効果がほとんど無
しに、ICチツプと回路基板上のパターンを接続
する事ができる。また、回路基板上への搭載が容
易に行なえる。パツケージキヤツプ４１０８は、
たとえばセラミツク材を用いて形成し、パツケー
ジ本体４１０２への封着はガラスハンダ等の非導
通材料を用いて行なう。

このような構成によれば、従来のICチツプ用
パツケージで生じていたようなインピーダンスの
不整合が実質的になくなり、寄生素子の効果が著
しく減少し、高周波的接地が充分に行なえるよう
になるので、たとえば動作速度1Gb／ｓ以上のIC
チツプを容易に搭載して動作させることが可能と
なる。さらに、本考案のICチツプ用パツケージ
は多層化したパツケージ本体とパツケージキヤツ
プ、放熱用スタツドのみで構成できるため、製造
が容易であり比較的安価である。また、パツケー
ジの大きさの小型化も容易となり高密度実装が可
能になる。

これまでの説明においては、外部回路との接続
用リードを用いないパツケージの実施態様につい
て説明を行なつたが、本考案の主旨はこれに限る
ものではなく、外部回路との接続を容易あるいは
強固にするために、たとえば第６図に示したよう
なリードを備えた態様であつてもよい。また、パ
ツケージの材料の一例としてセラミツク材を用い
たが、本考案はこれに限るものではなく、例えば
ベリリヤ材、プラスチツク材を用いてもよい。

【図面の簡単な説明】

第１図は、従来のICチツプ用パツケージの平
面を示した図、第２図は第１図に示した従来の
ICチツプ用パツケージの断面を示した図である。
第３図は、本考案のICチツプ用パツケージの構
成を説明するために示した図、第４図は第３図の
Ｘ−X′間の断面を示したものである。第５図は、
本考案の効果を説明するために示した図である。
第６図は本考案のICチツプ用パツケージに外部
回路との接続用リードを備えた態様の平面図を示
したものである。第７図は、パツケージ本体の中
間層を示す平面図である。なお図中の記号は、そ
れぞれ次のものを示している。１１０１，２１０１……リード、１１０２，２
１０２，３１０２，４１０２……パツケージ本
体、１１０３，２１０６，３１０３，４１０３，
５１０３……信号導体用パターン、１１０４，２
１０４……ICチツプ搭載用金ランド部、３１０
４，４１０４……接地導体用スルーホール、２１
０５，３１０５，４１０５……放熱スタツド、２
１０６，４１０６……ICチツプ、２１０７，４
１０７……ボンデイングワイヤ、２１０８，４１
０８……パツケージキヤツプ、３１０１，４１０
１，４１１１，４２１１，５１０１……接地導体
パターン。

Claims

【実用新案登録請求の範囲】

フラツトパツクタイプのICチツプ用パツケー
ジにおいて、パツケージ本体を第１層及び第２層
に重ねた誘電体基板で構成し、第１層の誘電体の
基板の表面上に複数本の信号導体パターンを設け
これら信号導体パターンにはさまれた表面部分の
うちパツケージ外周部を除く部分に連続した接地
導体パターンを設けることによりパツケージ外周
部を除く部分において前記各信号導体パターンを
あらかじめ定められた一定特性インピーダンスZ₀
のコープレーナ形ストリツプラインとし、さらに
前記パツケージ外周部の直下部分かつ前記第１層
及び第２層の誘電体基板の中間に連続した接地導
体パターンを設けることによりパツケージ外周部
における前記各信号導体パターンを一定特性イン
ピーダンスZ₀のマイクロストリツプラインとし、
前記第２層誘電体の裏面に連続した接地導体パタ
ーンを設け各接地導体パターン間を複数個のスル
ーホール及びパツケージ裏面に設けた放熱用スタ
ツドによつて電気的に接続すると共に前記ICチ
ツプ用パツケージを回路基板に搭載する時の電気
的接続部としてパツケージ外周部における前記各
信号導体パターンと前記放熱用スタツドを用いる
ことを特徴とするICチツプ用パツケージ。