JPH0427202A - Drop-in isolator - Google Patents
Drop-in isolatorInfo
- Publication number
- JPH0427202A JPH0427202A JP13236490A JP13236490A JPH0427202A JP H0427202 A JPH0427202 A JP H0427202A JP 13236490 A JP13236490 A JP 13236490A JP 13236490 A JP13236490 A JP 13236490A JP H0427202 A JPH0427202 A JP H0427202A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- isolator
- circuit board
- dielectric
- dielectric printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000000853 adhesive Substances 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract 2
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波回路で用いられるアイソレーターに
関し、特にストリップラインを用いた小型なドロップイ
ンアイソレーターに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an isolator used in a microwave circuit, and particularly to a small drop-in isolator using a strip line.
従来、この種のドロップインアイソレーターは、第４図
に示すように、フェライト基板１１の上にストリップパ
ターン１２が印刷されており、その上に磁石１３と非磁
性体板１つが接着され、このドロップインアイソレータ
ーを誘電体プリント基板に搭載して使用する為に導体で
あるキャリア２０を取り付け、第５図の様に誘電体プリ
ント基板に四角穴２１を明け、ドロップインアイソレー
ターと誘電体プリント基板をビス２２で固定し、ドロッ
プインアイソレーターの入力出端１６と誘電体プリント
基板のストリップライン接続端１８の間にリボン２３を
用い、はんだ付けして接続して構成されている。Conventionally, this type of drop-in isolator has a strip pattern 12 printed on a ferrite substrate 11 as shown in FIG. In order to use the drop-in isolator on a dielectric printed circuit board, attach a carrier 20 that is a conductor, make a square hole 21 in the dielectric printed circuit board as shown in Figure 5, and attach the drop-in isolator and dielectric printed circuit board with screws. 22, and a ribbon 23 is used to connect the input/output end 16 of the drop-in isolator and the strip line connection end 18 of the dielectric printed circuit board by soldering.
上述した従来のドロップインアイソレーターは、ストリ
ップパターンをフェライト基板上に印刷する為、誘電体
プリント基板に穴を明けて搭載しなければならないとい
う欠点と、キャリアを用いなければならないという欠点
がある。また誘電体プリント基板のストリップライン接
続端とドロップインクイソレータ−の入出力端とをリボ
ンではんな付けして接続しなければならないという欠点
がある。The above-mentioned conventional drop-in isolator has the drawbacks of printing a strip pattern on a ferrite substrate, so holes must be made in a dielectric printed circuit board to mount it, and a carrier must be used. Another drawback is that the strip line connection end of the dielectric printed circuit board and the input/output end of the drop ink isolator must be connected by soldering with a ribbon.
また、従来のドロップインアイソレーターは、フェライ
ト基板上にダミーを搭載していた為、大きなダミーを付
けることができず０．５ Ｗはどの低電力にしか使用で
きなく、数十Ｗの高電力でも小型なドロップインアイソ
レーターの使用が望まれている今日、対応できないとい
う欠点がある。また、今日、電子機器としての小型化の
為、誘電体プリント基板上には数多くの電子部品が搭載
されており、ドロップインアイソレーターの占領する面
積が大きいという欠点がある。In addition, because conventional drop-in isolators have a dummy mounted on the ferrite substrate, it is not possible to attach a large dummy, and 0.5 W can only be used for low power, and even for high power of several tens of W. The drawback is that it cannot accommodate the current demand for the use of small drop-in isolators. Furthermore, today, in order to miniaturize electronic devices, many electronic components are mounted on dielectric printed circuit boards, which has the disadvantage that the drop-in isolator occupies a large area.
〔課題を解決するための手段〕
本発明のドロップインアイソレーターは、誘電体プリン
ト基板の裏面のアース面の部分に該アース面と同時に印
刷されたアイソレーターのストリップパターンと、該ス
トリップパターンの各入出力端の部分に明けられ前記誘
電体プリント基板の表面に設けられたストリップライン
の各接続端との電気的接続を得るためのスルーホールと
、前記誘電体基板の表面上に接着された磁石と、前記ス
トリップラインの任意の一部に接続し搭載されたダミー
と、片面のある一定面積を有する中心部を除くすべてに
導体を付けてなり且つ該中心部が前記ストリップパター
ンの部分にあい対するような位置関係で前記誘電体プリ
ント基板の裏面に取付けられるフェライト基板とを備え
ている。[Means for Solving the Problems] The drop-in isolator of the present invention includes a strip pattern of the isolator printed simultaneously on the ground surface portion of the back surface of the dielectric printed circuit board, and each input/output of the strip pattern. a through hole opened in an end portion and provided on the surface of the dielectric printed circuit board for obtaining electrical connection with each connection end of the strip line; and a magnet bonded on the surface of the dielectric printed circuit board; A dummy connected to and mounted on any part of the strip line, and a dummy with a conductor attached to all sides except the center part having a certain area on one side, and the center part facing the part of the strip pattern. and a ferrite substrate attached to the back surface of the dielectric printed circuit board in a positional relationship.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図（ａ）、（ｂ）、（ｃ）は本発明の一実施例の平
面図、断面図、裏面図、第２図（ａ）及び（ｂ＞は本実
施例におけるフェライト基板の表面及び裏面の斜視図、
第３図（ａ）、（ｂ）、（Ｃ）は本実施例における誘電
体プリント基板の平面図、断面図、裏面図である。FIGS. 1(a), (b), and (c) are a plan view, a sectional view, and a back view of one embodiment of the present invention, and FIGS. 2(a) and (b> are the surfaces of a ferrite substrate in this embodiment. and a perspective view of the back side,
FIGS. 3(a), (b), and (C) are a plan view, a sectional view, and a back view of the dielectric printed circuit board in this example.
本実施例は誘電体プリント基板の裏側のアース面９の部
分にこのアース面９と同時に印刷されたアイソＬ・−タ
ーのストリップパターン２と、このストリップパターン
２の各々の入出力端６の部分に明けられ誘電体プリント
基板の表面４に設けられたストリップライン７の接続端
８との電気的接続を得るためのスルーホール１０と、誘
電体プリント基板の表面４上に接着された磁石３と、ス
トリップライン７の任意の一部に接続し搭載されたチッ
プダミー５と、片面のある一定面積を有する中心部１ａ
を除くすべてに導体を付けてなり且つ中心部１ａがスト
リップパターン２の部分にあい対するような位置関係で
誘電体プリント基板の裏面に取付けられるフェライト基
板１とを有してなる。This embodiment includes an isolator strip pattern 2 printed on the ground surface 9 on the back side of a dielectric printed circuit board at the same time as this ground surface 9, and the input/output terminals 6 of each strip pattern 2. a through hole 10 for electrical connection with the connecting end 8 of the strip line 7 provided on the surface 4 of the dielectric printed circuit board, and a magnet 3 bonded on the surface 4 of the dielectric printed circuit board. , a chip dummy 5 connected to and mounted on an arbitrary part of the strip line 7, and a central portion 1a having a certain area on one side.
The ferrite substrate 1 has a conductor attached to all parts except the ferrite substrate 1 and is attached to the back surface of a dielectric printed circuit board in a positional relationship such that the center portion 1a faces the strip pattern 2.
即ち第１図ないし第３図に示すように、ドロップインア
イソレータのストリップパターン２を誘電体プリント基
板の裏側のアース面９の部分にこのアース面９と同時に
印刷し、このストリップパターン２の各入出力端６にス
ルーホール１０を明けて誘電体プリント基板の表面４の
ストリップライン７の各接続端８と電気的に接続するよ
うにし、磁石３を誘電体プリント基板の表面４に接着剤
で接着する。また第２図のように、片面のある面積を有
する中心部１ａ以外のすべてに導体を付けたフェライト
基板１の導体部を誘電体プリント基板の裏面のアース面
９の導体部にはんだ又は導電性接着剤で装着する。この
ときドロップインアイソレーターのストリップパターン
２の所にフェライト基板１の導体でない中心部１ａがあ
い対するようにする。更に、アイソレーターの働きをさ
せる為に、誘電体プリント基板の表面４にチップダミー
５を取り付ける。That is, as shown in FIGS. 1 to 3, the strip pattern 2 of the drop-in isolator is simultaneously printed on the ground surface 9 on the back side of the dielectric printed circuit board, and each input of this strip pattern 2 is A through hole 10 is made in the output end 6 so as to be electrically connected to each connection end 8 of the strip line 7 on the surface 4 of the dielectric printed circuit board, and the magnet 3 is bonded to the surface 4 of the dielectric printed circuit board with adhesive. do. Further, as shown in Fig. 2, the conductor part of the ferrite board 1, which has a conductor attached to all parts except the central part 1a having a certain area on one side, is attached to the conductor part of the ground surface 9 on the back side of the dielectric printed circuit board by soldering or conductive. Attach with adhesive. At this time, the non-conductor central portion 1a of the ferrite substrate 1 is made to meet the strip pattern 2 of the drop-in isolator. Furthermore, a chip dummy 5 is attached to the surface 4 of the dielectric printed circuit board in order to function as an isolator.
〔発明の効果〕
以上説明したように本発明は、ドロップインアイソレー
ターのストリップパターンを誘電体ブリント基板の裏側
のアース面に印刷して構成することにより、ドロップイ
ンアイソレータを誘電体プリント基板に搭載する時、誘
電体プリント基板に穴を明ける必要がなく、さらにキャ
リアを不要とできる効果がある。また、ドロップインア
イソレーターの入出力端とストリップライン接続端とが
、スルーホールにより接続されている為、リボンを使用
する必要がないという効果がある。またチップダミーを
誘電体プリント基板表面の任意の場所にストリップライ
ンを用いて搭載できる為、高電力用の大きなダミーまで
使用できるという効果がある。[Effects of the Invention] As explained above, the present invention mounts a drop-in isolator on a dielectric printed circuit board by printing the strip pattern of the drop-in isolator on the ground surface on the back side of the dielectric printed circuit board. At the same time, it is not necessary to make holes in the dielectric printed circuit board, and there is also an advantage that a carrier is not required. Furthermore, since the input/output end of the drop-in isolator and the strip line connection end are connected by a through hole, there is no need to use a ribbon. Furthermore, since the chip dummy can be mounted anywhere on the surface of the dielectric printed circuit board using a strip line, there is an advantage that even large dummies for high power can be used.
今日、電子機器としての小型化及び高密度実装にともな
い、各種電子部品が誘電体プリント基板の表面に数多く
搭載されており、本発明のドロップインアイソレーター
のフェライト基板が誘電体プリント基板の裏側にある為
、フェライト基板の占領する面積が表面ではなくなり、
これにより表面にストリップラインや電子部品が搭載で
きる面積が増加すると共に、誘電体プリント基板裏側の
有効利用にもなるという効果がある。また、従来のドロ
ップインアイソレーターにおいて、非磁性体板を磁石と
誘電体フェライト基板の間に入れるのは、磁力調整の為
と磁石がフェライト基板にあまり近づくと伝搬損失が増
加する原因となる為であるが、本発明のドロップインア
イソレータでは、誘電体プリント基板の厚みが非磁性体
板の代りをする一為、非磁性体板か不要になるという効
果がある。Today, with the miniaturization and high-density packaging of electronic devices, many various electronic components are mounted on the surface of dielectric printed circuit boards. Therefore, the area occupied by the ferrite substrate is no longer the surface,
This has the effect of increasing the surface area on which strip lines and electronic components can be mounted, as well as making effective use of the back side of the dielectric printed circuit board. In addition, in conventional drop-in isolators, a non-magnetic plate is inserted between the magnet and the dielectric ferrite substrate to adjust the magnetic force, and because if the magnet gets too close to the ferrite substrate, propagation loss will increase. However, in the drop-in isolator of the present invention, since the thickness of the dielectric printed circuit board replaces the non-magnetic plate, there is an effect that the non-magnetic plate is not required.
また、本発明では１つの端子にダミーを用いたドロップ
インアイソレーターについて説明したが、本発明の構造
は、ダミーが無く、ストリップラインで他の電子部品と
接続されるドロップインサキュレータとしても同様に有
効であることは言うまでもない。Furthermore, although the present invention has been described as a drop-in isolator that uses a dummy for one terminal, the structure of the present invention is equally effective as a drop-in circulator that does not have a dummy and is connected to other electronic components via a strip line. Needless to say, it is.
第１図（ａ）、（ｂ）、（ｃ）は本発明の一実施例の平
面図、断面図、裏面図、第２図（ａ＞及び（ｂ）は本実
施例におけるフェライト基板の表面及び裏面の斜視図、
第３図（ａ）、（ｂ）、（Ｃ）は本実施例における誘電
体プリント基板の平面図、断面図、裏面図、第４図（ａ
）及び（ｂ）は従来のドロップインアイソレーターの一
例の斜視図及び分解斜視図、第５図（ａ）及び（ｂ）は
この従来例を誘電体プリント基板に搭載した状態の斜視
図及び分解斜視図である。
１．１１・・・フェライト基板、２．１２・・・ストリ
ップパターン、３．１３・・・磁石、４，１４・・・誘
電体プリント基板表面、５，１５・・・チップダミー、
６．１６・・・入出力端、７，１７・・・ストリップラ
イン、８．１８・・・ストリップライン接続端、９・・
・誘電体プリント基板裏側のアース面、１０・・・スル
ーホール、１９・・・非磁性体板、２０・・・キャリア
、２１・・・四角穴、２２・・・ビス、２３・・・リボ
ン。FIGS. 1(a), (b), and (c) are a plan view, a cross-sectional view, and a back view of one embodiment of the present invention, and FIGS. 2(a) and (b) are the surface of a ferrite substrate in this embodiment. and a perspective view of the back side,
FIGS. 3(a), (b), and (C) are a plan view, a sectional view, a back view, and FIG. 4(a) of the dielectric printed circuit board in this example.
) and (b) are perspective views and exploded perspective views of an example of a conventional drop-in isolator, and Figures 5 (a) and (b) are perspective views and exploded perspective views of this conventional example mounted on a dielectric printed circuit board. It is a diagram. 1.11... Ferrite board, 2.12... Strip pattern, 3.13... Magnet, 4, 14... Dielectric printed circuit board surface, 5, 15... Chip dummy,
6.16... Input/output end, 7, 17... Strip line, 8.18... Strip line connection end, 9...
・Ground surface on back side of dielectric printed circuit board, 10...Through hole, 19...Nonmagnetic plate, 20...Carrier, 21...Square hole, 22...Screw, 23...Ribbon .
Claims (1)
ス面と同時に印刷されたアイソレーターのストリップパ
ターンと、該ストリップパターンの各入出力端の部分に
明けられ前記誘電体プリント基板の表面に設けられたス
トリップラインの各接続端との電気的接続を得るための
スルーホールと、前記誘電体基板の表面上に接着された
磁石と、前記ストリップラインの任意の一部に接続し搭
載されたダミーと、片面のある一定面積を有する中心部
を除くすべてに導体を付けてなり且つ該中心部が前記ス
トリップパターンの部分にあい対するような位置関係で
前記誘電体プリント基板の裏面に取付けられるフェライ
ト基板とを備えることを特徴とするドロップインアイソ
レーター。An isolator strip pattern printed simultaneously on the ground surface of the back surface of the dielectric printed circuit board, and an isolator strip pattern printed at each input/output end of the strip pattern and provided on the surface of the dielectric printed circuit board. a through hole for obtaining electrical connection with each connection end of the strip line, a magnet adhered on the surface of the dielectric substrate, and a dummy mounted and connected to any part of the strip line; A ferrite substrate having a certain area on one side and having a conductor attached to the entire surface except for the center portion, and which is attached to the back surface of the dielectric printed circuit board in such a positional relationship that the center portion is in contact with the strip pattern portion. A drop-in isolator featuring:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236490A JPH0427202A (en) | 1990-05-22 | 1990-05-22 | Drop-in isolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236490A JPH0427202A (en) | 1990-05-22 | 1990-05-22 | Drop-in isolator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427202A true JPH0427202A (en) | 1992-01-30 |
Family
ID=15079643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13236490A Pending JPH0427202A (en) | 1990-05-22 | 1990-05-22 | Drop-in isolator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427202A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358738A (en) * | 1999-12-16 | 2001-08-01 | Murata Manufacturing Co | Nonreciprocal circuit device with conductive adhesive connections |
| WO2003026061A1 (en) * | 2001-09-14 | 2003-03-27 | Quasar Microwave Technology Limited | Electromagnetic control devices |
-
1990
- 1990-05-22 JP JP13236490A patent/JPH0427202A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358738A (en) * | 1999-12-16 | 2001-08-01 | Murata Manufacturing Co | Nonreciprocal circuit device with conductive adhesive connections |
| GB2358738B (en) * | 1999-12-16 | 2002-05-29 | Murata Manufacturing Co | Nonreciprocal circuit device and communication apparatus incorporating the same |
| WO2003026061A1 (en) * | 2001-09-14 | 2003-03-27 | Quasar Microwave Technology Limited | Electromagnetic control devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222425B1 (en) | Nonreciprocal circuit device with a dielectric film between the magnet and substrate | |
| US7937824B2 (en) | Method for manufacturing nonreciprocal circuit device and method for manufacturing composite electronic component | |
| EP0903801A3 (en) | Nonreciprocal circuit device | |
| JPS61203695A (en) | Part mounting system for single-side wiring board | |
| US3958155A (en) | Packaged magnetic domain device having integral bias and switching magnetic field means | |
| AU1996201A (en) | An electrical contact device for interconnecting electrical components | |
| JP3260710B2 (en) | Surface mount structure of microwave circulator / isolator | |
| JPH1131891A (en) | Method and structure for holding printed circuit board | |
| EP1093181A3 (en) | Nonreciprocal circuit device and communication device using same | |
| JPH11239009A (en) | Band widening structure of irreversible circuit element | |
| JP4046246B2 (en) | Circuit with coil magnetic path on circuit board | |
| JP3399099B2 (en) | Non-reciprocal circuit device | |
| JPH09289403A (en) | Circulator | |
| JP2556164B2 (en) | Non-reciprocal circuit element | |
| JP2023067825A (en) | Non-reciprocal circuit element and communication device having the same | |
| JPS62136903A (en) | Resistive termination structure for mic isolator | |
| JPH08148909A (en) | Concentrated constant type irreversible circuit device | |
| JP2005184676A (en) | Irreversible circuit element | |
| JP2006174161A (en) | Nonreciprocal circuit element | |
| JPH0539670Y2 (en) | ||
| JPS632406A (en) | Microwave module | |
| JPS6214491A (en) | Electronic circuit board | |
| JP3334284B2 (en) | Non-reciprocal circuit device | |
| JPH0590859U (en) | Filter connector | |
| JP2004146886A (en) | Nonreciprocal circuit element |