JPH0427202A - ドロップインアイソレーター - Google Patents
ドロップインアイソレーターInfo
- Publication number
- JPH0427202A JPH0427202A JP13236490A JP13236490A JPH0427202A JP H0427202 A JPH0427202 A JP H0427202A JP 13236490 A JP13236490 A JP 13236490A JP 13236490 A JP13236490 A JP 13236490A JP H0427202 A JPH0427202 A JP H0427202A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- isolator
- circuit board
- dielectric
- dielectric printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910000859 α-Fe Inorganic materials 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 239000000853 adhesive Substances 0.000 abstract description 4
- 238000004080 punching Methods 0.000 abstract 2
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波回路で用いられるアイソレーターに
関し、特にストリップラインを用いた小型なドロップイ
ンアイソレーターに関する。
関し、特にストリップラインを用いた小型なドロップイ
ンアイソレーターに関する。
従来、この種のドロップインアイソレーターは、第４図
に示すように、フェライト基板１１の上にストリップパ
ターン１２が印刷されており、その上に磁石１３と非磁
性体板１つが接着され、このドロップインアイソレータ
ーを誘電体プリント基板に搭載して使用する為に導体で
あるキャリア２０を取り付け、第５図の様に誘電体プリ
ント基板に四角穴２１を明け、ドロップインアイソレー
ターと誘電体プリント基板をビス２２で固定し、ドロッ
プインアイソレーターの入力出端１６と誘電体プリント
基板のストリップライン接続端１８の間にリボン２３を
用い、はんだ付けして接続して構成されている。
に示すように、フェライト基板１１の上にストリップパ
ターン１２が印刷されており、その上に磁石１３と非磁
性体板１つが接着され、このドロップインアイソレータ
ーを誘電体プリント基板に搭載して使用する為に導体で
あるキャリア２０を取り付け、第５図の様に誘電体プリ
ント基板に四角穴２１を明け、ドロップインアイソレー
ターと誘電体プリント基板をビス２２で固定し、ドロッ
プインアイソレーターの入力出端１６と誘電体プリント
基板のストリップライン接続端１８の間にリボン２３を
用い、はんだ付けして接続して構成されている。
上述した従来のドロップインアイソレーターは、ストリ
ップパターンをフェライト基板上に印刷する為、誘電体
プリント基板に穴を明けて搭載しなければならないとい
う欠点と、キャリアを用いなければならないという欠点
がある。また誘電体プリント基板のストリップライン接
続端とドロップインクイソレータ−の入出力端とをリボ
ンではんな付けして接続しなければならないという欠点
がある。
ップパターンをフェライト基板上に印刷する為、誘電体
プリント基板に穴を明けて搭載しなければならないとい
う欠点と、キャリアを用いなければならないという欠点
がある。また誘電体プリント基板のストリップライン接
続端とドロップインクイソレータ−の入出力端とをリボ
ンではんな付けして接続しなければならないという欠点
がある。
また、従来のドロップインアイソレーターは、フェライ
ト基板上にダミーを搭載していた為、大きなダミーを付
けることができず０．５ Ｗはどの低電力にしか使用で
きなく、数十Ｗの高電力でも小型なドロップインアイソ
レーターの使用が望まれている今日、対応できないとい
う欠点がある。また、今日、電子機器としての小型化の
為、誘電体プリント基板上には数多くの電子部品が搭載
されており、ドロップインアイソレーターの占領する面
積が大きいという欠点がある。
ト基板上にダミーを搭載していた為、大きなダミーを付
けることができず０．５ Ｗはどの低電力にしか使用で
きなく、数十Ｗの高電力でも小型なドロップインアイソ
レーターの使用が望まれている今日、対応できないとい
う欠点がある。また、今日、電子機器としての小型化の
為、誘電体プリント基板上には数多くの電子部品が搭載
されており、ドロップインアイソレーターの占領する面
積が大きいという欠点がある。
〔課題を解決するための手段〕
本発明のドロップインアイソレーターは、誘電体プリン
ト基板の裏面のアース面の部分に該アース面と同時に印
刷されたアイソレーターのストリップパターンと、該ス
トリップパターンの各入出力端の部分に明けられ前記誘
電体プリント基板の表面に設けられたストリップライン
の各接続端との電気的接続を得るためのスルーホールと
、前記誘電体基板の表面上に接着された磁石と、前記ス
トリップラインの任意の一部に接続し搭載されたダミー
と、片面のある一定面積を有する中心部を除くすべてに
導体を付けてなり且つ該中心部が前記ストリップパター
ンの部分にあい対するような位置関係で前記誘電体プリ
ント基板の裏面に取付けられるフェライト基板とを備え
ている。
ト基板の裏面のアース面の部分に該アース面と同時に印
刷されたアイソレーターのストリップパターンと、該ス
トリップパターンの各入出力端の部分に明けられ前記誘
電体プリント基板の表面に設けられたストリップライン
の各接続端との電気的接続を得るためのスルーホールと
、前記誘電体基板の表面上に接着された磁石と、前記ス
トリップラインの任意の一部に接続し搭載されたダミー
と、片面のある一定面積を有する中心部を除くすべてに
導体を付けてなり且つ該中心部が前記ストリップパター
ンの部分にあい対するような位置関係で前記誘電体プリ
ント基板の裏面に取付けられるフェライト基板とを備え
ている。
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）、（ｃ）は本発明の一実施例の平
面図、断面図、裏面図、第２図（ａ）及び（ｂ＞は本実
施例におけるフェライト基板の表面及び裏面の斜視図、
第３図（ａ）、（ｂ）、（Ｃ）は本実施例における誘電
体プリント基板の平面図、断面図、裏面図である。
面図、断面図、裏面図、第２図（ａ）及び（ｂ＞は本実
施例におけるフェライト基板の表面及び裏面の斜視図、
第３図（ａ）、（ｂ）、（Ｃ）は本実施例における誘電
体プリント基板の平面図、断面図、裏面図である。
本実施例は誘電体プリント基板の裏側のアース面９の部
分にこのアース面９と同時に印刷されたアイソＬ・−タ
ーのストリップパターン２と、このストリップパターン
２の各々の入出力端６の部分に明けられ誘電体プリント
基板の表面４に設けられたストリップライン７の接続端
８との電気的接続を得るためのスルーホール１０と、誘
電体プリント基板の表面４上に接着された磁石３と、ス
トリップライン７の任意の一部に接続し搭載されたチッ
プダミー５と、片面のある一定面積を有する中心部１ａ
を除くすべてに導体を付けてなり且つ中心部１ａがスト
リップパターン２の部分にあい対するような位置関係で
誘電体プリント基板の裏面に取付けられるフェライト基
板１とを有してなる。
分にこのアース面９と同時に印刷されたアイソＬ・−タ
ーのストリップパターン２と、このストリップパターン
２の各々の入出力端６の部分に明けられ誘電体プリント
基板の表面４に設けられたストリップライン７の接続端
８との電気的接続を得るためのスルーホール１０と、誘
電体プリント基板の表面４上に接着された磁石３と、ス
トリップライン７の任意の一部に接続し搭載されたチッ
プダミー５と、片面のある一定面積を有する中心部１ａ
を除くすべてに導体を付けてなり且つ中心部１ａがスト
リップパターン２の部分にあい対するような位置関係で
誘電体プリント基板の裏面に取付けられるフェライト基
板１とを有してなる。
即ち第１図ないし第３図に示すように、ドロップインア
イソレータのストリップパターン２を誘電体プリント基
板の裏側のアース面９の部分にこのアース面９と同時に
印刷し、このストリップパターン２の各入出力端６にス
ルーホール１０を明けて誘電体プリント基板の表面４の
ストリップライン７の各接続端８と電気的に接続するよ
うにし、磁石３を誘電体プリント基板の表面４に接着剤
で接着する。また第２図のように、片面のある面積を有
する中心部１ａ以外のすべてに導体を付けたフェライト
基板１の導体部を誘電体プリント基板の裏面のアース面
９の導体部にはんだ又は導電性接着剤で装着する。この
ときドロップインアイソレーターのストリップパターン
２の所にフェライト基板１の導体でない中心部１ａがあ
い対するようにする。更に、アイソレーターの働きをさ
せる為に、誘電体プリント基板の表面４にチップダミー
５を取り付ける。
イソレータのストリップパターン２を誘電体プリント基
板の裏側のアース面９の部分にこのアース面９と同時に
印刷し、このストリップパターン２の各入出力端６にス
ルーホール１０を明けて誘電体プリント基板の表面４の
ストリップライン７の各接続端８と電気的に接続するよ
うにし、磁石３を誘電体プリント基板の表面４に接着剤
で接着する。また第２図のように、片面のある面積を有
する中心部１ａ以外のすべてに導体を付けたフェライト
基板１の導体部を誘電体プリント基板の裏面のアース面
９の導体部にはんだ又は導電性接着剤で装着する。この
ときドロップインアイソレーターのストリップパターン
２の所にフェライト基板１の導体でない中心部１ａがあ
い対するようにする。更に、アイソレーターの働きをさ
せる為に、誘電体プリント基板の表面４にチップダミー
５を取り付ける。
〔発明の効果〕
以上説明したように本発明は、ドロップインアイソレー
ターのストリップパターンを誘電体ブリント基板の裏側
のアース面に印刷して構成することにより、ドロップイ
ンアイソレータを誘電体プリント基板に搭載する時、誘
電体プリント基板に穴を明ける必要がなく、さらにキャ
リアを不要とできる効果がある。また、ドロップインア
イソレーターの入出力端とストリップライン接続端とが
、スルーホールにより接続されている為、リボンを使用
する必要がないという効果がある。またチップダミーを
誘電体プリント基板表面の任意の場所にストリップライ
ンを用いて搭載できる為、高電力用の大きなダミーまで
使用できるという効果がある。
ターのストリップパターンを誘電体ブリント基板の裏側
のアース面に印刷して構成することにより、ドロップイ
ンアイソレータを誘電体プリント基板に搭載する時、誘
電体プリント基板に穴を明ける必要がなく、さらにキャ
リアを不要とできる効果がある。また、ドロップインア
イソレーターの入出力端とストリップライン接続端とが
、スルーホールにより接続されている為、リボンを使用
する必要がないという効果がある。またチップダミーを
誘電体プリント基板表面の任意の場所にストリップライ
ンを用いて搭載できる為、高電力用の大きなダミーまで
使用できるという効果がある。
今日、電子機器としての小型化及び高密度実装にともな
い、各種電子部品が誘電体プリント基板の表面に数多く
搭載されており、本発明のドロップインアイソレーター
のフェライト基板が誘電体プリント基板の裏側にある為
、フェライト基板の占領する面積が表面ではなくなり、
これにより表面にストリップラインや電子部品が搭載で
きる面積が増加すると共に、誘電体プリント基板裏側の
有効利用にもなるという効果がある。また、従来のドロ
ップインアイソレーターにおいて、非磁性体板を磁石と
誘電体フェライト基板の間に入れるのは、磁力調整の為
と磁石がフェライト基板にあまり近づくと伝搬損失が増
加する原因となる為であるが、本発明のドロップインア
イソレータでは、誘電体プリント基板の厚みが非磁性体
板の代りをする一為、非磁性体板か不要になるという効
果がある。
い、各種電子部品が誘電体プリント基板の表面に数多く
搭載されており、本発明のドロップインアイソレーター
のフェライト基板が誘電体プリント基板の裏側にある為
、フェライト基板の占領する面積が表面ではなくなり、
これにより表面にストリップラインや電子部品が搭載で
きる面積が増加すると共に、誘電体プリント基板裏側の
有効利用にもなるという効果がある。また、従来のドロ
ップインアイソレーターにおいて、非磁性体板を磁石と
誘電体フェライト基板の間に入れるのは、磁力調整の為
と磁石がフェライト基板にあまり近づくと伝搬損失が増
加する原因となる為であるが、本発明のドロップインア
イソレータでは、誘電体プリント基板の厚みが非磁性体
板の代りをする一為、非磁性体板か不要になるという効
果がある。
また、本発明では１つの端子にダミーを用いたドロップ
インアイソレーターについて説明したが、本発明の構造
は、ダミーが無く、ストリップラインで他の電子部品と
接続されるドロップインサキュレータとしても同様に有
効であることは言うまでもない。
インアイソレーターについて説明したが、本発明の構造
は、ダミーが無く、ストリップラインで他の電子部品と
接続されるドロップインサキュレータとしても同様に有
効であることは言うまでもない。
第１図（ａ）、（ｂ）、（ｃ）は本発明の一実施例の平
面図、断面図、裏面図、第２図（ａ＞及び（ｂ）は本実
施例におけるフェライト基板の表面及び裏面の斜視図、
第３図（ａ）、（ｂ）、（Ｃ）は本実施例における誘電
体プリント基板の平面図、断面図、裏面図、第４図（ａ
）及び（ｂ）は従来のドロップインアイソレーターの一
例の斜視図及び分解斜視図、第５図（ａ）及び（ｂ）は
この従来例を誘電体プリント基板に搭載した状態の斜視
図及び分解斜視図である。 １．１１・・・フェライト基板、２．１２・・・ストリ
ップパターン、３．１３・・・磁石、４，１４・・・誘
電体プリント基板表面、５，１５・・・チップダミー、
６．１６・・・入出力端、７，１７・・・ストリップラ
イン、８．１８・・・ストリップライン接続端、９・・
・誘電体プリント基板裏側のアース面、１０・・・スル
ーホール、１９・・・非磁性体板、２０・・・キャリア
、２１・・・四角穴、２２・・・ビス、２３・・・リボ
ン。
面図、断面図、裏面図、第２図（ａ＞及び（ｂ）は本実
施例におけるフェライト基板の表面及び裏面の斜視図、
第３図（ａ）、（ｂ）、（Ｃ）は本実施例における誘電
体プリント基板の平面図、断面図、裏面図、第４図（ａ
）及び（ｂ）は従来のドロップインアイソレーターの一
例の斜視図及び分解斜視図、第５図（ａ）及び（ｂ）は
この従来例を誘電体プリント基板に搭載した状態の斜視
図及び分解斜視図である。 １．１１・・・フェライト基板、２．１２・・・ストリ
ップパターン、３．１３・・・磁石、４，１４・・・誘
電体プリント基板表面、５，１５・・・チップダミー、
６．１６・・・入出力端、７，１７・・・ストリップラ
イン、８．１８・・・ストリップライン接続端、９・・
・誘電体プリント基板裏側のアース面、１０・・・スル
ーホール、１９・・・非磁性体板、２０・・・キャリア
、２１・・・四角穴、２２・・・ビス、２３・・・リボ
ン。
Claims (1)
- 誘電体プリント基板の裏面のアース面の部分に該アー
ス面と同時に印刷されたアイソレーターのストリップパ
ターンと、該ストリップパターンの各入出力端の部分に
明けられ前記誘電体プリント基板の表面に設けられたス
トリップラインの各接続端との電気的接続を得るための
スルーホールと、前記誘電体基板の表面上に接着された
磁石と、前記ストリップラインの任意の一部に接続し搭
載されたダミーと、片面のある一定面積を有する中心部
を除くすべてに導体を付けてなり且つ該中心部が前記ス
トリップパターンの部分にあい対するような位置関係で
前記誘電体プリント基板の裏面に取付けられるフェライ
ト基板とを備えることを特徴とするドロップインアイソ
レーター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236490A JPH0427202A (ja) | 1990-05-22 | 1990-05-22 | ドロップインアイソレーター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236490A JPH0427202A (ja) | 1990-05-22 | 1990-05-22 | ドロップインアイソレーター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0427202A true JPH0427202A (ja) | 1992-01-30 |
Family
ID=15079643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13236490A Pending JPH0427202A (ja) | 1990-05-22 | 1990-05-22 | ドロップインアイソレーター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0427202A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358738A (en) * | 1999-12-16 | 2001-08-01 | Murata Manufacturing Co | Nonreciprocal circuit device with conductive adhesive connections |
| WO2003026061A1 (en) * | 2001-09-14 | 2003-03-27 | Quasar Microwave Technology Limited | Electromagnetic control devices |
-
1990
- 1990-05-22 JP JP13236490A patent/JPH0427202A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358738A (en) * | 1999-12-16 | 2001-08-01 | Murata Manufacturing Co | Nonreciprocal circuit device with conductive adhesive connections |
| GB2358738B (en) * | 1999-12-16 | 2002-05-29 | Murata Manufacturing Co | Nonreciprocal circuit device and communication apparatus incorporating the same |
| WO2003026061A1 (en) * | 2001-09-14 | 2003-03-27 | Quasar Microwave Technology Limited | Electromagnetic control devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222425B1 (en) | Nonreciprocal circuit device with a dielectric film between the magnet and substrate | |
| US7937824B2 (en) | Method for manufacturing nonreciprocal circuit device and method for manufacturing composite electronic component | |
| JPS61203695A (ja) | 片面配線基板の部品実装方式 | |
| US3958155A (en) | Packaged magnetic domain device having integral bias and switching magnetic field means | |
| AU1996201A (en) | An electrical contact device for interconnecting electrical components | |
| JPH0427202A (ja) | ドロップインアイソレーター | |
| JP3260710B2 (ja) | マイクロ波サーキュレータ／アイソレータの表面実装構造 | |
| JPH1131891A (ja) | プリント基板の保持方法および保持構造 | |
| EP1093181A3 (en) | Nonreciprocal circuit device and communication device using same | |
| JPH11239009A (ja) | 非可逆回路素子の広帯域化構造 | |
| JP4046246B2 (ja) | 回路基板にコイルの磁路を設けた回路 | |
| JP3399099B2 (ja) | 非可逆回路素子 | |
| JPH09289403A (ja) | サーキュレータ | |
| JP2556164B2 (ja) | 非可逆回路素子 | |
| JP2023067825A (ja) | 非可逆回路素子及びこれを備える通信装置 | |
| JPS62136903A (ja) | Ｍｉｃアイソレ−タの無反射終端構造 | |
| JPH08148909A (ja) | 集中定数型非可逆回路装置 | |
| JP2005184676A (ja) | 非可逆回路素子 | |
| JP2006174161A (ja) | 非可逆回路素子 | |
| JPH0539670Y2 (ja) | ||
| JPS632406A (ja) | マイクロ波モジユ−ル | |
| JPS6214491A (ja) | 電子回路基板 | |
| JP3334284B2 (ja) | 非可逆回路素子 | |
| JPH0590859U (ja) | フィルタコネクタ | |
| JP2004146886A (ja) | 非可逆回路素子 |