JPH04273130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04273130A JPH04273130A JP3053603A JP5360391A JPH04273130A JP H04273130 A JPH04273130 A JP H04273130A JP 3053603 A JP3053603 A JP 3053603A JP 5360391 A JP5360391 A JP 5360391A JP H04273130 A JPH04273130 A JP H04273130A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- base region
- emitter
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にエピタキシャル層が薄く接合の深さの浅い高
周波系のバイポーラトランジスタの製造方法に関する。
関し、特にエピタキシャル層が薄く接合の深さの浅い高
周波系のバイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】従来、この種のバイポーラトランジスタ
の製造方法は、ＮＰＮトランジスタを例に取ると、図２
の（ａ）に示すようにｎ＋ 型半導体基板１１にｎ型エ
ピタキシャル層１２を形成した上で、このエピタキシャ
ル層１２の表面に酸化膜１３を形成し、この酸化膜１３
の窓を通してボロン拡散又はボロンのイオン注入を行い
、均一な深さのｐ型ベース領域１５を形成する。その後
、酸化膜１３を再度形成して小さな窓を開口し、この窓
を通してリンを拡散しｎ型エミッタ領域１６を形成して
いる。
の製造方法は、ＮＰＮトランジスタを例に取ると、図２
の（ａ）に示すようにｎ＋ 型半導体基板１１にｎ型エ
ピタキシャル層１２を形成した上で、このエピタキシャ
ル層１２の表面に酸化膜１３を形成し、この酸化膜１３
の窓を通してボロン拡散又はボロンのイオン注入を行い
、均一な深さのｐ型ベース領域１５を形成する。その後
、酸化膜１３を再度形成して小さな窓を開口し、この窓
を通してリンを拡散しｎ型エミッタ領域１６を形成して
いる。
【０００３】
【発明が解決しようとする課題】この従来のバイポーラ
トランジスタの製造方法では、図２の（ｂ）に示すよう
に、エミッタ領域１６を形成する際のエミッタディップ
効果により、ベース領域１５のエミッタ領域１６の直下
の領域が他の領域より深くなる。すなわち、図中でｘｃ
′＞ｘｄ ′となっている。これは、シリコン中の２
番目に高い不純物濃度を有するベース領域１５の拡散が
、表面濃度の高いエミッタ領域１６の形成により部分的
に強く促進されるためである。
トランジスタの製造方法では、図２の（ｂ）に示すよう
に、エミッタ領域１６を形成する際のエミッタディップ
効果により、ベース領域１５のエミッタ領域１６の直下
の領域が他の領域より深くなる。すなわち、図中でｘｃ
′＞ｘｄ ′となっている。これは、シリコン中の２
番目に高い不純物濃度を有するベース領域１５の拡散が
、表面濃度の高いエミッタ領域１６の形成により部分的
に強く促進されるためである。
【０００４】このため、この部分においてはエピタキシ
ャル層１２の厚さが５〜１０μｍ前後と薄くなり、逆バ
イアス空乏領域が高濃度の半導体基板１１まで達し易く
なる。したがって、エピタキシャル層が薄く形成される
高周波系のバイポーラトランジスタでは、このエミッタ
領域直下のベース−コレクタ接合の空乏層が他の箇所よ
り先に高濃度の基板まで達して所謂リーチスルーが発生
し易くなり、これによって耐圧が制限されることになり
、バイポーラトランジスタの耐圧を向上させるのが難し
いという問題がある。本発明の目的は耐圧の向上を図っ
た半導体装置の製造方法を提供することにある。
ャル層１２の厚さが５〜１０μｍ前後と薄くなり、逆バ
イアス空乏領域が高濃度の半導体基板１１まで達し易く
なる。したがって、エピタキシャル層が薄く形成される
高周波系のバイポーラトランジスタでは、このエミッタ
領域直下のベース−コレクタ接合の空乏層が他の箇所よ
り先に高濃度の基板まで達して所謂リーチスルーが発生
し易くなり、これによって耐圧が制限されることになり
、バイポーラトランジスタの耐圧を向上させるのが難し
いという問題がある。本発明の目的は耐圧の向上を図っ
た半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、一導電型の半導体層に逆導電型の不純物をイ
オン注入して逆導電型の不純物領域を形成し、この不純
物領域に一導電型の不純物を導入して一導電型の不純物
領域を形成した素子の製造に際し、逆導電型不純物領域
の形成の際に、一導電型の不純物領域を形成する箇所に
薄膜を形成し、この薄膜を介して逆導電型の不純物をイ
オン注入する。例えば、一導電型のエピタキシャル層に
逆導電型の不純物をイオン注入してベース領域を形成し
、このベース領域に一導電型の不純物を拡散してエミッ
タ領域を形成したバイポーラトランジスタの製造に際し
、ベース領域の形成の際にエミッタ領域を形成する箇所
に多結晶シリコン膜、窒化膜、酸化膜等の薄膜を形成し
、この薄膜を介してベース領域のイオン注入を行ってい
る。
造方法は、一導電型の半導体層に逆導電型の不純物をイ
オン注入して逆導電型の不純物領域を形成し、この不純
物領域に一導電型の不純物を導入して一導電型の不純物
領域を形成した素子の製造に際し、逆導電型不純物領域
の形成の際に、一導電型の不純物領域を形成する箇所に
薄膜を形成し、この薄膜を介して逆導電型の不純物をイ
オン注入する。例えば、一導電型のエピタキシャル層に
逆導電型の不純物をイオン注入してベース領域を形成し
、このベース領域に一導電型の不純物を拡散してエミッ
タ領域を形成したバイポーラトランジスタの製造に際し
、ベース領域の形成の際にエミッタ領域を形成する箇所
に多結晶シリコン膜、窒化膜、酸化膜等の薄膜を形成し
、この薄膜を介してベース領域のイオン注入を行ってい
る。
【０００６】
【作用】本発明方法によれば、逆導電型の不純物領域は
薄膜を形成した部分の深さが他の部分よりも浅くなり、
一導電型の不純物領域を形成する際にディップ効果が生
じても、その部分の深さが他の部分に比較して極端に深
くなることが防止される。
薄膜を形成した部分の深さが他の部分よりも浅くなり、
一導電型の不純物領域を形成する際にディップ効果が生
じても、その部分の深さが他の部分に比較して極端に深
くなることが防止される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の半導体装置の製造方法の一実施例を
示す断面図である。先ず、図１（ａ）のように、ｎ＋
型半導体基板１の上に５〜１０μｍのｎ型エピタキシャ
ル層２を形成し、更にその表面には熱酸化で５０００〜
８０００Åの酸化膜３を形成する。その後、フォトリソ
グラフィ技術により酸化膜３を選択エッチングし、ベー
ス領域に相当する窓を開口する。
る。図１は本発明の半導体装置の製造方法の一実施例を
示す断面図である。先ず、図１（ａ）のように、ｎ＋
型半導体基板１の上に５〜１０μｍのｎ型エピタキシャ
ル層２を形成し、更にその表面には熱酸化で５０００〜
８０００Åの酸化膜３を形成する。その後、フォトリソ
グラフィ技術により酸化膜３を選択エッチングし、ベー
ス領域に相当する窓を開口する。
【０００８】次いで、図１（ｂ）のように、ＣＶＤ法に
より多結晶シリコン膜を ５００〜１５００Åの膜厚に
成長させ、フォトリソグラフィ技術によりエミッタ領域
に相当する部分のみに多結晶シリコン膜４を残すように
選択エッチングする。その上で、前記酸化膜３及び多結
晶シリコン膜４の上からボロンのイオン注入を行い、熱
処理を加えてｐ＋ 型ベース領域５を形成する。このと
き、エミッタ領域を形成する部分のベース領域の深さｘ
ａ は、多結晶シリコン膜４を通してボロンをイオン注
入しているため、他の部分の深さｘｂ よりも浅く形成
される。（ｘｂ ＞ｘａ ）
より多結晶シリコン膜を ５００〜１５００Åの膜厚に
成長させ、フォトリソグラフィ技術によりエミッタ領域
に相当する部分のみに多結晶シリコン膜４を残すように
選択エッチングする。その上で、前記酸化膜３及び多結
晶シリコン膜４の上からボロンのイオン注入を行い、熱
処理を加えてｐ＋ 型ベース領域５を形成する。このと
き、エミッタ領域を形成する部分のベース領域の深さｘ
ａ は、多結晶シリコン膜４を通してボロンをイオン注
入しているため、他の部分の深さｘｂ よりも浅く形成
される。（ｘｂ ＞ｘａ ）
【０００９】次いで、図１（ｃ）のように、熱酸化を行
って全面に再度酸化膜３を成長させ、今度はエミッタ領
域を形成する部分をフォトリソグラフィ技術により選択
エッチングして窓を開口し、この窓を通してリン拡散に
より前記ベース領域５内にｎ＋ 型エミッタ領域６を形
成し、ＮＰＮバイポーラトランジスタが完成される。
って全面に再度酸化膜３を成長させ、今度はエミッタ領
域を形成する部分をフォトリソグラフィ技術により選択
エッチングして窓を開口し、この窓を通してリン拡散に
より前記ベース領域５内にｎ＋ 型エミッタ領域６を形
成し、ＮＰＮバイポーラトランジスタが完成される。
【００１０】このようにして形成されるバイポーラトラ
ンジスタは、エミッタ領域６の形成の際に、エミッタデ
ィップ効果によりエミッタ領域６の直下のベース領域部
分は拡散が促され他の部分よりも深く押し込まれるが、
エミッタ領域形成の前のベース領域の深さｘａ が他の
部分の深さｘｂ よりも浅いため、エミッタ領域直下の
ベース領域の深さｘｃ が他の部分の深さｘｄ よりも
極端に深くなることは防止できる。
ンジスタは、エミッタ領域６の形成の際に、エミッタデ
ィップ効果によりエミッタ領域６の直下のベース領域部
分は拡散が促され他の部分よりも深く押し込まれるが、
エミッタ領域形成の前のベース領域の深さｘａ が他の
部分の深さｘｂ よりも浅いため、エミッタ領域直下の
ベース領域の深さｘｃ が他の部分の深さｘｄ よりも
極端に深くなることは防止できる。
【００１１】ここで、図１（ｂ）の工程でエミッタ領域
上に形成した多結晶シリコン膜４に代えて、シリコン窒
化膜を利用してもよい。或いは、シリコン酸化膜を利用
してもよく、要はベース領域の不純物深さをその部分だ
け浅くするための薄い膜を形成すればよい。又、膜の厚
さも適宜調整することができる。尚、第１〜第３の実施
例はＮＰＮトランジスタの場合であるがＰＮＰトランジ
スタでも同様である。
上に形成した多結晶シリコン膜４に代えて、シリコン窒
化膜を利用してもよい。或いは、シリコン酸化膜を利用
してもよく、要はベース領域の不純物深さをその部分だ
け浅くするための薄い膜を形成すればよい。又、膜の厚
さも適宜調整することができる。尚、第１〜第３の実施
例はＮＰＮトランジスタの場合であるがＰＮＰトランジ
スタでも同様である。
【００１２】
【発明の効果】以上説明したように本発明は、ベース領
域形成の際にエミッタ領域形成部に薄膜を形成した上で
イオン注入でベース領域を形成しているので、エミッタ
領域形成部のベース領域を他のベース領域よりも浅く形
成でき、その上でエミッタ領域を形成しているので、エ
ミッタディップ効果によりエミッタ領域直下のベース領
域が他のベース領域よりも深く押し込まれても、最終的
にはエミッタ領域直下のベース領域が他の領域よりも極
端に深くなることがない。これによりエピタキシャル層
の薄い高周波系のバイポーラトランジスタにおいても高
濃度基板とベース−コレクタ接合の距離を確保すること
ができ、リーチスルーを発生し難くして耐圧を向上させ
ることができるという効果を有する。
域形成の際にエミッタ領域形成部に薄膜を形成した上で
イオン注入でベース領域を形成しているので、エミッタ
領域形成部のベース領域を他のベース領域よりも浅く形
成でき、その上でエミッタ領域を形成しているので、エ
ミッタディップ効果によりエミッタ領域直下のベース領
域が他のベース領域よりも深く押し込まれても、最終的
にはエミッタ領域直下のベース領域が他の領域よりも極
端に深くなることがない。これによりエピタキシャル層
の薄い高周波系のバイポーラトランジスタにおいても高
濃度基板とベース−コレクタ接合の距離を確保すること
ができ、リーチスルーを発生し難くして耐圧を向上させ
ることができるという効果を有する。
【図１】（ａ）乃至（ｃ）は本発明の一実施例を製造工
程順に示す断面図である。
程順に示す断面図である。
【図２】（ａ）及び（ｂ）は従来の製造方法を工程順に
示す断面図である。
示す断面図である。
１ ｎ＋ 型半導体基板
２ ｎ型エピタキシャル層
３ 酸化膜
４ 多結晶シリコン膜（薄膜）
５ ｐ型ベース領域
６ ｎ＋ 型エミッタ領域
Claims (2)
- 【請求項１】 一導電型の半導体層に逆導電型の不純
物をイオン注入して逆導電型の不純物領域を形成し、こ
の不純物領域に一導電型の不純物を導入して一導電型の
不純物領域を形成した素子を有する半導体装置において
、前記逆導電型不純物領域の形成の際に、前記一導電型
の不純物領域を形成する箇所に薄膜を形成し、この薄膜
を介して逆導電型の不純物をイオン注入することを特徴
とする半導体装置の製造方法。 - 【請求項２】 一導電型のエピタキシャル層に逆導電
型の不純物をイオン注入してベース領域を形成し、この
ベース領域に一導電型の不純物を拡散してエミッタ領域
を形成したバイポーラトランジスタを有する半導体装置
において、ベース領域の形成の際にエミッタ領域を形成
する箇所に多結晶シリコン膜、窒化膜、酸化膜等の薄膜
を形成し、この薄膜を介して前記ベース領域のイオン注
入を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053603A JPH04273130A (ja) | 1991-02-27 | 1991-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3053603A JPH04273130A (ja) | 1991-02-27 | 1991-02-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273130A true JPH04273130A (ja) | 1992-09-29 |
Family
ID=12947460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3053603A Pending JPH04273130A (ja) | 1991-02-27 | 1991-02-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273130A (ja) |
-
1991
- 1991-02-27 JP JP3053603A patent/JPH04273130A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4357622A (en) | Complementary transistor structure | |
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US5382538A (en) | Method for forming MOS transistors having vertical current flow and resulting structure | |
| JP4077529B2 (ja) | トレンチ拡散ｍｏｓトランジスタの製造方法 | |
| JP2623635B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JP3353778B2 (ja) | 自己整合性バイポーラ・トランジスタの製造方法 | |
| US4535529A (en) | Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types | |
| US6984872B2 (en) | Method for fabricating an NPN transistor in a BICMOS technology | |
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| US6887765B2 (en) | Method for manufacturing a bipolar junction transistor | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JPH025428A (ja) | 半導体装置の製造方法 | |
| US5175117A (en) | Method for making buried isolation | |
| JPH11340245A (ja) | サブミクロンバイポ―ラトランジスタのベ―ス―エミッタ領域 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH06216140A (ja) | 狭ベース効果を除去するためのトランジスタプロセス | |
| KR940005731B1 (ko) | LGE(Laterally graded emitter) 바이폴라 소자의 제조방법 | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0451526A (ja) | 半導体装置およびその製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| US20020076892A1 (en) | Method for manufacturing a bipolar junction transistor |