JPH05308077A - バイポーラ型半導体装置およびその製造方法 - Google Patents
バイポーラ型半導体装置およびその製造方法Info
- Publication number
- JPH05308077A JPH05308077A JP3191545A JP19154591A JPH05308077A JP H05308077 A JPH05308077 A JP H05308077A JP 3191545 A JP3191545 A JP 3191545A JP 19154591 A JP19154591 A JP 19154591A JP H05308077 A JPH05308077 A JP H05308077A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- emitter
- concentration
- low
- concentration polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ホットキャリア効果を減少したバイポーラ型
半導体装置を得る。 【構成】 半導体基板上に形成したエピタキシャル層の
ベース領域の上部に設けた酸化物層に形成したエミッタ
窓に低濃度多結晶シリコンサイドウォールが設けられて
おり、エミッタ窓および低濃度多結晶シリコンサイドウ
ォールは高濃度多結晶シリコン層によって被覆されてお
り、ベース領域内には低濃度シリコンサイドウォールお
よび高濃度多結晶シリコン層から熱拡散した不純物によ
って形成したＬａｔｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅｍ
ｉｔｔｅｒ（ＬＧＥ）構造のエミッタの接合部分が横方
向にグレーディングされ、横方向の電場強度を減らした
バイポーラ型半導体装置。 【効果】 論理回路の遅延時間が減少し、駆動能力が増
加する。
半導体装置を得る。 【構成】 半導体基板上に形成したエピタキシャル層の
ベース領域の上部に設けた酸化物層に形成したエミッタ
窓に低濃度多結晶シリコンサイドウォールが設けられて
おり、エミッタ窓および低濃度多結晶シリコンサイドウ
ォールは高濃度多結晶シリコン層によって被覆されてお
り、ベース領域内には低濃度シリコンサイドウォールお
よび高濃度多結晶シリコン層から熱拡散した不純物によ
って形成したＬａｔｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅｍ
ｉｔｔｅｒ（ＬＧＥ）構造のエミッタの接合部分が横方
向にグレーディングされ、横方向の電場強度を減らした
バイポーラ型半導体装置。 【効果】 論理回路の遅延時間が減少し、駆動能力が増
加する。
Description
【０００１】
【産業上の利用分野】本発明はＬａｔｅｒａｌｌｙ Ｇ
ｒａｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧＥ）構造を有するバ
イポーラ型半導体装置の製造方法に関し、エミッタ接合
に逆方向バイアスされて現れるホットキャリア現象を改
善したバイポーラ型半導体装置およびその製造方法に関
する。
ｒａｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧＥ）構造を有するバ
イポーラ型半導体装置の製造方法に関し、エミッタ接合
に逆方向バイアスされて現れるホットキャリア現象を改
善したバイポーラ型半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】１μｍ以下のサブミクロン級バイポーラ
トランジスタ又はＢｉＣＭＯＳ素子に形成されるバイポ
ーラトランジスタは、ホットキャリア現象によりトラン
ジスタの増幅特性の劣化現象が甚だしい。
トランジスタ又はＢｉＣＭＯＳ素子に形成されるバイポ
ーラトランジスタは、ホットキャリア現象によりトラン
ジスタの増幅特性の劣化現象が甚だしい。
【０００３】ホットキャリア現象によるトランジスタの
劣化現象を改善するために、エミッタ接合の形状をグレ
ーディングさせて水平的電界の強度を減少させたＬａｔ
ｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧ
Ｅ）構造を有する半導体製造方法が三菱電機（株）の本
田等により１９９０年ＩＥＤＭに発表されている。
劣化現象を改善するために、エミッタ接合の形状をグレ
ーディングさせて水平的電界の強度を減少させたＬａｔ
ｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧ
Ｅ）構造を有する半導体製造方法が三菱電機（株）の本
田等により１９９０年ＩＥＤＭに発表されている。
【０００４】図２は従来のＬａｔｅｒａｌｌｙ Ｇｒａ
ｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧＥ）構造を有するバイポ
ーラ型半導体装置の製造方法を示す製造工程図である。
まず、図２（Ａ）に示すように、ｐ型半導体基板の上部
にｎ型エピタキシャル層１を成長させた後、熱酸化物層
３ａを成長させる。エピタキシャル層１の所定領域に通
常のバイポーラ製造工程によりイオン注入を施した後、
ｐ型領域２ａとｐ＋型領域２ｂからなるｐ型ベース領域
２を拡散させる。熱酸化物層３ａ上部に酸化物層３ｂを
気相成長（ＣＶＤ）させて酸化物層３を形成する。酸化
物層３の所定領域をエッチングしてエミッタ４を形成す
る。図２（Ｂ）のようにエミッタ４を通じてｎ- 型イオ
ンをイオン注入し、ベース領域上に拡散させてｎ- 型エ
ミッタ領域５ａを形成する。次いで、図２（Ｃ）に示す
ように、酸化物層を成膜した後にドライエッチングによ
ってエミッタ窓４内に酸化物サイドウォール６を形成す
る。図２（Ｄ）に示すように酸化物サイドウォール６が
形成されて狭くなったエミッタ窓４を通じてｎ+ 型のイ
オンをイオン注入して拡散の後にｎ+ 型エミッタ領域５
ｂを拡散することにより、ｎ+ 型エミッタ領域５ｂとｎ
- 型エミッタ領域５ｃからなるｎ型エミッタ領域５を形
成する。図２（Ｅ）に示すように、ｐ型ベース領域２上
の所定領域に酸化物層３をエッチングしてベース窓を形
成する。次に多結晶シリコン層を成膜させた後、フォト
リソグラフィー工程によってｎ+ 多結晶シリコン電極７
および８をエミッタ領域５とベース領域２にそれぞれ接
触させて導電接続を形成している。
ｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧＥ）構造を有するバイポ
ーラ型半導体装置の製造方法を示す製造工程図である。
まず、図２（Ａ）に示すように、ｐ型半導体基板の上部
にｎ型エピタキシャル層１を成長させた後、熱酸化物層
３ａを成長させる。エピタキシャル層１の所定領域に通
常のバイポーラ製造工程によりイオン注入を施した後、
ｐ型領域２ａとｐ＋型領域２ｂからなるｐ型ベース領域
２を拡散させる。熱酸化物層３ａ上部に酸化物層３ｂを
気相成長（ＣＶＤ）させて酸化物層３を形成する。酸化
物層３の所定領域をエッチングしてエミッタ４を形成す
る。図２（Ｂ）のようにエミッタ４を通じてｎ- 型イオ
ンをイオン注入し、ベース領域上に拡散させてｎ- 型エ
ミッタ領域５ａを形成する。次いで、図２（Ｃ）に示す
ように、酸化物層を成膜した後にドライエッチングによ
ってエミッタ窓４内に酸化物サイドウォール６を形成す
る。図２（Ｄ）に示すように酸化物サイドウォール６が
形成されて狭くなったエミッタ窓４を通じてｎ+ 型のイ
オンをイオン注入して拡散の後にｎ+ 型エミッタ領域５
ｂを拡散することにより、ｎ+ 型エミッタ領域５ｂとｎ
- 型エミッタ領域５ｃからなるｎ型エミッタ領域５を形
成する。図２（Ｅ）に示すように、ｐ型ベース領域２上
の所定領域に酸化物層３をエッチングしてベース窓を形
成する。次に多結晶シリコン層を成膜させた後、フォト
リソグラフィー工程によってｎ+ 多結晶シリコン電極７
および８をエミッタ領域５とベース領域２にそれぞれ接
触させて導電接続を形成している。
【０００５】
【発明が解決しようとする課題】以上のような方法によ
って製造されるＬａｔｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅ
ｍｉｔｔｅｒ（ＬＧＥ）構造を有するバイポーラ型半導
体装置は、ｎ- イオンをイオン注入してｎ- イオン注入
領域上部に酸化物サイドウォールを形成した後、ｎ+ イ
オンのイオン注入を施し、注入したイオンを熱拡散しイ
オン注入された領域を活性化させている。そして酸化物
サイドウォールの形成の際にはシリコンのオーバーエッ
チングが起こり、また熱拡散の際には、酸化物サイドウ
ォール下に深い接合が形成され電界の強度が高い部分が
生じる。
って製造されるＬａｔｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅ
ｍｉｔｔｅｒ（ＬＧＥ）構造を有するバイポーラ型半導
体装置は、ｎ- イオンをイオン注入してｎ- イオン注入
領域上部に酸化物サイドウォールを形成した後、ｎ+ イ
オンのイオン注入を施し、注入したイオンを熱拡散しイ
オン注入された領域を活性化させている。そして酸化物
サイドウォールの形成の際にはシリコンのオーバーエッ
チングが起こり、また熱拡散の際には、酸化物サイドウ
ォール下に深い接合が形成され電界の強度が高い部分が
生じる。
【０００６】その結果、ホットキャリアーによるトラッ
プの生成により電流利得低下等が起こり、サブミクロン
級多結晶シリコンエミッタを製造するために用いること
ができなかった。本発明は上記の従来技術の問題点を解
決することを目的としたものである。
プの生成により電流利得低下等が起こり、サブミクロン
級多結晶シリコンエミッタを製造するために用いること
ができなかった。本発明は上記の従来技術の問題点を解
決することを目的としたものである。
【０００７】
【課題を解決するための手段】本発明は、バイポーラ型
半導体装置において、エピタキシャル層のベース領域の
上部の酸化物層に設けたエミッタ窓には、低濃度多結晶
シリコンサイドウォールが設けられており、エミッタ窓
および低濃度多結晶シリコンサイドウォールは高濃度多
結晶シリコン層によって被覆されており、ベース領域内
には低濃度シリコンサイドウォールおよび高濃度多結晶
シリコン層から熱拡散した不純物によって形成したＬａ
ｔｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧ
Ｅ）構造のエミッタを有することを特徴とするバイポー
ラ型半導体装置であって、酸化物サイドウォールの代わ
りに多結晶シリコンサイドウォールおよび高濃度多結晶
シリコン層を形成させてこれらの不純物を熱拡散するこ
とによって、自己整合された浅い接合を有するバイポー
ラトランジスタを製造し、ホットキャリア効果による劣
化現象を防止するものである。
半導体装置において、エピタキシャル層のベース領域の
上部の酸化物層に設けたエミッタ窓には、低濃度多結晶
シリコンサイドウォールが設けられており、エミッタ窓
および低濃度多結晶シリコンサイドウォールは高濃度多
結晶シリコン層によって被覆されており、ベース領域内
には低濃度シリコンサイドウォールおよび高濃度多結晶
シリコン層から熱拡散した不純物によって形成したＬａ
ｔｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅｍｉｔｔｅｒ（ＬＧ
Ｅ）構造のエミッタを有することを特徴とするバイポー
ラ型半導体装置であって、酸化物サイドウォールの代わ
りに多結晶シリコンサイドウォールおよび高濃度多結晶
シリコン層を形成させてこれらの不純物を熱拡散するこ
とによって、自己整合された浅い接合を有するバイポー
ラトランジスタを製造し、ホットキャリア効果による劣
化現象を防止するものである。
【０００８】すなわち、所定領域に形成したエミッタ窓
に低濃度多結晶シリコン層を成膜させた後、エミッタ窓
に低濃度多結晶シリコンサイドウォールを形成し、次い
でエミッタ窓および低濃度多結晶シリコンサイドウォー
ルを高濃度多結晶シリコンで被覆し、高濃度多結晶シリ
コン電極を形成するとともに、熱処理によってエミッタ
領域を拡散したものである。
に低濃度多結晶シリコン層を成膜させた後、エミッタ窓
に低濃度多結晶シリコンサイドウォールを形成し、次い
でエミッタ窓および低濃度多結晶シリコンサイドウォー
ルを高濃度多結晶シリコンで被覆し、高濃度多結晶シリ
コン電極を形成するとともに、熱処理によってエミッタ
領域を拡散したものである。
【０００９】
【作用】本発明は、エピタキシャル層のベース領域上に
形成した酸化物層の所定領域に形成したエミッタ上に低
濃度多結晶シリコン層を成膜させた後、エッチングによ
ってエミッタ窓に低濃度多結晶シリコンサイドウォール
を形成し、次いでエミッタ窓および低濃度多結晶シリコ
ンサイドウォール上に高濃度多結晶シリコンを成膜し、
高濃度多結晶シリコン電極を形成するとともに、熱処理
によってエミッタ領域に多結晶シリコンの不純物を拡散
したものであり、シリコンサイドウォールの下部にはな
だらかな高電界領域が形成されるので、横方向への電界
強度（ｌａｔｅｒａｌ ｆｉｅｌｄ ｉｎｔｅｎｓｉｔ
ｙ）を減少させることができるので、エミッタ−ベース
間に逆バイアスが印加された場合であっても、電流増幅
率等の素子の性能は低下しない。
形成した酸化物層の所定領域に形成したエミッタ上に低
濃度多結晶シリコン層を成膜させた後、エッチングによ
ってエミッタ窓に低濃度多結晶シリコンサイドウォール
を形成し、次いでエミッタ窓および低濃度多結晶シリコ
ンサイドウォール上に高濃度多結晶シリコンを成膜し、
高濃度多結晶シリコン電極を形成するとともに、熱処理
によってエミッタ領域に多結晶シリコンの不純物を拡散
したものであり、シリコンサイドウォールの下部にはな
だらかな高電界領域が形成されるので、横方向への電界
強度（ｌａｔｅｒａｌ ｆｉｅｌｄ ｉｎｔｅｎｓｉｔ
ｙ）を減少させることができるので、エミッタ−ベース
間に逆バイアスが印加された場合であっても、電流増幅
率等の素子の性能は低下しない。
【００１０】
【実施例】以下に本発明を添付図面を参照して本発明を
更に詳細に説明する。図１は本発明の１実施例のＮＰＮ
トランジスタを製造するための製造工程図である。図１
（Ａ）のように、ｐ型半導体基板の上部にｎ- 型エピタ
キシャル層１を成長させた後、エピタキシャル層１の上
部に熱酸化物層３ａを成長させる。エピタキシャル層１
の所定領域に通常のバイポーラトランジスタ製造工程で
行われているようなイオン注入を施した後拡散させて、
ｐ- 型領域２ａとｐ+ 型領域２ｂからなるｐ型ベース領
域２を形成する。熱酸化物層３ａの上部には６００〜８
００ｎｍ程度の気相成長酸化物層３ｂを成長させて酸化
物層３を形成する。
更に詳細に説明する。図１は本発明の１実施例のＮＰＮ
トランジスタを製造するための製造工程図である。図１
（Ａ）のように、ｐ型半導体基板の上部にｎ- 型エピタ
キシャル層１を成長させた後、エピタキシャル層１の上
部に熱酸化物層３ａを成長させる。エピタキシャル層１
の所定領域に通常のバイポーラトランジスタ製造工程で
行われているようなイオン注入を施した後拡散させて、
ｐ- 型領域２ａとｐ+ 型領域２ｂからなるｐ型ベース領
域２を形成する。熱酸化物層３ａの上部には６００〜８
００ｎｍ程度の気相成長酸化物層３ｂを成長させて酸化
物層３を形成する。
【００１１】次いで、図１（Ｂ）のように、酸化物層３
の所定領域をエッチングしてｐ- ベース領域上にエミッ
タ窓４を形成させる。図１（Ｃ）のように、ｎ- 多結晶
シリコン層をエミッタ窓に成膜させた後、ドライエッチ
ングを施してエミッタ窓４にｎ- 多結晶シリコンで形成
されたサイドウォール９を形成させる。図１（Ｄ）のよ
うに、ｎ- 多結晶シリコンサイドウォール９が形成され
て狭くなったエミッタ窓４にｎ+ 多結晶シリコンを成膜
させた後、フォトリソグラフィーによってｎ+ 多結晶シ
リコン電極１０を形成させることにより、ｐ- ベース領
域２ａと接触させる。
の所定領域をエッチングしてｐ- ベース領域上にエミッ
タ窓４を形成させる。図１（Ｃ）のように、ｎ- 多結晶
シリコン層をエミッタ窓に成膜させた後、ドライエッチ
ングを施してエミッタ窓４にｎ- 多結晶シリコンで形成
されたサイドウォール９を形成させる。図１（Ｄ）のよ
うに、ｎ- 多結晶シリコンサイドウォール９が形成され
て狭くなったエミッタ窓４にｎ+ 多結晶シリコンを成膜
させた後、フォトリソグラフィーによってｎ+ 多結晶シ
リコン電極１０を形成させることにより、ｐ- ベース領
域２ａと接触させる。
【００１２】図１（Ｅ）のように、急速熱アニーリング
又は通常の熱処理を施すことによってｎ+ 多結晶シリコ
ン電極１０とｎ- 多結晶シリコンサイドウォール９を拡
散ソースとして、ｎ+ エミッタ領域５をｎ+ 多結晶シリ
コン層電極１０に、ｎ- エミッタ領域５ｃをｎ- 多結晶
シリコンサイドウォール９に夫々自己整合させることに
より、ｐ- ベース領域２ａにｎ+ エミッタ領域５ｂとｎ
- エミッタ領域５ｃをそれぞれ拡散させる。この際、ｎ
- 多結晶シリコンサイドウォール９はｎ+ 多結晶シリコ
ン層電極１０によりｎ+ 多結晶シリコンサイドウォール
でドーピングされて、ｎ+ 多結晶シリコン層電極１１が
形成される。
又は通常の熱処理を施すことによってｎ+ 多結晶シリコ
ン電極１０とｎ- 多結晶シリコンサイドウォール９を拡
散ソースとして、ｎ+ エミッタ領域５をｎ+ 多結晶シリ
コン層電極１０に、ｎ- エミッタ領域５ｃをｎ- 多結晶
シリコンサイドウォール９に夫々自己整合させることに
より、ｐ- ベース領域２ａにｎ+ エミッタ領域５ｂとｎ
- エミッタ領域５ｃをそれぞれ拡散させる。この際、ｎ
- 多結晶シリコンサイドウォール９はｎ+ 多結晶シリコ
ン層電極１０によりｎ+ 多結晶シリコンサイドウォール
でドーピングされて、ｎ+ 多結晶シリコン層電極１１が
形成される。
【００１３】その結果、緩やかなエミッタ濃度の傾斜が
形成されるので、ホットキャリアが発生する速度は大幅
に減少するとともに、エミッタエッジ領域の濃度の減少
により、従来のＬＧＥ構造のものに比べて耐圧が増加
し、同時にエミッタ−ベース間の接合容量が減少するの
で、遅延時間が小さくなる。
形成されるので、ホットキャリアが発生する速度は大幅
に減少するとともに、エミッタエッジ領域の濃度の減少
により、従来のＬＧＥ構造のものに比べて耐圧が増加
し、同時にエミッタ−ベース間の接合容量が減少するの
で、遅延時間が小さくなる。
【００１４】
【発明の効果】本発明は多結晶シリコン層によってエミ
ッタを自己整合させたもので、エミッタ接合の深さとエ
ミッタドーピング濃度の横方向のグレーディングを容易
に調整可能とし、ホットキャリア現象を改善することが
できるようになる。更に、ｎ-多結晶シリコンサイドウ
ォールにより有効なエミッタ面積が増加するようになる
ため、論理回路を構成するときには、遅延時間が減少
し、駆動能力が増大する。
ッタを自己整合させたもので、エミッタ接合の深さとエ
ミッタドーピング濃度の横方向のグレーディングを容易
に調整可能とし、ホットキャリア現象を改善することが
できるようになる。更に、ｎ-多結晶シリコンサイドウ
ォールにより有効なエミッタ面積が増加するようになる
ため、論理回路を構成するときには、遅延時間が減少
し、駆動能力が増大する。
【図１】本発明に係わるバイポーラ型半導体装置の製造
工程の一例を示す図である。
工程の一例を示す図である。
【図２】従来のトランジスターの製造工程図である。
１…ｎ- 型エピタキシャル層、２…ｐ型ベース領域、２
ａ…ｐ- 型ベース領域、２ｂ…ｐ+ 型ベース領域、３…
酸化物層、３ａ…熱酸化物層、３ｂ…気相成長酸化物
層、４…エミッタ窓、５…ｎ型エミッタ領域、５ａ、５
ｃ…ｎ- エミッタ領域、５ｂ…ｎ+ エミッタ領域、６…
酸化物サイドウォール、７、８、１０、１１…ｎ+ 多結
晶シリコン電極、９…ｎ- 多結晶シリコンサイドウォー
ル
ａ…ｐ- 型ベース領域、２ｂ…ｐ+ 型ベース領域、３…
酸化物層、３ａ…熱酸化物層、３ｂ…気相成長酸化物
層、４…エミッタ窓、５…ｎ型エミッタ領域、５ａ、５
ｃ…ｎ- エミッタ領域、５ｂ…ｎ+ エミッタ領域、６…
酸化物サイドウォール、７、８、１０、１１…ｎ+ 多結
晶シリコン電極、９…ｎ- 多結晶シリコンサイドウォー
ル
Claims (4)
- 【請求項１】 バイポーラ型半導体装置において、エピ
タキシャル層のベース領域の上部の酸化物層に設けたエ
ミッタ窓に、低濃度多結晶シリコンサイドウォールが設
けられており、エミッタ窓および低濃度多結晶シリコン
サイドウォールは高濃度多結晶シリコン層によって被覆
されており、ベース領域内には低濃度シリコンサイドウ
ォールおよび高濃度多結晶シリコン層から熱拡散した不
純物によって形成したＬａｔｅｒａｌｌｙ Ｇｒａｄｅ
ｄ Ｅｍｉｔｔｅｒ（ＬＧＥ）構造のエミッタを有する
ことを特徴とするバイポーラ型半導体装置。 - 【請求項２】 低濃度多結晶シリコンサイドウォールは
該サイドウォールを被覆する高濃度多結晶シリコン層の
高濃度不純物によってドープされていることを特徴とす
る請求項１記載のバイポーラ型半導体装置。 - 【請求項３】 エピタキシャル層のベース領域の上部の
酸化物層をエッチングしてエミッタ窓を形成し、エミッ
タ窓には低濃度の多結晶シリコンを成膜した後にエッチ
ングによって低濃度多結晶シリコンサイドウォールを形
成し、次いで低濃度多結晶シリコンサイドウォールおよ
びエミッタ窓を覆う高濃度多結晶シリコン層を成膜した
後に、熱処理によって低濃度多結晶シリコンサイドウォ
ールおよび高濃度多結晶シリコン層の不純物を拡散して
Ｌａｔｅｒａｌｌｙ Ｇｒａｄｅｄ Ｅｍｉｔｔｅｒ
（ＬＧＥ）構造のエミッタを形成することを特徴とする
バイポーラ型半導体装置の製造方法。 - 【請求項４】 低濃度多結晶シリコンサイドウォールは
該サイドウォールを被覆する高濃度多結晶シリコン層の
高濃度不純物によってドープすることを特徴とする請求
項３記載のバイポーラ型半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910002806A KR920017270A (ko) | 1991-02-21 | 1991-02-21 | 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법 |
| KR1991-2806 | 1991-02-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308077A true JPH05308077A (ja) | 1993-11-19 |
Family
ID=19311319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191545A Pending JPH05308077A (ja) | 1991-02-21 | 1991-07-31 | バイポーラ型半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05308077A (ja) |
| KR (1) | KR920017270A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422360B1 (ko) * | 1996-10-29 | 2004-05-31 | 주식회사 하이닉스반도체 | 바이폴라트랜지스터및그의제조방법 |
| KR100505622B1 (ko) * | 1999-01-11 | 2005-08-04 | 삼성전자주식회사 | 바이폴라 트랜지스터의 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198673A (ja) * | 1985-02-28 | 1986-09-03 | Canon Inc | 半導体装置の製造方法 |
| JPH02283032A (ja) * | 1989-04-24 | 1990-11-20 | Nec Corp | 縦型バイポーラトランジスタ |
-
1991
- 1991-02-21 KR KR1019910002806A patent/KR920017270A/ko not_active Ceased
- 1991-07-31 JP JP3191545A patent/JPH05308077A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198673A (ja) * | 1985-02-28 | 1986-09-03 | Canon Inc | 半導体装置の製造方法 |
| JPH02283032A (ja) * | 1989-04-24 | 1990-11-20 | Nec Corp | 縦型バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017270A (ko) | 1992-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1041400A (ja) | 半導体装置およびその製造方法 | |
| US4951115A (en) | Complementary transistor structure and method for manufacture | |
| US4717677A (en) | Fabricating a semiconductor device with buried oxide | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPH0793385B2 (ja) | バイポーラ型半導体装置およびその製造方法 | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH0574789A (ja) | 半導体装置の製造方法 | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH0521442A (ja) | 半導体装置 | |
| JP3146024B2 (ja) | 半導体装置 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JP3317289B2 (ja) | 半導体装置の製造方法 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JP3083542B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH05109744A (ja) | 半導体装置 | |
| JPH05102171A (ja) | 半導体装置およびその製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 |