JPH04273215A - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JPH04273215A JPH04273215A JP3034061A JP3406191A JPH04273215A JP H04273215 A JPH04273215 A JP H04273215A JP 3034061 A JP3034061 A JP 3034061A JP 3406191 A JP3406191 A JP 3406191A JP H04273215 A JPH04273215 A JP H04273215A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- metal layer
- insulating
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010409 thin film Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 6
- 229910001362 Ta alloys Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007743 anodising Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
駆動型の液晶ディスプレイの一方の基板となる薄膜トラ
ンジスタ（ＴＦＴ）アレイ基板の製造方法に関する。
駆動型の液晶ディスプレイの一方の基板となる薄膜トラ
ンジスタ（ＴＦＴ）アレイ基板の製造方法に関する。
【０００２】
【従来の技術】図４及び図５は、従来のＴＦＴアレイ基
板の製造方法の一例を断面図で示す製造工程図であり、
図４はステップ（Ｓ）１からＳ４までを、図５はＳ５か
らＳ７までを示す。
板の製造方法の一例を断面図で示す製造工程図であり、
図４はステップ（Ｓ）１からＳ４までを、図５はＳ５か
らＳ７までを示す。
【０００３】図に示されるように、製造に際してしては
、先ず、ガラス基板３１上に、タンタル（Ｔａ）を堆積
させてＴａ膜３２を形成し（図４のＳ１）、Ｔａ膜３２
をエッチングしてゲート電極３２ａにする（図４のＳ２
）。次に、ゲート電極３２ａの表面を陽極酸化すること
により、ゲート絶縁膜であるＴａ２Ｏ５膜３３を形成し
（図４のＳ３）、さらにガラス基板３１上にＩＴＯから
なる画素電極３４を形成する（図４のＳ４）。
、先ず、ガラス基板３１上に、タンタル（Ｔａ）を堆積
させてＴａ膜３２を形成し（図４のＳ１）、Ｔａ膜３２
をエッチングしてゲート電極３２ａにする（図４のＳ２
）。次に、ゲート電極３２ａの表面を陽極酸化すること
により、ゲート絶縁膜であるＴａ２Ｏ５膜３３を形成し
（図４のＳ３）、さらにガラス基板３１上にＩＴＯから
なる画素電極３４を形成する（図４のＳ４）。
【０００４】次に、基板３１上に、Ｔａ２Ｏ５膜３３を
覆うように、絶縁膜であるＳｉＮｘ膜３５と、半導体活
性層となるアモルファスシリコン（ａ−Ｓｉ）層３６、
オーミック接合層となる不純物をドープしたアモルファ
スシリコン（ｎ＋ａ−Ｓｉ）膜３７の順に成膜し、ＴＦ
Ｔ部分を残してエッチングする（図５のＳ５）。次に、
アルミニウム（Ａｌ）等の金属層を堆積しエッチングに
よりソース電極３８及びドレイン電極３９を形成し、ソ
ース電極３８とドレイン電極３９との間のｎ＋ａ−Ｓｉ
膜３７をエッチング除去する（図５のＳ６）。最後にパ
ッシベーション膜４０を成膜して、ＴＦＴアレイ基板が
完成する（図５のＳ７）。
覆うように、絶縁膜であるＳｉＮｘ膜３５と、半導体活
性層となるアモルファスシリコン（ａ−Ｓｉ）層３６、
オーミック接合層となる不純物をドープしたアモルファ
スシリコン（ｎ＋ａ−Ｓｉ）膜３７の順に成膜し、ＴＦ
Ｔ部分を残してエッチングする（図５のＳ５）。次に、
アルミニウム（Ａｌ）等の金属層を堆積しエッチングに
よりソース電極３８及びドレイン電極３９を形成し、ソ
ース電極３８とドレイン電極３９との間のｎ＋ａ−Ｓｉ
膜３７をエッチング除去する（図５のＳ６）。最後にパ
ッシベーション膜４０を成膜して、ＴＦＴアレイ基板が
完成する（図５のＳ７）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、ゲート電極３２ａとＴａ２Ｏ５膜３
３とを合計した段差が０．４μｍ以上あるため、Ａｌよ
りなるドレイン電極３９が段差部で断線するという欠陥
が生じやすかった。また、大きな段差部は、ＴＦＴ基板
表面の凹凸を大きくし、液晶の配向を乱し、コントラス
トや視角特性を劣化させる原因となっていた。
来の製造方法では、ゲート電極３２ａとＴａ２Ｏ５膜３
３とを合計した段差が０．４μｍ以上あるため、Ａｌよ
りなるドレイン電極３９が段差部で断線するという欠陥
が生じやすかった。また、大きな段差部は、ＴＦＴ基板
表面の凹凸を大きくし、液晶の配向を乱し、コントラス
トや視角特性を劣化させる原因となっていた。
【０００６】そこで、本発明は上記課題を解決するため
になされたものであり、その目的とするところは、ドレ
イン電極の断線が発生しにくく、液晶の配向特性の良好
なＴＦＴアレイ基板の製造方法を提供することにある。
になされたものであり、その目的とするところは、ドレ
イン電極の断線が発生しにくく、液晶の配向特性の良好
なＴＦＴアレイ基板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係るＴＦＴアレ
イ基板の製造方法は、絶縁性基板上に、Ｔａ又はＴａを
含む合金からなる金属層を形成する工程と、上記金属層
上の所定位置に耐熱性を有するマスクを形成する工程と
、加熱することにより、上記金属層の上記マスクで覆わ
れていない部分のＴａを酸化して第一絶縁層を形成する
工程と、上記マスクを除去する工程と、このマスク除去
により現われた上記金属層のＴａを陽極酸化することに
より、上記金属層の所定の深さまでを第二絶縁層とする
工程と、を有することを特徴としている。
イ基板の製造方法は、絶縁性基板上に、Ｔａ又はＴａを
含む合金からなる金属層を形成する工程と、上記金属層
上の所定位置に耐熱性を有するマスクを形成する工程と
、加熱することにより、上記金属層の上記マスクで覆わ
れていない部分のＴａを酸化して第一絶縁層を形成する
工程と、上記マスクを除去する工程と、このマスク除去
により現われた上記金属層のＴａを陽極酸化することに
より、上記金属層の所定の深さまでを第二絶縁層とする
工程と、を有することを特徴としている。
【０００８】また、上記製造方法において、金属層上に
マスクを形成する工程の次に、金属層のマスクで覆われ
ていない部分をエッチングして薄くする工程を加えるこ
ともできる。
マスクを形成する工程の次に、金属層のマスクで覆われ
ていない部分をエッチングして薄くする工程を加えるこ
ともできる。
【０００９】さらに、他の発明においては、絶縁性基板
上に、Ｔａ又はＴａを含む合金からなる金属層を形成す
る工程と、加熱又は陽極酸化によりＴａを酸化させ、上
記金属層の所定の深さまでを絶縁層とする工程と、上記
絶縁層上の所定位置に耐熱性を有するマスクを形成する
工程と、加熱により、上記マスクで覆われていない部分
について、上記絶縁層の下にある上記金属層の中のＴａ
を酸化させ、絶縁層とする工程と、上記マスクを除去す
る工程と、を有することを特徴としている。
上に、Ｔａ又はＴａを含む合金からなる金属層を形成す
る工程と、加熱又は陽極酸化によりＴａを酸化させ、上
記金属層の所定の深さまでを絶縁層とする工程と、上記
絶縁層上の所定位置に耐熱性を有するマスクを形成する
工程と、加熱により、上記マスクで覆われていない部分
について、上記絶縁層の下にある上記金属層の中のＴａ
を酸化させ、絶縁層とする工程と、上記マスクを除去す
る工程と、を有することを特徴としている。
【００１０】
【作用】本発明においては、絶縁性基板上に、Ｔａ又は
Ｔａを含む合金からなる金属層を形成し、金属層上にマ
スクを形成し、加熱することによりマスクで覆われてい
ない部分のＴａを酸化して第一絶縁層を形成し、マスク
を除去して現われた金属層のＴａを陽極酸化して所定の
深さまでを第二絶縁層としている。このため、Ｔａから
なるゲート電極とその上に形成された第二絶縁層の高さ
を、第一絶縁層より低くすることができる。
Ｔａを含む合金からなる金属層を形成し、金属層上にマ
スクを形成し、加熱することによりマスクで覆われてい
ない部分のＴａを酸化して第一絶縁層を形成し、マスク
を除去して現われた金属層のＴａを陽極酸化して所定の
深さまでを第二絶縁層としている。このため、Ｔａから
なるゲート電極とその上に形成された第二絶縁層の高さ
を、第一絶縁層より低くすることができる。
【００１１】また、絶縁性基板上の金属層上にマスクを
形成した後に、金属層のマスクで覆われていない部分を
エッチングして薄くすれば、ゲート電極部分と第一絶縁
層との段差を小さくできる。
形成した後に、金属層のマスクで覆われていない部分を
エッチングして薄くすれば、ゲート電極部分と第一絶縁
層との段差を小さくできる。
【００１２】さらに、最初に、絶縁性基板上の金属層の
所定の深さまでを絶縁層とし、その上の所定位置に耐熱
性を有するマスクを形成し、マスクで覆われていない部
分についての金属層を絶縁層とする手順を採用した場合
にも、Ｔａからなるゲート電極とその上に形成された絶
縁層の高さを、それを囲う周囲の絶縁層より低くするこ
とができる。
所定の深さまでを絶縁層とし、その上の所定位置に耐熱
性を有するマスクを形成し、マスクで覆われていない部
分についての金属層を絶縁層とする手順を採用した場合
にも、Ｔａからなるゲート電極とその上に形成された絶
縁層の高さを、それを囲う周囲の絶縁層より低くするこ
とができる。
【００１３】
【実施例】図１乃至図３は、本発明に係るＴＦＴアレイ
基板の製造方法の一実施例の断面を示す製造工程図であ
り、図１はすステップ（Ｓ）１からＳ３までを、図２は
Ｓ４からＳ６までを、図３はＳ７からＳ９までを示す。
基板の製造方法の一実施例の断面を示す製造工程図であ
り、図１はすステップ（Ｓ）１からＳ３までを、図２は
Ｓ４からＳ６までを、図３はＳ７からＳ９までを示す。
【００１４】図に示されるように、製造に際してしては
、先ず、ガラス等からなる透光性の絶縁性基板１上に、
スパッタ法によりＴａからなる金属膜２を０．２μｍ〜
０．５μｍ厚に形成する（図１のＳ１）。その上に、プ
ラズマＣＶＤ法により、マスクとなるＳｉＮｘを０．２
〜０．５μｍ厚に堆積させ、エッチングによりゲート電
極形成位置にＳｉＮｘ、即ち、マスクＭを残す。
、先ず、ガラス等からなる透光性の絶縁性基板１上に、
スパッタ法によりＴａからなる金属膜２を０．２μｍ〜
０．５μｍ厚に形成する（図１のＳ１）。その上に、プ
ラズマＣＶＤ法により、マスクとなるＳｉＮｘを０．２
〜０．５μｍ厚に堆積させ、エッチングによりゲート電
極形成位置にＳｉＮｘ、即ち、マスクＭを残す。
【００１５】次に、この基板を酸素中で５００℃〜６０
０℃に加熱し、マスクＭで覆われていない露出した部分
の金属膜２のＴａを酸化して、ゲート電極形成部分２ａ
の周囲（フィールド部）のＴａをＴａ２Ｏ５として絶縁
膜３ａを形成する。
０℃に加熱し、マスクＭで覆われていない露出した部分
の金属膜２のＴａを酸化して、ゲート電極形成部分２ａ
の周囲（フィールド部）のＴａをＴａ２Ｏ５として絶縁
膜３ａを形成する。
【００１６】次に、マスクＭを除去し（図２のＳ４）、
露出したゲート電極形成部分２ａの表面を陽極酸化する
ことにより、ゲート電極形成部分２ａの上部を、０．２
μｍ〜０．４μｍ厚のＴａ２Ｏ５よりなる絶縁膜３ｂに
する。このとき、絶縁膜３ｂの下にはゲート電極２ｂが
形成される（図２のＳ５）。次に、フィールド部の絶縁
膜３ａ上に、ＩＴＯを蒸着法又はスパッタ法により堆積
させ、エッチングして画素電極４を形成する。
露出したゲート電極形成部分２ａの表面を陽極酸化する
ことにより、ゲート電極形成部分２ａの上部を、０．２
μｍ〜０．４μｍ厚のＴａ２Ｏ５よりなる絶縁膜３ｂに
する。このとき、絶縁膜３ｂの下にはゲート電極２ｂが
形成される（図２のＳ５）。次に、フィールド部の絶縁
膜３ａ上に、ＩＴＯを蒸着法又はスパッタ法により堆積
させ、エッチングして画素電極４を形成する。
【００１７】次に、絶縁膜３ａ及び３ｂ上に、プラズマ
ＣＶＤ法により、絶縁層としてのＳｉＮｘ５、半導体活
性層であるアモルファスシリコン層６、オーミック接合
層である不純物としてリンをドープしたアモルファスシ
リコン（ｎ＋ａ−Ｓｉ）層７を順に堆積させ、ＴＦＴ部
分（絶縁膜３ｂ上部）を残してエッチング除去する（図
３のＳ７）。次に、Ａｌ、Ｔｉ（チタン）、Ｃｒ（クロ
ム）等の金属や、これらの多層膜を形成し、エッチング
によりソース電極８及びドレイン電極９を形成する。そ
して、ソース電極８及びドレイン電極９の間のｎ＋ａＳ
ｉ７をエッチング除去する（図３のＳ８）。そして、こ
の上にＳｉＮｘよりなるパッシベーション膜１０を形成
して、ＴＦＴアレイ基板が完成する（図３のＳ９）。
ＣＶＤ法により、絶縁層としてのＳｉＮｘ５、半導体活
性層であるアモルファスシリコン層６、オーミック接合
層である不純物としてリンをドープしたアモルファスシ
リコン（ｎ＋ａ−Ｓｉ）層７を順に堆積させ、ＴＦＴ部
分（絶縁膜３ｂ上部）を残してエッチング除去する（図
３のＳ７）。次に、Ａｌ、Ｔｉ（チタン）、Ｃｒ（クロ
ム）等の金属や、これらの多層膜を形成し、エッチング
によりソース電極８及びドレイン電極９を形成する。そ
して、ソース電極８及びドレイン電極９の間のｎ＋ａＳ
ｉ７をエッチング除去する（図３のＳ８）。そして、こ
の上にＳｉＮｘよりなるパッシベーション膜１０を形成
して、ＴＦＴアレイ基板が完成する（図３のＳ９）。
【００１８】以上説明したように、本実施例においては
、絶縁性基板１上の金属層上にマスクＭを形成し、マス
クＭで覆われていない部分のＴａを酸化してフィールド
部の絶縁層３ａを形成し、マスクＭを除去して現われた
金属層を陽極酸化して所定の深さまでを絶縁層３ｂとし
ている。このため、ゲート電極２ｂとその上に形成され
た絶縁層３ｂとを合わせた高さを、絶縁層３ａより低く
することができる。よって、絶縁層３ａ上に形成された
、ＳｉＮｘ５、アモルファスシリコン層６、ｎ＋ａ−Ｓ
ｉ層７による段差を小さくすることができ、さらにその
上に形成されるドレイン電極９に断線が生じにくい構造
としている。また、段差を小さくすることによって、液
晶の配向特性が良くなり、コントラストや視角特性を良
好にすることができる。
、絶縁性基板１上の金属層上にマスクＭを形成し、マス
クＭで覆われていない部分のＴａを酸化してフィールド
部の絶縁層３ａを形成し、マスクＭを除去して現われた
金属層を陽極酸化して所定の深さまでを絶縁層３ｂとし
ている。このため、ゲート電極２ｂとその上に形成され
た絶縁層３ｂとを合わせた高さを、絶縁層３ａより低く
することができる。よって、絶縁層３ａ上に形成された
、ＳｉＮｘ５、アモルファスシリコン層６、ｎ＋ａ−Ｓ
ｉ層７による段差を小さくすることができ、さらにその
上に形成されるドレイン電極９に断線が生じにくい構造
としている。また、段差を小さくすることによって、液
晶の配向特性が良くなり、コントラストや視角特性を良
好にすることができる。
【００１９】図６は、本発明の他の実施例の断面を示す
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板１１上に、スパッタ法によりＴａからなる金
属膜１２を形成し（図６のＳ１）、その後、マスクＭを
堆積させ、エッチングによりマスクＭのない露出した部
分（フィールド部）の金属膜１２の厚さを薄くする（図
６のＳ２）。次に、加熱により金属膜１２のフィールド
部のＴａを酸化して、Ｔａ２Ｏ５よりなる絶縁膜１３ａ
を形成する（図６のＳ３）。
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板１１上に、スパッタ法によりＴａからなる金
属膜１２を形成し（図６のＳ１）、その後、マスクＭを
堆積させ、エッチングによりマスクＭのない露出した部
分（フィールド部）の金属膜１２の厚さを薄くする（図
６のＳ２）。次に、加熱により金属膜１２のフィールド
部のＴａを酸化して、Ｔａ２Ｏ５よりなる絶縁膜１３ａ
を形成する（図６のＳ３）。
【００２０】次に、マスクＭを除去し（図６のＳ４）、
露出したゲート電極形成部分１２ａの表面を陽極酸化す
ることにより、ゲート電極形成部分１２ａの上部を、Ｔ
ａ２Ｏ５よりなる絶縁膜１３ｂにする。絶縁膜１３ｂの
下にはゲート電極１２ｂが形成される（図６のＳ５）。
露出したゲート電極形成部分１２ａの表面を陽極酸化す
ることにより、ゲート電極形成部分１２ａの上部を、Ｔ
ａ２Ｏ５よりなる絶縁膜１３ｂにする。絶縁膜１３ｂの
下にはゲート電極１２ｂが形成される（図６のＳ５）。
【００２１】これ以降の工程は、図１乃至図３の実施例
と同じである。
と同じである。
【００２２】以上説明したように、この実施例によれば
、金属層１２上にマスクＭを形成した後に、金属層１２
のマスクで覆われていない部分をエッチングにより薄く
することにより、図６のＳ２に示されるように、絶縁層
１３ａと１３ｂの表面を平坦にすることができる。
、金属層１２上にマスクＭを形成した後に、金属層１２
のマスクで覆われていない部分をエッチングにより薄く
することにより、図６のＳ２に示されるように、絶縁層
１３ａと１３ｂの表面を平坦にすることができる。
【００２３】図７は、本発明の他の実施例の断面を示す
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板２１上に、スパッタ法によりＴａからなる金
属膜２２を形成し（図７のＳ１）、次に、加熱により又
は陽極酸化により金属膜２２の上側を酸化して、Ｔａ２
Ｏ５よりなる絶縁膜２３を形成する（図７のＳ３）。
製造工程図である。この実施例では、先ず、ガラス等の
絶縁性基板２１上に、スパッタ法によりＴａからなる金
属膜２２を形成し（図７のＳ１）、次に、加熱により又
は陽極酸化により金属膜２２の上側を酸化して、Ｔａ２
Ｏ５よりなる絶縁膜２３を形成する（図７のＳ３）。
【００２４】次に、マスクＭを堆積させ、エッチングに
よりマスクＭのない部分（フィールド部）の金属膜２２
を酸化して、Ｔａ２Ｏ５よりなる絶縁膜２３ａを形成す
る（図７のＳ４）。このとき、絶縁膜２３ａの下にはゲ
ート電極２２ａが形成される。そして、マスクＭを除去
する（図７のＳ５）。
よりマスクＭのない部分（フィールド部）の金属膜２２
を酸化して、Ｔａ２Ｏ５よりなる絶縁膜２３ａを形成す
る（図７のＳ４）。このとき、絶縁膜２３ａの下にはゲ
ート電極２２ａが形成される。そして、マスクＭを除去
する（図７のＳ５）。
【００２５】これ以降の工程は、図１乃至図３の実施例
と同じである。
と同じである。
【００２６】以上説明したように、この実施例において
も、ドレイン電極９に断線が生じにくい構造とすること
ができ、また、コントラストや視角特性を良好にするこ
とができる。
も、ドレイン電極９に断線が生じにくい構造とすること
ができ、また、コントラストや視角特性を良好にするこ
とができる。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
基板上の構成により形成される段差を小さくして、ドレ
イン電極の断線を生じにくくすることができ、また、コ
ントラストや視角特性を良好にすることができる。
基板上の構成により形成される段差を小さくして、ドレ
イン電極の断線を生じにくくすることができ、また、コ
ントラストや視角特性を良好にすることができる。
【図１】本発明に係るＴＦＴアレイ基板の製造方法の一
実施例を示す製造工程図（その１）である。
実施例を示す製造工程図（その１）である。
【図２】本実施例のＴＦＴアレイ基板の製造工程図（そ
の２）である。
の２）である。
【図３】本実施例のＴＦＴアレイ基板の製造工程図（そ
の３）である。
の３）である。
【図４】従来のＴＦＴアレイ基板の製造工程図（その１
）である。
）である。
【図５】従来のＴＦＴアレイ基板の製造工程図（その２
）である。
）である。
【図６】他の実施例のＴＦＴアレイ基板の製造工程図で
ある。
ある。
【図７】さらに他の実施例のＴＦＴアレイ基板の製造工
程図である。
程図である。
１ 絶縁性基板
２ 金属膜
２ａ ゲート電極
３ 絶縁膜
４ 画素電極
５ ＳｉＮｘ層
６ アモルファスシリコン膜
７ アモルファスシリコン膜
８ ソース電極
９ ドレイン電極
Claims (3)
- 【請求項１】 絶縁性基板上に、Ｔａ又はＴａを含む
合金からなる金属層を形成する工程と、上記金属層上の
所定位置に耐熱性を有するマスクを形成する工程と、加
熱することにより、上記金属層の上記マスクで覆われて
いない部分のＴａを酸化して第一絶縁層を形成する工程
と、上記マスクを除去する工程と、このマスク除去によ
り現われた上記金属層のＴａを陽極酸化することにより
、上記金属層の所定の深さまでを第二絶縁層とする工程
と、を有することを特徴とする薄膜トランジスタアレイ
基板の製造方法。 - 【請求項２】 上記金属層上にマスクを形成する工程
の次に、上記金属層の上記マスクで覆われていない部分
の厚さをエッチングにより薄くする工程をさらに有する
ことを特徴とする請求項１記載の薄膜トランジスタアレ
イ基板の製造方法。 - 【請求項３】 絶縁性基板上に、Ｔａ又はＴａを含む
合金からなる金属層を形成する工程と、加熱又は陽極酸
化によりＴａを酸化させ、上記金属層の所定の深さまで
を絶縁層とする工程と、上記絶縁層上の所定位置に耐熱
性を有するマスクを形成する工程と、加熱により、上記
マスクで覆われていない部分について、上記絶縁層の下
にある上記金属層の中のＴａを酸化させ、絶縁層とする
工程と、上記マスクを除去する工程と、を有することを
特徴とする薄膜トランジスタアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3406191A JP2986937B2 (ja) | 1991-02-28 | 1991-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3406191A JP2986937B2 (ja) | 1991-02-28 | 1991-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273215A true JPH04273215A (ja) | 1992-09-29 |
| JP2986937B2 JP2986937B2 (ja) | 1999-12-06 |
Family
ID=12403754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3406191A Expired - Fee Related JP2986937B2 (ja) | 1991-02-28 | 1991-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2986937B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589962A (en) * | 1992-06-08 | 1996-12-31 | Hitachi, Ltd. | Active matrix display device using aluminum alloy in scanning signal line or video signal line |
| US5849611A (en) * | 1992-02-05 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a taper shaped contact hole by oxidizing a wiring |
-
1991
- 1991-02-28 JP JP3406191A patent/JP2986937B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849611A (en) * | 1992-02-05 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a taper shaped contact hole by oxidizing a wiring |
| US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
| US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
| US5589962A (en) * | 1992-06-08 | 1996-12-31 | Hitachi, Ltd. | Active matrix display device using aluminum alloy in scanning signal line or video signal line |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2986937B2 (ja) | 1999-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7400365B2 (en) | Method for manufacturing a thin film transistor array substrate for a liquid crystal display device | |
| JPH0688973A (ja) | 透明導電膜およびそれを用いた半導体装置ならびにその作製方法 | |
| JP2002341367A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11202365A (ja) | 液晶表示パネル及びその製造方法 | |
| JPH04280231A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| US7081931B2 (en) | Liquid crystal display having aluminum wiring | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0580650B2 (ja) | ||
| JPH04273215A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH01120068A (ja) | 薄膜トランジスタ | |
| JPH0587029B2 (ja) | ||
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JP2000131718A (ja) | 液晶表示装置の製造方法 | |
| JP3099915B2 (ja) | 半導体装置とこれを用いた液晶表示装置 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP2818013B2 (ja) | 薄膜トランジスタ装置およびその装置を製造する方法 | |
| JPH04130776A (ja) | 薄膜トランジスタ | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 | |
| JPH06224432A (ja) | 半導体装置およびその製造方法 | |
| JPH0254577A (ja) | 薄膜トランジスタの製造方法 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH05265041A (ja) | 液晶表示装置の製造方法 | |
| JPH05203990A (ja) | 薄膜トランジスタパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |