JPH04273466A - 電子回路とその熱制御 - Google Patents
電子回路とその熱制御Info
- Publication number
- JPH04273466A JPH04273466A JP3255562A JP25556291A JPH04273466A JP H04273466 A JPH04273466 A JP H04273466A JP 3255562 A JP3255562 A JP 3255562A JP 25556291 A JP25556291 A JP 25556291A JP H04273466 A JPH04273466 A JP H04273466A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate
- substrate layer
- layers
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
- H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/254—Diamond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路とその熱制御
に関し、又、電子装置、サブシステム又は高密度集積回
路又は他の装置を持つモジュールのパッケージング、相
互接続及び熱制御に関する。
に関し、又、電子装置、サブシステム又は高密度集積回
路又は他の装置を持つモジュールのパッケージング、相
互接続及び熱制御に関する。
【０００２】
【従来の技術】コンピュター及び他の電子システム又は
サブシステムで使用されるＶＬＳＩ（ｖｅｒｙ ｌａ
ｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）回
路は一般に多数の回路エレメントを用いる。（ここで用
いられているように、「回路エレメント」は、総称的に
受動素子だけでなく能動素子又は電子のもしくは電気光
学の用途に用いられる全ての種類のコンポーネントを含
む意味で用いられている。）ＶＬＳＩ回路は現在、それ
からこの回路が作られている単一のダイス即ち半導体チ
ップの上に数千から１００万を越えるトランジスタを持
ちうる。そして１つのコンピューターシステムはそのよ
うなチップを非常に多数持ちうる。この技術は、主に２
つの相互に関連した理由によりデバイス密度を増す方向
へ動き続けている。１つは、製造コストと電力要求量を
減らして、与えられた機械の大きさに対して増大した複
雑さを許容するために回路の大きさを減らす要請である
。他の１つは操作速度の増大への要請である。電磁伝搬
遅延即ち機械内での回路エレメント間のそして特に異な
った集積回路間信号伝ぱの走行時間は、操作速度を削減
するのに重要なファクターである。従って、ある機械の
相互に連絡する集積回路チップはできるだけ接近して置
くのが望ましい。
サブシステムで使用されるＶＬＳＩ（ｖｅｒｙ ｌａ
ｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）回
路は一般に多数の回路エレメントを用いる。（ここで用
いられているように、「回路エレメント」は、総称的に
受動素子だけでなく能動素子又は電子のもしくは電気光
学の用途に用いられる全ての種類のコンポーネントを含
む意味で用いられている。）ＶＬＳＩ回路は現在、それ
からこの回路が作られている単一のダイス即ち半導体チ
ップの上に数千から１００万を越えるトランジスタを持
ちうる。そして１つのコンピューターシステムはそのよ
うなチップを非常に多数持ちうる。この技術は、主に２
つの相互に関連した理由によりデバイス密度を増す方向
へ動き続けている。１つは、製造コストと電力要求量を
減らして、与えられた機械の大きさに対して増大した複
雑さを許容するために回路の大きさを減らす要請である
。他の１つは操作速度の増大への要請である。電磁伝搬
遅延即ち機械内での回路エレメント間のそして特に異な
った集積回路間信号伝ぱの走行時間は、操作速度を削減
するのに重要なファクターである。従って、ある機械の
相互に連絡する集積回路チップはできるだけ接近して置
くのが望ましい。
【０００３】集積回路の装填密度を増大するときの重大
な制約はそれらの熱制御、即ち、電子部品の生じた熱を
効果的に取り去る能力である。熱発生装置の密度及びそ
れらの作動頻度（回路の中には電力消散は頻度と共に増
大するものがいくつかあるので）は、共に熱発生の問題
に寄与する。２次元の場合には、相互接続伝搬遅延をク
ロックサイクルよりも小さくするために、電力密度は動
作クロック周波数の３乗に比例して増大する傾向がある
。
な制約はそれらの熱制御、即ち、電子部品の生じた熱を
効果的に取り去る能力である。熱発生装置の密度及びそ
れらの作動頻度（回路の中には電力消散は頻度と共に増
大するものがいくつかあるので）は、共に熱発生の問題
に寄与する。２次元の場合には、相互接続伝搬遅延をク
ロックサイクルよりも小さくするために、電力密度は動
作クロック周波数の３乗に比例して増大する傾向がある
。
【０００４】もし、より高い電力密度が改善された熱除
去と釣り合わされなければ、デバイス操作温度がより高
くなるであろう。そうすると電子集積回路の故障率が猛
烈に増大するか、温度が充分に高くなれば回路が動かな
くなるか、あるいは回路の永久的破壊をもたらすであろ
う。一般に、熱の蓄積は冷却用放熱子と呼ばれる高熱伝
導体を集積回路チップの間に入れ、特定の用途の要求に
適した冷媒を用いることにより制御できる。冷媒は、空
気、水、通常の冷媒又は液体窒素であってもよい。冷却
用放熱子材料が基体を通して水平方向の熱の流れを有効
に支持するに充分であれば、いくつかの用途においてそ
の上に回路チップが乗せられる回路板又は基体材料の中
に冷却用放電子を入れることができる。
去と釣り合わされなければ、デバイス操作温度がより高
くなるであろう。そうすると電子集積回路の故障率が猛
烈に増大するか、温度が充分に高くなれば回路が動かな
くなるか、あるいは回路の永久的破壊をもたらすであろ
う。一般に、熱の蓄積は冷却用放熱子と呼ばれる高熱伝
導体を集積回路チップの間に入れ、特定の用途の要求に
適した冷媒を用いることにより制御できる。冷媒は、空
気、水、通常の冷媒又は液体窒素であってもよい。冷却
用放熱子材料が基体を通して水平方向の熱の流れを有効
に支持するに充分であれば、いくつかの用途においてそ
の上に回路チップが乗せられる回路板又は基体材料の中
に冷却用放電子を入れることができる。
【０００５】冷却用放熱子の有効性は冷却用放熱子材料
の熱伝導率の関数であるから、冷却用放熱子として高熱
伝導率の材料が好ましい。既知の材料の内でダイヤモン
ドは最高の熱伝導率を持っている（３００Ｋでｋ＝２０
００Ｗ／ｍ・Ｋ）。銀、銅及びアルミニウム（３００Ｋ
でそれぞれｋ＝４３０，４００及び２４０である。）は
最も安価な代替放熱用冷却子材料であるが、導電体であ
り、もし絶縁された導体をこの材料に貫通させなければ
ならないときは特別の電気絶縁ステップを要し、熱伝導
を多少犠牲にする。又、銀及び銅（これらはアルミニウ
ムよりもよい熱伝導体である。）は、ダイヤモンドより
も単位体積あたり、より重い。
の熱伝導率の関数であるから、冷却用放熱子として高熱
伝導率の材料が好ましい。既知の材料の内でダイヤモン
ドは最高の熱伝導率を持っている（３００Ｋでｋ＝２０
００Ｗ／ｍ・Ｋ）。銀、銅及びアルミニウム（３００Ｋ
でそれぞれｋ＝４３０，４００及び２４０である。）は
最も安価な代替放熱用冷却子材料であるが、導電体であ
り、もし絶縁された導体をこの材料に貫通させなければ
ならないときは特別の電気絶縁ステップを要し、熱伝導
を多少犠牲にする。又、銀及び銅（これらはアルミニウ
ムよりもよい熱伝導体である。）は、ダイヤモンドより
も単位体積あたり、より重い。
【０００６】ダイヤモンドの一層の利点は、その熱膨張
係数が他の殆どの冷却用放熱子材料よりもシリコンのそ
れによく合致することである。ダイヤモンドは、そのす
ぐれた熱伝導性と絶縁性の故に電子デバイス及び電子回
路用冷却用放熱子材料として提案され用いられて来た。 しかし代替放熱用冷却子材料が必要な大きさ及び形状に
おいてより容易に提供され、そしてそのような代替材料
が使用に適する回路用途においては、ダイヤモンドの実
際の使用はそのコスト／利益比により制限されて来た。
係数が他の殆どの冷却用放熱子材料よりもシリコンのそ
れによく合致することである。ダイヤモンドは、そのす
ぐれた熱伝導性と絶縁性の故に電子デバイス及び電子回
路用冷却用放熱子材料として提案され用いられて来た。 しかし代替放熱用冷却子材料が必要な大きさ及び形状に
おいてより容易に提供され、そしてそのような代替材料
が使用に適する回路用途においては、ダイヤモンドの実
際の使用はそのコスト／利益比により制限されて来た。
【０００７】近年３次元に相互接続された実装法に大き
な利点がありうることが証明された。この方法では多数
の２次元回路基板（それぞれが一般に多数のチップを含
む）が垂直に積み重ねられ、端部接続がされる代わりに
基板間の垂直接続が設けられそれが基板の全面にわたっ
て分布している。そのような方法は、一般に非常に高水
準のシステムの連続性を入手可能にするだけでなく、最
高路程長さ及び全回路における信号相互接続ラインの電
磁伝搬遅延を減らし、又比較的小さなグループのチップ
の間で信号がキーファンクション（ｋｅｙ ｆｕｎｃ
ｔｉｏｎ）を実行するときの最長経路遅延を多いに減ら
すという利点を持つ。
な利点がありうることが証明された。この方法では多数
の２次元回路基板（それぞれが一般に多数のチップを含
む）が垂直に積み重ねられ、端部接続がされる代わりに
基板間の垂直接続が設けられそれが基板の全面にわたっ
て分布している。そのような方法は、一般に非常に高水
準のシステムの連続性を入手可能にするだけでなく、最
高路程長さ及び全回路における信号相互接続ラインの電
磁伝搬遅延を減らし、又比較的小さなグループのチップ
の間で信号がキーファンクション（ｋｅｙ ｆｕｎｃ
ｔｉｏｎ）を実行するときの最長経路遅延を多いに減ら
すという利点を持つ。
【０００８】これらの利点にかかわらず、３次元相互接
続実装法の重大な問題は、デバイスが高密度であること
及び単位体積あたり又は３次元実装の集積回路あたりの
外表面積が小さくなることの結果蓄積する熱の量である
。冷却液を構造体中の多数の通路にポンプで通すこと及
び／又は構造体中をポンプで通してもよい冷却剤中に構
造体を浸漬することを含む精巧な熱除去技術は高価であ
り及び／又は不便である。それがなければ冷却流体（例
えば、空気、フルオリナート（ｆｌｕｏｒｉｎｅｒｔ）
等）の流路として利用できる基板間のスペースをふさぐ
傾向のある基板間の導電性垂直相互接続の存在により、
特にそうである。
続実装法の重大な問題は、デバイスが高密度であること
及び単位体積あたり又は３次元実装の集積回路あたりの
外表面積が小さくなることの結果蓄積する熱の量である
。冷却液を構造体中の多数の通路にポンプで通すこと及
び／又は構造体中をポンプで通してもよい冷却剤中に構
造体を浸漬することを含む精巧な熱除去技術は高価であ
り及び／又は不便である。それがなければ冷却流体（例
えば、空気、フルオリナート（ｆｌｕｏｒｉｎｅｒｔ）
等）の流路として利用できる基板間のスペースをふさぐ
傾向のある基板間の導電性垂直相互接続の存在により、
特にそうである。
【０００９】
【発明が解決しようとする課題】本発明の目的は、従来
技術の上記問題点と限界に応答する改善された電子回路
構成・相互接続、実装、及び熱制御を提供することであ
る。
技術の上記問題点と限界に応答する改善された電子回路
構成・相互接続、実装、及び熱制御を提供することであ
る。
【００１０】
【課題を解決するための手段及び発明の効果】本発明は
複数の概して平坦なダイヤモンド基体層を利用する改善
された回路と方法に関する。電子回路エレメントが各基
体層の上にマウントされ、基体層は積重ねた状態に置か
れる。熱交換手段を一般に基体層の端につなぎうる。
複数の概して平坦なダイヤモンド基体層を利用する改善
された回路と方法に関する。電子回路エレメントが各基
体層の上にマウントされ、基体層は積重ねた状態に置か
れる。熱交換手段を一般に基体層の端につなぎうる。
【００１１】ここに用いられているように、「ダイヤモ
ンド」は天然もしくは合成のダイヤモンド又はダイヤモ
ンドの熱伝導性のオーダーの熱伝導性を持つダイヤモン
ド様物質の意味で用いている。又、「の上にマウントさ
れる」とは、「の中にマウントされる」又は「基体層と
密接な熱接触をしている」という意味を含む。
ンド」は天然もしくは合成のダイヤモンド又はダイヤモ
ンドの熱伝導性のオーダーの熱伝導性を持つダイヤモン
ド様物質の意味で用いている。又、「の上にマウントさ
れる」とは、「の中にマウントされる」又は「基体層と
密接な熱接触をしている」という意味を含む。
【００１２】本発明回路の特に好ましい具体例において
は、多数の概して平坦なダイヤモンド基体層と多数の概
して平坦なスペーサボードが提供される。各基体層はそ
の上に多数の電子エレメント及び電子エレメント間をつ
なぐ導体手段をマウントしている。一般に、基体層上の
電子エレメントの少なくともいくつかは集積回路チップ
からなる。基体層とスペーサボードはスペーサ板が相隣
る基体層の間にさし込まれるように交互に積み重ねられ
る。各スペーサボードはその板厚さを貫通しその両側に
ある基体層の上の電子部品の間を連結する多数の導電体
を持つ。
は、多数の概して平坦なダイヤモンド基体層と多数の概
して平坦なスペーサボードが提供される。各基体層はそ
の上に多数の電子エレメント及び電子エレメント間をつ
なぐ導体手段をマウントしている。一般に、基体層上の
電子エレメントの少なくともいくつかは集積回路チップ
からなる。基体層とスペーサボードはスペーサ板が相隣
る基体層の間にさし込まれるように交互に積み重ねられ
る。各スペーサボードはその板厚さを貫通しその両側に
ある基体層の上の電子部品の間を連結する多数の導電体
を持つ。
【００１３】ここにのべられる実施例において、スペー
サボードはそれらの平坦な厚みを貫通する多数の穴を持
つ絶縁材料とこの穴の内選ばれたものの中に置かれ、各
スペーサボードの両側にある基体層の上の電子エレメン
トの間を電気的につなぐ導体とから形成されている。こ
の具体例において、集積回路チップが前記基体層の片側
の上にマウントされ、複数の導体と絶縁材料の交互の層
が前記基体の他の側に配置されており、前記複数の導体
の少なくともいくつかは、集積回路チップと該基体層を
貫通する導電通路によってつながれている。
サボードはそれらの平坦な厚みを貫通する多数の穴を持
つ絶縁材料とこの穴の内選ばれたものの中に置かれ、各
スペーサボードの両側にある基体層の上の電子エレメン
トの間を電気的につなぐ導体とから形成されている。こ
の具体例において、集積回路チップが前記基体層の片側
の上にマウントされ、複数の導体と絶縁材料の交互の層
が前記基体の他の側に配置されており、前記複数の導体
の少なくともいくつかは、集積回路チップと該基体層を
貫通する導電通路によってつながれている。
【００１４】本発明から多数の利点が生じる。電子回路
エレメント、特に集積回路半導体チップが、エリア相互
接続（ａｒｅａ−ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）多層
構造において、非常に高い体積密度で実装でき、そして
チップが物理的に接近していてそれらの間の相互接続が
短い故に非常に高い周波数で運転できる。
エレメント、特に集積回路半導体チップが、エリア相互
接続（ａｒｅａ−ｉｎｔｅｒｃｏｎｎｅｃｔｅｄ）多層
構造において、非常に高い体積密度で実装でき、そして
チップが物理的に接近していてそれらの間の相互接続が
短い故に非常に高い周波数で運転できる。
【００１５】これらファクターの両方は、そのような３
次元相互接続構造体に通常加熱問題を引き起こす。この
問題は、従来の冷却技術で解かれたとしても１又はそれ
以上の次の不利益をこうむる：構造体の浸漬の必要性；
高価な、不便な、又は危険な冷媒の使用；及び回路パッ
ケージそれ自体の中に冷却流路（ｃｈａｎｎｅｌ）が必
要となること（これは、必然的に回路エレメントをより
遠くに離すことになり、それにより信号伝達時間を増し
構造体のサイズを大きくする傾向にある。）
次元相互接続構造体に通常加熱問題を引き起こす。この
問題は、従来の冷却技術で解かれたとしても１又はそれ
以上の次の不利益をこうむる：構造体の浸漬の必要性；
高価な、不便な、又は危険な冷媒の使用；及び回路パッ
ケージそれ自体の中に冷却流路（ｃｈａｎｎｅｌ）が必
要となること（これは、必然的に回路エレメントをより
遠くに離すことになり、それにより信号伝達時間を増し
構造体のサイズを大きくする傾向にある。）
【００１６
】例えばＣＲＡＹ２及びＣＲＡＹ３の３次元相互接続ス
ーパーコンピーターは両方共液体浸漬冷却を用いる。Ｃ
ＲＡＹ２においては、実装したＩＣデバイスは、フルオ
リナート冷却流体がＩＣダイスと直接接触するのを妨げ
るようにして用いられる。これは、裸のダイスに較べて
水平面内で直線実装密度における１桁に近い大きさの低
下及び垂直方向の積み重ねピッチにおける約３倍の低下
に行きつくであろう。ＣＲＡＹ３においては、フルオリ
ナート冷却流体は裸の半導体ＩＣダイスと直接接触して
いて、より高い回路密度を与える状況にある。しかし冷
却流体と接触するため汚染、腐食等の可能性の故に信頼
性に重大な不安がある。
】例えばＣＲＡＹ２及びＣＲＡＹ３の３次元相互接続ス
ーパーコンピーターは両方共液体浸漬冷却を用いる。Ｃ
ＲＡＹ２においては、実装したＩＣデバイスは、フルオ
リナート冷却流体がＩＣダイスと直接接触するのを妨げ
るようにして用いられる。これは、裸のダイスに較べて
水平面内で直線実装密度における１桁に近い大きさの低
下及び垂直方向の積み重ねピッチにおける約３倍の低下
に行きつくであろう。ＣＲＡＹ３においては、フルオリ
ナート冷却流体は裸の半導体ＩＣダイスと直接接触して
いて、より高い回路密度を与える状況にある。しかし冷
却流体と接触するため汚染、腐食等の可能性の故に信頼
性に重大な不安がある。
【００１７】更に、垂直相互接続構造が冷却流体の流れ
をふさがないためには、製造と再生の難しい外来品の使
用と非常に高価な垂直接続法が必要であった。３次元相
互接続系の液体浸漬冷却の代替法として、基体又はイン
タースペーサボード（ｉｎｔｅｒｓｐｅｒｓｅｒ ｂ
ｏａｒｄ）中に多数の小さな冷却流路が考えられよう。 しかしこれら流路が存在すると垂直相互接続路を設ける
ときの障害となり、系の連接性を下げ、更にそのような
方法は複雑で高価なものとなる傾向がある。
をふさがないためには、製造と再生の難しい外来品の使
用と非常に高価な垂直接続法が必要であった。３次元相
互接続系の液体浸漬冷却の代替法として、基体又はイン
タースペーサボード（ｉｎｔｅｒｓｐｅｒｓｅｒ ｂ
ｏａｒｄ）中に多数の小さな冷却流路が考えられよう。 しかしこれら流路が存在すると垂直相互接続路を設ける
ときの障害となり、系の連接性を下げ、更にそのような
方法は複雑で高価なものとなる傾向がある。
【００１８】本発明においては、ダイヤモンドの熱伝導
率が非常に高いので上に示した３次元回路構造体から熱
交換手段により適切な熱除去ができ、その熱交換手段は
、実質的に電子エレメント密度を損なわず垂直相互接続
密度を損なわず、又は物理的サイズを小さくしたいとの
願望を損なわない。
率が非常に高いので上に示した３次元回路構造体から熱
交換手段により適切な熱除去ができ、その熱交換手段は
、実質的に電子エレメント密度を損なわず垂直相互接続
密度を損なわず、又は物理的サイズを小さくしたいとの
願望を損なわない。
【００１９】
【実施例】本発明のそれ以上の特徴と利点は、添付図面
を参照した以下の詳細な記述からより容易に明らかにな
るであろう。
を参照した以下の詳細な記述からより容易に明らかにな
るであろう。
【００２０】図１を参照すると、本発明の一具体例であ
り、本発明方法の一具体例により作りうる電子回路１０
の外部表示が示されている。本発明は、部品間の距離が
最少でなければならない非常に高速の回路、及び集積回
路チップのように高密度で部品が存在し、熱の状態を制
御せねばならない他の回路に特に適用可能であるが、前
記電子回路はどんな種類のものでもよい。この回路機構
は、例えば、１以上のプロセッサ、コンピュータ、又は
スーパーコンピュータのような１つの大きなプロセッサ
もしくはコンピュータの一部、を構成してもよい。他の
形状であってもよいことが理解されるであろうが、構造
物１０は、本例では層をなす立方体を形成する。この立
方体は複数の概して平坦な基体層２０を含む。図示の例
ではそのような層が多数用いられている。
り、本発明方法の一具体例により作りうる電子回路１０
の外部表示が示されている。本発明は、部品間の距離が
最少でなければならない非常に高速の回路、及び集積回
路チップのように高密度で部品が存在し、熱の状態を制
御せねばならない他の回路に特に適用可能であるが、前
記電子回路はどんな種類のものでもよい。この回路機構
は、例えば、１以上のプロセッサ、コンピュータ、又は
スーパーコンピュータのような１つの大きなプロセッサ
もしくはコンピュータの一部、を構成してもよい。他の
形状であってもよいことが理解されるであろうが、構造
物１０は、本例では層をなす立方体を形成する。この立
方体は複数の概して平坦な基体層２０を含む。図示の例
ではそのような層が多数用いられている。
【００２１】基体層は高熱伝導性の電気絶縁材料からな
る。合成ダイヤモンドが最も好ましい。複数のスペーサ
層（あるいはスペーサ板と呼ぶ）３０がダイヤモンド層
２０の間にさし込まれる。そのようなスペーサ板の多数
が図示の例において用いられる。このスペーサ板もまた
概して平坦であり、好ましくは絶縁材料、例えばプラス
チックで形成され、相隣る基体層の間の接続のための多
数の垂直の相互接続手段を保有する。正方形直角状の（
直角平行六面体の）形状にするために基体層２０及びス
ペーサ板３０は共にほぼ正方形の形を持つであろうし、
立方体の形状にするためにこの構造体の高さはその縦方
向及び巾方向の寸法に近いであろう。
る。合成ダイヤモンドが最も好ましい。複数のスペーサ
層（あるいはスペーサ板と呼ぶ）３０がダイヤモンド層
２０の間にさし込まれる。そのようなスペーサ板の多数
が図示の例において用いられる。このスペーサ板もまた
概して平坦であり、好ましくは絶縁材料、例えばプラス
チックで形成され、相隣る基体層の間の接続のための多
数の垂直の相互接続手段を保有する。正方形直角状の（
直角平行六面体の）形状にするために基体層２０及びス
ペーサ板３０は共にほぼ正方形の形を持つであろうし、
立方体の形状にするためにこの構造体の高さはその縦方
向及び巾方向の寸法に近いであろう。
【００２２】初めに層２０及び３０の配列を理解するた
めに、分離された隣接層の対（２０及び３０）を示す図
４と６つの組立てた層を示す図５が参照されうる。図１
は又、冷却液マニホルド管９１を通して熱交換流体を受
取る熱交換用開孔９０、入力接点ブロック８１及び８２
（共同のケーブル８１Ａ及び８２Ａと共に）、及び入・
出力接点の列を保持してもよい上・下端圧力プレート８
４及び８５の最初の表示を示す。この積み重ねに、かみ
合わせと締め付け力をボルト９５で加える。このボルト
のうち２つが図１に示され、下端プレート８５中のねじ
を切った受け孔又はこのプレートの下側におかれるナッ
トとかみ合う。
めに、分離された隣接層の対（２０及び３０）を示す図
４と６つの組立てた層を示す図５が参照されうる。図１
は又、冷却液マニホルド管９１を通して熱交換流体を受
取る熱交換用開孔９０、入力接点ブロック８１及び８２
（共同のケーブル８１Ａ及び８２Ａと共に）、及び入・
出力接点の列を保持してもよい上・下端圧力プレート８
４及び８５の最初の表示を示す。この積み重ねに、かみ
合わせと締め付け力をボルト９５で加える。このボルト
のうち２つが図１に示され、下端プレート８５中のねじ
を切った受け孔又はこのプレートの下側におかれるナッ
トとかみ合う。
【００２３】本例においては、ダイヤモンド基体層２０
上の３６個のチップ２１０の配列を示す図２に最初に見
うるように、少なくともいくつかのダイヤモンド層は、
その上に多数の集積回路チップ又はダイス２１０がマウ
ントされている。この図においては、この基体は熱交換
用開孔９０を含む相対する端部を除外して示されている
。チップは縦及び横の列をなして並んでいるものとして
示されている。チップは適当なダイボンデイング法によ
り基体（又は、図８に見られるように基体上の金属被膜
）の上にマウントしてよい。熱伝導性エポキシはダイヤ
モンド基体とガリウムひ素又はけい素のダイスとの間の
熱膨張の違いに帰因するひずみを軽減するであろう。 電気絶縁と非常に高い熱伝導が必要な場合にはダイヤモ
ンドで充填した熱伝導性エポキシも使用しうるであろう
。チップ２１０は通常の正方形のものとして示されてい
る。もっとも基体２０の上にマウントされる部品の形、
寸法、数及び種類には、本発明の原理と矛盾しない限り
、種々のものがありうることは理解されよう。基体２０
（図４，５，７及び８も参照）は、チップ上の回路エレ
メントと連結される導体パターンを含む。
上の３６個のチップ２１０の配列を示す図２に最初に見
うるように、少なくともいくつかのダイヤモンド層は、
その上に多数の集積回路チップ又はダイス２１０がマウ
ントされている。この図においては、この基体は熱交換
用開孔９０を含む相対する端部を除外して示されている
。チップは縦及び横の列をなして並んでいるものとして
示されている。チップは適当なダイボンデイング法によ
り基体（又は、図８に見られるように基体上の金属被膜
）の上にマウントしてよい。熱伝導性エポキシはダイヤ
モンド基体とガリウムひ素又はけい素のダイスとの間の
熱膨張の違いに帰因するひずみを軽減するであろう。 電気絶縁と非常に高い熱伝導が必要な場合にはダイヤモ
ンドで充填した熱伝導性エポキシも使用しうるであろう
。チップ２１０は通常の正方形のものとして示されてい
る。もっとも基体２０の上にマウントされる部品の形、
寸法、数及び種類には、本発明の原理と矛盾しない限り
、種々のものがありうることは理解されよう。基体２０
（図４，５，７及び８も参照）は、チップ上の回路エレ
メントと連結される導体パターンを含む。
【００２４】図６は、チップ２１０上の金属接点パッド
２１１を基体２０の表面上の接点（又はパッド）２１に
連結するのに利用しうる技術の例を示す。この接点パッ
ドは、基体上の他の導電パターンと同様に、従来の金属
蒸着とリトグラフ技術を用いて塗ってパターン化しうる
。図６に見られるような個々のリード２１５を接続する
のに従来のリードボンディング機械利用しうる。又は、
ダイの回路エレメントと基体上の接点との間のカップリ
ングを実行するために、テープオートメイテドボンディ
ング（“ＴＡＢ”）として知られた技術においてテープ
状リードを用いうる。図７及び８に関連して更に述べる
ように、基体上の接点は基体中の導体と連結される。リ
ードボンディング技術は更に多数のものが当技術分野で
よく知られており、ここでも利用しうる。例えば、ダイ
ボンディング及びリードボンディングの機能の両方を含
むボンディング形式は“フリップチップ”ボンディング
である。このやり方では、集積回路ダイスの表面に散ら
ばる接点ダイの列は、基体上の対になるパッドの列には
んだ付けされ、こうしてダイスはうつ伏せで、即ち通常
の取付配置に関して裏返して取付けられる。
２１１を基体２０の表面上の接点（又はパッド）２１に
連結するのに利用しうる技術の例を示す。この接点パッ
ドは、基体上の他の導電パターンと同様に、従来の金属
蒸着とリトグラフ技術を用いて塗ってパターン化しうる
。図６に見られるような個々のリード２１５を接続する
のに従来のリードボンディング機械利用しうる。又は、
ダイの回路エレメントと基体上の接点との間のカップリ
ングを実行するために、テープオートメイテドボンディ
ング（“ＴＡＢ”）として知られた技術においてテープ
状リードを用いうる。図７及び８に関連して更に述べる
ように、基体上の接点は基体中の導体と連結される。リ
ードボンディング技術は更に多数のものが当技術分野で
よく知られており、ここでも利用しうる。例えば、ダイ
ボンディング及びリードボンディングの機能の両方を含
むボンディング形式は“フリップチップ”ボンディング
である。このやり方では、集積回路ダイスの表面に散ら
ばる接点ダイの列は、基体上の対になるパッドの列には
んだ付けされ、こうしてダイスはうつ伏せで、即ち通常
の取付配置に関して裏返して取付けられる。
【００２５】図３Ａについて言えば、ここにスペーサボ
ード又は分離板３０が示されている。これは、例えば精
度の高いプラスチック材料、例えばＧｅｎｅｒａｌ Ｅ
ｌｅｃｔｒｉｃ Ｃｏｒｐ．が販売しているＵｌｔｅｍ
（商標）のようなポリエーテルイミドで形成しうる。板
３０は、下に横たわる基体２０上のチップ２１０の列の
形状に適合する多数の比較的大きな孔３１（この例では
３６個ある）を持つ。こうしてこのスペーサボードはリ
ードボンド用のクリアランスを持って突き出したチップ
２１０を受け取り、その下の基体２０の表面上に実質的
に端と端をそろえて横たわるであろう。
ード又は分離板３０が示されている。これは、例えば精
度の高いプラスチック材料、例えばＧｅｎｅｒａｌ Ｅ
ｌｅｃｔｒｉｃ Ｃｏｒｐ．が販売しているＵｌｔｅｍ
（商標）のようなポリエーテルイミドで形成しうる。板
３０は、下に横たわる基体２０上のチップ２１０の列の
形状に適合する多数の比較的大きな孔３１（この例では
３６個ある）を持つ。こうしてこのスペーサボードはリ
ードボンド用のクリアランスを持って突き出したチップ
２１０を受け取り、その下の基体２０の表面上に実質的
に端と端をそろえて横たわるであろう。
【００２６】図３Ｂに見られるように、スペーサボード
３０は又、多数の比較的小さな円形孔３５（成形又は他
の手段、例えば機械的ドリル又はレーザードリルにより
作られる）を含む。それらのうち選ばれたもの（望むな
らば全て）は、このボード３０の下側に位置する基体２
０の上端面及びこのボードの上側に位置する基体２０の
下端の上の導体又は接点の間の垂直の接続として働くで
あろう導体３８を受けとる。ここに図示した例において
、導体３８は、導電性金属繊維を丸めて円柱にしたいわ
ゆる“ファズボタン（ｆａｚｚ ｂｕｔｔｏｎ）”で
ある。これは、このファズボタンの上下の基体上の列を
なして相対する接点パッドの電気的接続を助けるもので
ある。
３０は又、多数の比較的小さな円形孔３５（成形又は他
の手段、例えば機械的ドリル又はレーザードリルにより
作られる）を含む。それらのうち選ばれたもの（望むな
らば全て）は、このボード３０の下側に位置する基体２
０の上端面及びこのボードの上側に位置する基体２０の
下端の上の導体又は接点の間の垂直の接続として働くで
あろう導体３８を受けとる。ここに図示した例において
、導体３８は、導電性金属繊維を丸めて円柱にしたいわ
ゆる“ファズボタン（ｆａｚｚ ｂｕｔｔｏｎ）”で
ある。これは、このファズボタンの上下の基体上の列を
なして相対する接点パッドの電気的接続を助けるもので
ある。
【００２７】そのようなボード及びファズボタンの使用
は、当技術分野で既知であり、例えばＲ．Ｓｍｏｌｌｅ
ｙ，“Ｂｕｔｔｏｎ Ｂｏａｒｄ， Ｎ Ｎｅｗ Ｔｅ
ｃｈｎｏｌｏｇｙ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｆｏｒ
２ ａｎｄ ３ Ｄｉｍｅｎｓｉｏｎａｌ Ｐａｃｋ
ａｇｉｎｇ ”， Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏ
ｃｉｅｔｙ Ｆｏｒ Ｈｙｂｒｉｄ Ｍｉｃｌｏｃｌｅ
ｃｔｒｏｎｉｃｓ， Ａｎａｈｅｉｍ， Ｃａｌｉｆｏ
ｒｎｉａ（Ｎｏｖ．，１９８５）；及びＲ．Ｓｍｏｌｌ
ｅｙ，“Ｃｏｎｎｅｃｔｏｒｌｅｓｓ Ｈｉｇｈ Ｓｐ
ｅｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ ”， Ｇｏｖｅｒ
ｎｍｅｎｔ Ｍｉｃｒｏｃｉｒｃｕｉｔ Ａｐｐｌｉｃ
ａｔｉｏｎｓ Ｃｏｎｆｅｒｅｎｃｅ， Ｏｒｌａｎｄ
ｏ， Ｆｌｏｒｉｄａ（Ｏｃｔ．，１９８７）に述べら
れている。
は、当技術分野で既知であり、例えばＲ．Ｓｍｏｌｌｅ
ｙ，“Ｂｕｔｔｏｎ Ｂｏａｒｄ， Ｎ Ｎｅｗ Ｔｅ
ｃｈｎｏｌｏｇｙ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｆｏｒ
２ ａｎｄ ３ Ｄｉｍｅｎｓｉｏｎａｌ Ｐａｃｋ
ａｇｉｎｇ ”， Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏ
ｃｉｅｔｙ Ｆｏｒ Ｈｙｂｒｉｄ Ｍｉｃｌｏｃｌｅ
ｃｔｒｏｎｉｃｓ， Ａｎａｈｅｉｍ， Ｃａｌｉｆｏ
ｒｎｉａ（Ｎｏｖ．，１９８５）；及びＲ．Ｓｍｏｌｌ
ｅｙ，“Ｃｏｎｎｅｃｔｏｒｌｅｓｓ Ｈｉｇｈ Ｓｐ
ｅｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ ”， Ｇｏｖｅｒ
ｎｍｅｎｔ Ｍｉｃｒｏｃｉｒｃｕｉｔ Ａｐｐｌｉｃ
ａｔｉｏｎｓ Ｃｏｎｆｅｒｅｎｃｅ， Ｏｒｌａｎｄ
ｏ， Ｆｌｏｒｉｄａ（Ｏｃｔ．，１９８７）に述べら
れている。
【００２８】このファズボタンは、スペーサボード（ボ
タンボード）の中に、組立てライン上で手作業で、又は
自動挿入機械により挿入しうる。ボタンボード、ファズ
ボタン、及び挿入装置は、例えば、Ｃｉｎｃｈ， Ｃｏ
ｎｎｅｃｔｏｒＤｉｖｉｓｉｏｎ ｏｆ Ｌａｂｉｎａ
ｌ Ｃｏｍｐｏｎｅｎｔｓ Ａｎｄ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．，Ｅｌｋ Ｇｒｏｖｅ Ｖｉｌｌａｇｅ，
Ｉｌｌｉｎｏｉｓ により販売されている。スペーサボ
ード３０のために他のタイプの垂直接続導体列を用いる
方法を利用しうることは理解されよう。
タンボード）の中に、組立てライン上で手作業で、又は
自動挿入機械により挿入しうる。ボタンボード、ファズ
ボタン、及び挿入装置は、例えば、Ｃｉｎｃｈ， Ｃｏ
ｎｎｅｃｔｏｒＤｉｖｉｓｉｏｎ ｏｆ Ｌａｂｉｎａ
ｌ Ｃｏｍｐｏｎｅｎｔｓ Ａｎｄ Ｓｙｓｔｅｍｓ，
Ｉｎｃ．，Ｅｌｋ Ｇｒｏｖｅ Ｖｉｌｌａｇｅ，
Ｉｌｌｉｎｏｉｓ により販売されている。スペーサボ
ード３０のために他のタイプの垂直接続導体列を用いる
方法を利用しうることは理解されよう。
【００２９】ここに示した例において、図４及び５の基
体のいくつかの上に２０Ｃで一般的に示され、又図７及
び８に更に詳しく見られるようにダイヤモンド基体層２
０の各々の底に多層の導体パターンが施される。図７は
、基体２０の底側及びこの基体と共に利用しうる一種の
導体パターンの具体例の断面切欠き斜視図である。図７
の例において、間隔をあけた複数の導体２２０の層が１
つの方向に走り、それから垂直方向に間隔をあけた平面
内に複数の導体２３０の他の層が導体２２０の方向と垂
直の方向に走っている。要すれば、個々の導体のもっと
多くの層を設けたり他の導体配列を利用しうることは理
解されよう。
体のいくつかの上に２０Ｃで一般的に示され、又図７及
び８に更に詳しく見られるようにダイヤモンド基体層２
０の各々の底に多層の導体パターンが施される。図７は
、基体２０の底側及びこの基体と共に利用しうる一種の
導体パターンの具体例の断面切欠き斜視図である。図７
の例において、間隔をあけた複数の導体２２０の層が１
つの方向に走り、それから垂直方向に間隔をあけた平面
内に複数の導体２３０の他の層が導体２２０の方向と垂
直の方向に走っている。要すれば、個々の導体のもっと
多くの層を設けたり他の導体配列を利用しうることは理
解されよう。
【００３０】２４４に示されているように、導電通路を
用いて種々の層の導体の間の垂直接続を設けうる。これ
らの導体は基体２０を通る多数の導電性バイアポスト（
ｖｉａ ｐｏｓｔ）（例えば２５６，２６５等）にも
接触していてもよい。これは基体２０の上端面上の金属
被覆パターン、デバイス接点パッド又は垂直相互接続パ
ッドとの接触を可能にする。上・下端層の金属接点パッ
ドは、例えば、２１，２４８Ａ，２４８Ｂ，２４８Ｃ及
び２４８Ｄに示されている。図７には２つの下端パッド
２４８Ｃ及び２４８Ｄのみが見える。上下の導電性板２
４５及び２４２は金属被膜として施され（図８に見える
ように接点のための適当な開孔が設けられている）、そ
れぞれチップ２１０中のデバイスに電力を供給するため
の電位を帯びている。
用いて種々の層の導体の間の垂直接続を設けうる。これ
らの導体は基体２０を通る多数の導電性バイアポスト（
ｖｉａ ｐｏｓｔ）（例えば２５６，２６５等）にも
接触していてもよい。これは基体２０の上端面上の金属
被覆パターン、デバイス接点パッド又は垂直相互接続パ
ッドとの接触を可能にする。上・下端層の金属接点パッ
ドは、例えば、２１，２４８Ａ，２４８Ｂ，２４８Ｃ及
び２４８Ｄに示されている。図７には２つの下端パッド
２４８Ｃ及び２４８Ｄのみが見える。上下の導電性板２
４５及び２４２は金属被膜として施され（図８に見える
ように接点のための適当な開孔が設けられている）、そ
れぞれチップ２１０中のデバイスに電力を供給するため
の電位を帯びている。
【００３１】この例において、下端金属被膜２４２はバ
イアス電圧ＶＤＤ′に連結され、基体の上端面上の金属
被膜２４５は接地基準電位に連結されるであろう。複数
の導体の層及び個々の導体は、本例がそうであるように
、それらの間に、一般的に２４７で示されている適当な
絶縁材料、例えば“ＢＣＢ”（ベンゾシクロブテン）を
存在させてもよい。リングラフィー技術を用いて金属層
を施しエッチングを行う技術は当技術分野でよく知られ
ており、それ自体、ここでは発明性あるものではない。 例えば、Ｔｕｍｍａｌａ ｅｔ ａｌ．， “Ｍｉｃｌ
ｏｅｌｅｃｔｒｏｎｉｃｓ Ｐａｃｋａｇｉｎｇ Ｈａ
ｎｄｂｏｏｋ”，Ｖａｎ Ｎｏｓｔｒａｎｄ Ｒｅｉｎ
ｈｏｌｄ（１９８９）を参照しうる。
イアス電圧ＶＤＤ′に連結され、基体の上端面上の金属
被膜２４５は接地基準電位に連結されるであろう。複数
の導体の層及び個々の導体は、本例がそうであるように
、それらの間に、一般的に２４７で示されている適当な
絶縁材料、例えば“ＢＣＢ”（ベンゾシクロブテン）を
存在させてもよい。リングラフィー技術を用いて金属層
を施しエッチングを行う技術は当技術分野でよく知られ
ており、それ自体、ここでは発明性あるものではない。 例えば、Ｔｕｍｍａｌａ ｅｔ ａｌ．， “Ｍｉｃｌ
ｏｅｌｅｃｔｒｏｎｉｃｓ Ｐａｃｋａｇｉｎｇ Ｈａ
ｎｄｂｏｏｋ”，Ｖａｎ Ｎｏｓｔｒａｎｄ Ｒｅｉｎ
ｈｏｌｄ（１９８９）を参照しうる。
【００３２】図８を参照して、ここには、代表的なダイ
ヤモンド基体層２０、その上に乗せられたリードと接点
構造体、隣接するスペーサボード３０、並びに基体２０
の上下端表面上の接点パッドに連結されたスペーサボー
ド中の代表的なファズボタンの断面図が示されている。 特に、初めに図７に関連して述べたように、ダイヤモン
ド基体２０及び層をなす導体のパターン（例えば２４２
，２２０，２３０及び２４９）の代表的なものが示され
ている。図８の例において、金属被膜平面２４５（接地
基準電位にある）が、チップ２１０が基体に接着さるべ
き領域を含む基体２０の有用な領域上に蒸着されている
のが見える。図８に、パッド接点２１１及び２１並びに
初めに図６に関連して述べた電線又はＡＴＢ金属接続２
１５と共にチップ２１０の一部が示されている。図８の
例において、基体２０の上、下端の上の接点パッドの間
の接続を与えるものとして導電通路２５５，２５６，２
６３及び２６５が示されている。（対応する通路の代表
が図７に示されている。）特に、通路２５５は接点パッ
ド２１を導体列２２０の導体２６０に連結する。ここか
ら、通路（２４４）及びその先の導体によってパッド２
４８Ｃへ連結が行なわれる。パッド２４８Ｃは、この例
では下に横たわるスペーサボード３０中のファズボタン
３８Ｅにつながっている。
ヤモンド基体層２０、その上に乗せられたリードと接点
構造体、隣接するスペーサボード３０、並びに基体２０
の上下端表面上の接点パッドに連結されたスペーサボー
ド中の代表的なファズボタンの断面図が示されている。 特に、初めに図７に関連して述べたように、ダイヤモン
ド基体２０及び層をなす導体のパターン（例えば２４２
，２２０，２３０及び２４９）の代表的なものが示され
ている。図８の例において、金属被膜平面２４５（接地
基準電位にある）が、チップ２１０が基体に接着さるべ
き領域を含む基体２０の有用な領域上に蒸着されている
のが見える。図８に、パッド接点２１１及び２１並びに
初めに図６に関連して述べた電線又はＡＴＢ金属接続２
１５と共にチップ２１０の一部が示されている。図８の
例において、基体２０の上、下端の上の接点パッドの間
の接続を与えるものとして導電通路２５５，２５６，２
６３及び２６５が示されている。（対応する通路の代表
が図７に示されている。）特に、通路２５５は接点パッ
ド２１を導体列２２０の導体２６０に連結する。ここか
ら、通路（２４４）及びその先の導体によってパッド２
４８Ｃへ連結が行なわれる。パッド２４８Ｃは、この例
では下に横たわるスペーサボード３０中のファズボタン
３８Ｅにつながっている。
【００３３】他にも基体２０の表面上の比較的大きなパ
ッド２４８Ｂが、通路２５６及び層間通路２６１の積み
重ねにより、基体の下端の上の接点２４８Ｄに接続され
ている。基体２０の上端上の接点２４８Ｂは、この例で
は、上に横たわるスペーサボード３０中のファズボタン
３８Ａに連結され、接点２４８Ｄは下に横たわるスペー
サボード中のファズボタン３８Ｂに連結されている。上
に横たわるスペーサボード中の代表的なファズボタン３
８Ｄも示され、これは導体２６６及び２６７に連結する
接点パッド２４８Ａにつながっている。他の通路の例、
２６３はチップ２１０の下に示されている。これは、基
体２０の上端上の基礎板２４５を多層接続体の下端にあ
る他の基礎板２４９に連結する。
ッド２４８Ｂが、通路２５６及び層間通路２６１の積み
重ねにより、基体の下端の上の接点２４８Ｄに接続され
ている。基体２０の上端上の接点２４８Ｂは、この例で
は、上に横たわるスペーサボード３０中のファズボタン
３８Ａに連結され、接点２４８Ｄは下に横たわるスペー
サボード中のファズボタン３８Ｂに連結されている。上
に横たわるスペーサボード中の代表的なファズボタン３
８Ｄも示され、これは導体２６６及び２６７に連結する
接点パッド２４８Ａにつながっている。他の通路の例、
２６３はチップ２１０の下に示されている。これは、基
体２０の上端上の基礎板２４５を多層接続体の下端にあ
る他の基礎板２４９に連結する。
【００３４】図９は、電力カップリング、入・出力信号
接続、アセンブリーフォース（ａｓｓｅｍｂｌｙ ｆ
ｏｒｃｅ）、及び回路１０からの熱除去のための本例の
一般的なプランを示す。図９に初めに見えるように、バ
アイアス電位ＶＤＤ及び接地基準電位が、それぞれ回路
立体１０の１つの側に沿った垂直な電力接点ストリップ
（ｖｅｒｔｉｃａｌ ｐｏｗｅｒ ｃｏｎｔａｃｔ ｓ
ｔｒｉｐｓ）１８１及び１８２、並びに立方体１０の反
対側に沿った垂直電力ストリップ１９１及び１９２（見
えない）に負荷される。入力接点ブロック８１及び８２
（図１参照）がこの目的に用いられる。入・出力の接続
は、本例において立方体１０の上・下端に（電力接点ブ
ロックの間の側だけでなく）適用してもよい。これは前
述の層及びボタンボード接触のかみ合わせ及び保持に利
用される力と同様である。
接続、アセンブリーフォース（ａｓｓｅｍｂｌｙ ｆ
ｏｒｃｅ）、及び回路１０からの熱除去のための本例の
一般的なプランを示す。図９に初めに見えるように、バ
アイアス電位ＶＤＤ及び接地基準電位が、それぞれ回路
立体１０の１つの側に沿った垂直な電力接点ストリップ
（ｖｅｒｔｉｃａｌ ｐｏｗｅｒ ｃｏｎｔａｃｔ ｓ
ｔｒｉｐｓ）１８１及び１８２、並びに立方体１０の反
対側に沿った垂直電力ストリップ１９１及び１９２（見
えない）に負荷される。入力接点ブロック８１及び８２
（図１参照）がこの目的に用いられる。入・出力の接続
は、本例において立方体１０の上・下端に（電力接点ブ
ロックの間の側だけでなく）適用してもよい。これは前
述の層及びボタンボード接触のかみ合わせ及び保持に利
用される力と同様である。
【００３５】これらの機能は図９中の矢印１２０及び１
３０によって表わされ、図１の接触ボード８５、キャッ
プ及びボルト９５も引用しうる。この立方体の残りの２
つの表面は、熱交換流体でこの立方体から熱を除くため
に用いられる。この機能は図９中の矢印１４１及び１４
２で示されている。図１に関連して始めに述べた熱交換
用開孔９０及び熱交換流体にも参照がされうる。
３０によって表わされ、図１の接触ボード８５、キャッ
プ及びボルト９５も引用しうる。この立方体の残りの２
つの表面は、熱交換流体でこの立方体から熱を除くため
に用いられる。この機能は図９中の矢印１４１及び１４
２で示されている。図１に関連して始めに述べた熱交換
用開孔９０及び熱交換流体にも参照がされうる。
【００３６】図１０，１１は基体層２０上の接地板（引
用数字２４５−図８も参照）及びＶＤＤ板（引用数字２
４２−図７，８も参照）用のそれぞれ上端及び下端の始
めの金属被膜を示す。両ケースにおいて始めの金属被膜
が示されている。例えば図７及び８に示されているよう
に、接点と導体の配置のためにこれらの周囲に絶縁領域
を形成するために金属の一部が除かれるであろうことが
理解される。
用数字２４５−図８も参照）及びＶＤＤ板（引用数字２
４２−図７，８も参照）用のそれぞれ上端及び下端の始
めの金属被膜を示す。両ケースにおいて始めの金属被膜
が示されている。例えば図７及び８に示されているよう
に、接点と導体の配置のためにこれらの周囲に絶縁領域
を形成するために金属の一部が除かれるであろうことが
理解される。
【００３７】図１０及び１１に見られるように、両金属
被膜は基体層２０よりもやや小さな寸法を持っている。 従って、接地板２４５用のタブ２４５Ａ及び２４５Ｂ並
びにＶＤＤ板２４２用のタブ２４２Ａ及び２４２Ｂの部
分を除いて金属皮膜の外側に基体材料の縁が存在する。 各タブはダイヤモンド基体の側端を廻って連続し基体２
０の反対側で終わっている。従って図１０のタブ２４５
Ａ及び２４５Ｂの端が図１１に見え、図１１のタブ２４
２Ａ及び２４２Ｂの端が図１０に見える。異なった基体
層の対応するタブの端部は図９のストリップ１８１，１
８２，１９１及び１９２を構成する。
被膜は基体層２０よりもやや小さな寸法を持っている。 従って、接地板２４５用のタブ２４５Ａ及び２４５Ｂ並
びにＶＤＤ板２４２用のタブ２４２Ａ及び２４２Ｂの部
分を除いて金属皮膜の外側に基体材料の縁が存在する。 各タブはダイヤモンド基体の側端を廻って連続し基体２
０の反対側で終わっている。従って図１０のタブ２４５
Ａ及び２４５Ｂの端が図１１に見え、図１１のタブ２４
２Ａ及び２４２Ｂの端が図１０に見える。異なった基体
層の対応するタブの端部は図９のストリップ１８１，１
８２，１９１及び１９２を構成する。
【００３８】図１２は、代表的スペーサボード３０の反
対側の多数の代表的ダイヤモンド基体２０上のストリッ
プ１８１の断面表示を示す。ＶＤＤ金属被膜２４２はそ
れらの各基体層の端を包むタブ２４２Ａを持っているの
が見え、接地金属被膜２４５は（この図で見る限り）各
基体の上端上に付着しているのが見える。導電通路２４
２Ｃが示されており（図１３中にも破線で示されている
）、これら導体は、金属被膜の端部の角２４２Ｄ及び２
４２Ｅ（図１２）が弱く形成されているかすり減ったと
きに、金属被膜への良好な接触を確保するために包み込
みと共同して、用いられる。図１２は又１８１のような
ストリップへの接触をどうやって行なうかを示す。この
図はコンタクトブロック８１を示しており、これは、こ
の例では、ボード８１の中の孔に詰められたファズボタ
ン８１Ｂを用いてＶＤＤを金属電力棒８１Ａからストリ
ップ１８１を構成するタブ２４２Ａへ運ぶ。ストリップ
又は他の回路装置に電力を供給するのに代替手段を利用
しうることが理解されよう。
対側の多数の代表的ダイヤモンド基体２０上のストリッ
プ１８１の断面表示を示す。ＶＤＤ金属被膜２４２はそ
れらの各基体層の端を包むタブ２４２Ａを持っているの
が見え、接地金属被膜２４５は（この図で見る限り）各
基体の上端上に付着しているのが見える。導電通路２４
２Ｃが示されており（図１３中にも破線で示されている
）、これら導体は、金属被膜の端部の角２４２Ｄ及び２
４２Ｅ（図１２）が弱く形成されているかすり減ったと
きに、金属被膜への良好な接触を確保するために包み込
みと共同して、用いられる。図１２は又１８１のような
ストリップへの接触をどうやって行なうかを示す。この
図はコンタクトブロック８１を示しており、これは、こ
の例では、ボード８１の中の孔に詰められたファズボタ
ン８１Ｂを用いてＶＤＤを金属電力棒８１Ａからストリ
ップ１８１を構成するタブ２４２Ａへ運ぶ。ストリップ
又は他の回路装置に電力を供給するのに代替手段を利用
しうることが理解されよう。
【００３９】図１４は、水のような熱交換流体を初めに
図１に示した熱交換開孔９０を通して循環させうる方法
を示す。この図は、チップ２１０を乗せた多数のダイヤ
モンド基体層２０及び間にはさまるスペーサボード３０
を示す。開孔９０（図１を次いで図１５の基体の平面図
を参照）及び後記流路のシール用に設けられたｏ−リン
グ又はパッキン９４で形成される流路を通って、冷却流
体が垂直に流れるであろう。冷却領域ではエレクトロニ
クス活動領域で要求される程の均一な厚さと高度の表面
仕上げは必要でないことは理解されよう。例えば、材料
の入手を考慮したときそれが望ましければ、基体はこの
領域で厚さに少しテーパーを付けられよう。それ以上の
冷却が立方体の隣接する端部、例えば電力接点用に利用
されるストリップの間に設けることができよう。もっと
もこれによって入手できる限定された追加の冷却は、図
１に代表的コンタクトボード６１及びケーブル６１Ａで
示されているような、これらの領域を用いて端部信号接
触を直接ボードに行なう能力を犠牲にするに値すること
は多分ないであろう。この領域を冷却に用いることは、
回路モジュールへの多数の接続を提供する方法としての
ダミー（ｄｕｍｍｙ）基体ボードの使用をも困難にする
であろう。
図１に示した熱交換開孔９０を通して循環させうる方法
を示す。この図は、チップ２１０を乗せた多数のダイヤ
モンド基体層２０及び間にはさまるスペーサボード３０
を示す。開孔９０（図１を次いで図１５の基体の平面図
を参照）及び後記流路のシール用に設けられたｏ−リン
グ又はパッキン９４で形成される流路を通って、冷却流
体が垂直に流れるであろう。冷却領域ではエレクトロニ
クス活動領域で要求される程の均一な厚さと高度の表面
仕上げは必要でないことは理解されよう。例えば、材料
の入手を考慮したときそれが望ましければ、基体はこの
領域で厚さに少しテーパーを付けられよう。それ以上の
冷却が立方体の隣接する端部、例えば電力接点用に利用
されるストリップの間に設けることができよう。もっと
もこれによって入手できる限定された追加の冷却は、図
１に代表的コンタクトボード６１及びケーブル６１Ａで
示されているような、これらの領域を用いて端部信号接
触を直接ボードに行なう能力を犠牲にするに値すること
は多分ないであろう。この領域を冷却に用いることは、
回路モジュールへの多数の接続を提供する方法としての
ダミー（ｄｕｍｍｙ）基体ボードの使用をも困難にする
であろう。
【００４０】ダイヤモンド基体のエレクトロニクス活動
領域（例えば図２又は１５）は、一般には１００ｍｍ（
４インチ）平方のオーダーである。これはこの用途への
天然ダイヤモンドの使用を除外する。小さなパーセンテ
ージ（例えば１％）のメタン炭素源を使用し水素直流ア
ークトーチの使用のような化学蒸着（ＣＶＤ）法により
、合成ダイヤモンドを必要な範囲の寸法と厚さに成長さ
せうる。ダイヤモンドＣＶＤ成長技術は当技術分野で既
知であり、例えばＡｎｎｕａｌ Ｒｅｖｉｅｗｓ ｏｆ
Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ， Ｖｏｌ．１７
， ｐｇ．１６１（１９８７）中のＲ．Ｃ．ＤｅＶｒｉ
ｅｓ の記事を精査されたい。出現しうる材料技術に関
しては、改善されたダイヤモンドＣＶＤ成長技術が将来
出現しそうであるが、本発明への応用にとっては、現在
の技術では合成ダイヤモンド材料を必要な範囲の領域と
厚さに成長させることができる。
領域（例えば図２又は１５）は、一般には１００ｍｍ（
４インチ）平方のオーダーである。これはこの用途への
天然ダイヤモンドの使用を除外する。小さなパーセンテ
ージ（例えば１％）のメタン炭素源を使用し水素直流ア
ークトーチの使用のような化学蒸着（ＣＶＤ）法により
、合成ダイヤモンドを必要な範囲の寸法と厚さに成長さ
せうる。ダイヤモンドＣＶＤ成長技術は当技術分野で既
知であり、例えばＡｎｎｕａｌ Ｒｅｖｉｅｗｓ ｏｆ
Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ， Ｖｏｌ．１７
， ｐｇ．１６１（１９８７）中のＲ．Ｃ．ＤｅＶｒｉ
ｅｓ の記事を精査されたい。出現しうる材料技術に関
しては、改善されたダイヤモンドＣＶＤ成長技術が将来
出現しそうであるが、本発明への応用にとっては、現在
の技術では合成ダイヤモンド材料を必要な範囲の領域と
厚さに成長させることができる。
【００４１】更に、米国特許Ｎｏ． ４，４７１，００
３；４，４８７，１６９；４，６９１，６６２；４，６
３０，５６６；４，５８５，６６８及び４，５０７，５
８８に開示された装置と技術のみならずＰｒｏｃｅｅｄ
ｉｎｇｓ ｏｆ ｔｈｅ“Ｆｉｒｓｔ Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｄｉａｍｏ
ｎｄ ａｎｄ Ｄｉａｍｏｎｄ−Ｌｉｋｅ Ｆｉｌｍｓ
”， Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓ
ｏｃｉｅｔｙ，Ｐｅｎｎｉｎｇｔｏｎ，ＮＪ， Ｐｒｏ
ｃｅｅｄｉｎｇｓ Ｖｏｌ．８９−１２（１９８９）；
Ｂ．Ｖ．Ｓｐｉｔｚｙｎ， Ｌ．Ｌ．Ｂｏｕｌｏｖ，
ａｎｄＢ．Ｖ．Ｄｅｒｊａｇｕｉｎ， Ｐｒｏｇｒｅｓ
ｓ ｉｎ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ａｎｄ Ｃ
ｈａｒａｃｔｅｒｉｚａｔｉｏｎ １７， ｐｇ．７９
（１９８８）；Ｐ．Ｄ．Ｇｉｇｌ， Ｎｅｗ Ｓｙｎｔ
ｈｅｓｉｓ Ｔｅｃｈｎｉｑｕｅｓ， Ｐｒｏｐｅｒｔ
ｉｅｓ， Ａｎｄ ＡｐｐｌｉｃａｔｉｏｎｓＦｏｒ
Ｉｎｄｕｓｔｒｉａｌ Ｄｉａｍｏｎｄ， ＩＤＡ Ｕ
ｌｔｒａｈａｒｄ Ｍａｔｅｒｉａｌｓ Ｓｅｍｉｎａ
ｒ， Ｔｏｒｏｎｔｏ， Ｃａｎａｄａ（Ｓｅｐｔ．，
１９８９） を参照することができる。
３；４，４８７，１６９；４，６９１，６６２；４，６
３０，５６６；４，５８５，６６８及び４，５０７，５
８８に開示された装置と技術のみならずＰｒｏｃｅｅｄ
ｉｎｇｓ ｏｆ ｔｈｅ“Ｆｉｒｓｔ Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｄｉａｍｏ
ｎｄ ａｎｄ Ｄｉａｍｏｎｄ−Ｌｉｋｅ Ｆｉｌｍｓ
”， Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓ
ｏｃｉｅｔｙ，Ｐｅｎｎｉｎｇｔｏｎ，ＮＪ， Ｐｒｏ
ｃｅｅｄｉｎｇｓ Ｖｏｌ．８９−１２（１９８９）；
Ｂ．Ｖ．Ｓｐｉｔｚｙｎ， Ｌ．Ｌ．Ｂｏｕｌｏｖ，
ａｎｄＢ．Ｖ．Ｄｅｒｊａｇｕｉｎ， Ｐｒｏｇｒｅｓ
ｓ ｉｎ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ａｎｄ Ｃ
ｈａｒａｃｔｅｒｉｚａｔｉｏｎ １７， ｐｇ．７９
（１９８８）；Ｐ．Ｄ．Ｇｉｇｌ， Ｎｅｗ Ｓｙｎｔ
ｈｅｓｉｓ Ｔｅｃｈｎｉｑｕｅｓ， Ｐｒｏｐｅｒｔ
ｉｅｓ， Ａｎｄ ＡｐｐｌｉｃａｔｉｏｎｓＦｏｒ
Ｉｎｄｕｓｔｒｉａｌ Ｄｉａｍｏｎｄ， ＩＤＡ Ｕ
ｌｔｒａｈａｒｄ Ｍａｔｅｒｉａｌｓ Ｓｅｍｉｎａ
ｒ， Ｔｏｒｏｎｔｏ， Ｃａｎａｄａ（Ｓｅｐｔ．，
１９８９） を参照することができる。
【００４２】図２中の全チップ２１０が本質的に同じ電
力消散をするような応用においては、基体上の熱条件を
、均一な電力密度Ｐ／Ａが基体の全領域にかかっている
と近似しても合理的であろう。
力消散をするような応用においては、基体上の熱条件を
、均一な電力密度Ｐ／Ａが基体の全領域にかかっている
と近似しても合理的であろう。
【００４３】そのような均一な電力密度のケースについ
ては、熱伝導のみを仮定して、もし基体の厚さがｚであ
り、その熱伝導率がｋであり、そして吸熱器平面の間隔
がＬであるならば吸熱器温度Ｔｏを越える基体中の最高
温度上昇は次式（１）で与えられるであろう：
ＴＭ −ＴＯ ＝（Ｐ／Ａ）Ｌ２ ／８ｋｚ
（１
）ここにＴＭ は基体（吸熱器の間の中間の平面）の最
高温度である。
ては、熱伝導のみを仮定して、もし基体の厚さがｚであ
り、その熱伝導率がｋであり、そして吸熱器平面の間隔
がＬであるならば吸熱器温度Ｔｏを越える基体中の最高
温度上昇は次式（１）で与えられるであろう：
ＴＭ −ＴＯ ＝（Ｐ／Ａ）Ｌ２ ／８ｋｚ
（１
）ここにＴＭ は基体（吸熱器の間の中間の平面）の最
高温度である。
【００４４】もし基体が正方形（両辺＝Ｌ）であれば、
面積Ａ＝Ｌ２ であり、式（１）から熱抵抗が次式（２
）として得られる： Ｒｔｈ＝（ＴＭ −ＴＯ ）／Ｐ＝１／８ｋｚ
（２）ここに電力Ｐは前記正方形基体に均一に分布す
る全電力である。
面積Ａ＝Ｌ２ であり、式（１）から熱抵抗が次式（２
）として得られる： Ｒｔｈ＝（ＴＭ −ＴＯ ）／Ｐ＝１／８ｋｚ
（２）ここに電力Ｐは前記正方形基体に均一に分布す
る全電力である。
【００４５】式（２）の使用の例として、合成ダイヤモ
ンドの今日迄に報告された最高の室温熱伝導率は約ｋ＝
１６００Ｗ／ｍＫである。式（２）から、２つの相対す
る側にある吸熱器を持ち、厚さｚ＝１ｍｍの正方形の基
体の熱抵抗はおよそＲｔｈ＝０．０７８Ｋ／ワットであ
ろう。 図２の例で基体上に３６個のチップがあり、それぞれ１
０ワットを消散し、全電力Ｐ＝３６０ワットのとき、温
度上昇は吸熱器の温度を越えてただのＴＭ −ＴＯ ＝
２８Ｋにすぎないであろう。従って高い電力レベルであ
っても基体厚さ約１ｍｍを使用しえ、厚さの選定（組立
ての間構造上の完全性を維持する必要な最小厚さ以上と
して）は、実際の熱伝導率、基体の寸法、コスト、デバ
イスの電力密度、及び望みの最高温度上昇のような因子
によって決定される。
ンドの今日迄に報告された最高の室温熱伝導率は約ｋ＝
１６００Ｗ／ｍＫである。式（２）から、２つの相対す
る側にある吸熱器を持ち、厚さｚ＝１ｍｍの正方形の基
体の熱抵抗はおよそＲｔｈ＝０．０７８Ｋ／ワットであ
ろう。 図２の例で基体上に３６個のチップがあり、それぞれ１
０ワットを消散し、全電力Ｐ＝３６０ワットのとき、温
度上昇は吸熱器の温度を越えてただのＴＭ −ＴＯ ＝
２８Ｋにすぎないであろう。従って高い電力レベルであ
っても基体厚さ約１ｍｍを使用しえ、厚さの選定（組立
ての間構造上の完全性を維持する必要な最小厚さ以上と
して）は、実際の熱伝導率、基体の寸法、コスト、デバ
イスの電力密度、及び望みの最高温度上昇のような因子
によって決定される。
【００４６】これについて設計例を示せば、図２に示し
た基体の面積は約４インチ平方であり、これに２つの相
対する端に熱交換流体を受けとる孔９０のための追加の
０．６インチが加わる。原基体は少し大きくて望みの寸
法にレーザーで切る。端部金属被膜の質を維持するため
にレーザーで切った後機械仕上げをしてもよい。現在の
技術を用いて成長させたままの合成ダイヤモンド基体層
は一般に１つの比較的平滑な面と１つの比較的粗い面（
ダイヤモンド結晶成長面に由来する）とを持ち、意義あ
る厚さ変化がある。
た基体の面積は約４インチ平方であり、これに２つの相
対する端に熱交換流体を受けとる孔９０のための追加の
０．６インチが加わる。原基体は少し大きくて望みの寸
法にレーザーで切る。端部金属被膜の質を維持するため
にレーザーで切った後機械仕上げをしてもよい。現在の
技術を用いて成長させたままの合成ダイヤモンド基体層
は一般に１つの比較的平滑な面と１つの比較的粗い面（
ダイヤモンド結晶成長面に由来する）とを持ち、意義あ
る厚さ変化がある。
【００４７】望みの表面平滑さと仕上げとを得るために
２種のアプローチのし方がある。除去と積層である。例
えば、厚さ１ｍｍのダイヤモンド基体を得るための除去
アプローチにはエレクトロニクス活動領域にわたって最
小１ｍｍに成長させ次いで１ｍｍの厚さに迄摩耗するか
みがく（これは時間がかかるが、２面みがきによって改
善されよう）か、又はこの目的のためにレーザー除去も
しくは化学的／機械的艶出し技術を施す方法がある。
２種のアプローチのし方がある。除去と積層である。例
えば、厚さ１ｍｍのダイヤモンド基体を得るための除去
アプローチにはエレクトロニクス活動領域にわたって最
小１ｍｍに成長させ次いで１ｍｍの厚さに迄摩耗するか
みがく（これは時間がかかるが、２面みがきによって改
善されよう）か、又はこの目的のためにレーザー除去も
しくは化学的／機械的艶出し技術を施す方法がある。
【００４８】他の技術としては、比較的薄い基体を成長
させ、次いで粗い面をセラミックのような他の材料で望
みの厚さにまで積層する方法がある。これは平均熱伝導
率をいくぶん下げるであろうが、もし初めのダイヤモン
ド層がかなり均一な厚さであれば、これは重大な問題に
はならないであろう。この方法は、冷却の要請がダイヤ
モンドの厚さ０．５ｍｍ又はそれ未満で足りるときは、
特に魅力的である。
させ、次いで粗い面をセラミックのような他の材料で望
みの厚さにまで積層する方法がある。これは平均熱伝導
率をいくぶん下げるであろうが、もし初めのダイヤモン
ド層がかなり均一な厚さであれば、これは重大な問題に
はならないであろう。この方法は、冷却の要請がダイヤ
モンドの厚さ０．５ｍｍ又はそれ未満で足りるときは、
特に魅力的である。
【００４９】バイアホールを得ることに関しては、多数
のＩＣピンとそれらの基体の他の側にある高密度多層相
互接続への接続を支持するために、かなり高いアスペク
ト比のバイアホールにするのが望ましい。直径２〜４ミ
ル（０．０５ｍｍ〜０．１ｍｍ）が望ましいであろう。 もっともより大きい寸法も許容しうるであろうが。ダイ
ヤモンドの硬さの故に機械的穴あけは限定される。従っ
てバイアホールのレーザー穴あけが好ましい。積層した
基体を用いるのであれば、この積層材料はレーザー穴あ
け工程に適合するものでなければならない。レーザー切
りだけでなくレーザー穴あけ操作は高熱を伴なう。これ
はダイヤモンドの局部的グラファイト化を引き起こしそ
の絶縁性を喪失させうる。これによりダイヤモンドへの
レーザー切り操作後の端部処理及びレーザー穴あけ工程
における導電性領域が、レーザーで穴をあけたバイアホ
ールから拡がり過ぎないようにする注意が必要となろう
。さもないと通路間の又は通路から他の金属被膜への許
容できない電気伝導が生ずるだろう。
のＩＣピンとそれらの基体の他の側にある高密度多層相
互接続への接続を支持するために、かなり高いアスペク
ト比のバイアホールにするのが望ましい。直径２〜４ミ
ル（０．０５ｍｍ〜０．１ｍｍ）が望ましいであろう。 もっともより大きい寸法も許容しうるであろうが。ダイ
ヤモンドの硬さの故に機械的穴あけは限定される。従っ
てバイアホールのレーザー穴あけが好ましい。積層した
基体を用いるのであれば、この積層材料はレーザー穴あ
け工程に適合するものでなければならない。レーザー切
りだけでなくレーザー穴あけ操作は高熱を伴なう。これ
はダイヤモンドの局部的グラファイト化を引き起こしそ
の絶縁性を喪失させうる。これによりダイヤモンドへの
レーザー切り操作後の端部処理及びレーザー穴あけ工程
における導電性領域が、レーザーで穴をあけたバイアホ
ールから拡がり過ぎないようにする注意が必要となろう
。さもないと通路間の又は通路から他の金属被膜への許
容できない電気伝導が生ずるだろう。
【００５０】バイアホールの金属充填に関しては、メッ
キ又は従来の金属ペースト型充填を利用しうる。但しそ
のときの温度をダイヤモンドのグラファイト化温度より
低く保つよう注意を要する。導電性エポキシも用いえよ
う。しかし、基体の上部及び下部の表面上の金属被膜層
へのより信頼性の低い、より高い抵抗接触をもたらすで
あろう。
キ又は従来の金属ペースト型充填を利用しうる。但しそ
のときの温度をダイヤモンドのグラファイト化温度より
低く保つよう注意を要する。導電性エポキシも用いえよ
う。しかし、基体の上部及び下部の表面上の金属被膜層
へのより信頼性の低い、より高い抵抗接触をもたらすで
あろう。
【００５１】金属層、導体及び接点を設けることに関し
ては、接着性のかなり厚い（例えば、高電力用には１又
は２ミル）金属被膜を基体の上端及び下端に、そして電
力接点用に用いられる端に設けるのが望ましい。ダイヤ
モンド上への金属被覆に適当な技術は、例えば、良好な
接着性のためのチタン／白金／金の薄いフィルムのＲＦ
スパッターに引続く望みの厚さを達するための選択的メ
ッキであろう。上述のように、主な多層相互接続系はダ
イヤモンド基体の下端にある。これは上端に乗っている
ＩＣダイスの熱抵抗を損なわないため、又相互接続密度
を、ダイスの下の金属「熱通路」柱又はタブ接合用敷地
の必要のため、低下させることのないようにするためで
ある。しかしながら、上端には、パッドサイズ（及びそ
れによる「ファズボタン」スペーサボードアラインメン
ト許容差（ｔｏｌｅｒａｎｃｅｓ）への回路ボード）と
パワーハンドリング（ＩＲドロップと金属移行問題）に
役立つ第１層金属被膜領域との間の深刻な妥協を避ける
ためにパッド（これは「ファズボタン」と接触する。）
用の第２の金属被膜レベルがあるのが好ましい。銅／Ｂ
ＣＢ又は銅／ポリイミド高密度多層相互接続法、又はダ
イヤモンドと適合する他の多層相互接続法を利用しうる
。
ては、接着性のかなり厚い（例えば、高電力用には１又
は２ミル）金属被膜を基体の上端及び下端に、そして電
力接点用に用いられる端に設けるのが望ましい。ダイヤ
モンド上への金属被覆に適当な技術は、例えば、良好な
接着性のためのチタン／白金／金の薄いフィルムのＲＦ
スパッターに引続く望みの厚さを達するための選択的メ
ッキであろう。上述のように、主な多層相互接続系はダ
イヤモンド基体の下端にある。これは上端に乗っている
ＩＣダイスの熱抵抗を損なわないため、又相互接続密度
を、ダイスの下の金属「熱通路」柱又はタブ接合用敷地
の必要のため、低下させることのないようにするためで
ある。しかしながら、上端には、パッドサイズ（及びそ
れによる「ファズボタン」スペーサボードアラインメン
ト許容差（ｔｏｌｅｒａｎｃｅｓ）への回路ボード）と
パワーハンドリング（ＩＲドロップと金属移行問題）に
役立つ第１層金属被膜領域との間の深刻な妥協を避ける
ためにパッド（これは「ファズボタン」と接触する。）
用の第２の金属被膜レベルがあるのが好ましい。銅／Ｂ
ＣＢ又は銅／ポリイミド高密度多層相互接続法、又はダ
イヤモンドと適合する他の多層相互接続法を利用しうる
。
【００５２】目下の「ファズボタン」技術において、ボ
タン当たりの必要なかみ合わせ力は、中軽密度ボタンに
ついては「ぴったり合った（ｆｌｕｓｈ）」接触のため
には２〜３オンスの低さでありえ、比較的重いボタン密
度については５オンスまででありうる（標準の直径２０
ミルのファズボタンを仮定して）。図３Ａに示したよう
な４インチ平方ボタン５０００〜１００００のボタン接
点を持つであろう。５０００のファズボタン接点を接点
あたり３オンスの力でかみ合わせると仮定すると、上・
下端圧力板を通してかけるべき力は約９４０ポンド（１
平方インチ当り約６０ポンド）となろう。最悪の場合（
１ボタン当り５オンスで１０，０００ボタン）１．５ト
ンの力又は１９５ｐｓｉ が必要となろう。そのような
力は、図１に示されているように４隅のボルトで、又は
他の適当な構成でかけうる。種々の基体やスペーサボー
ド垂直に正確に（例えば数ミルの精度で）一列整列させ
るために組立て用一列整列治具を用いるのが望ましい。 一列整列ピン用孔が、この目的のために用いられること
があるが、隅の印も可能であり、領域の節約になる。
タン当たりの必要なかみ合わせ力は、中軽密度ボタンに
ついては「ぴったり合った（ｆｌｕｓｈ）」接触のため
には２〜３オンスの低さでありえ、比較的重いボタン密
度については５オンスまででありうる（標準の直径２０
ミルのファズボタンを仮定して）。図３Ａに示したよう
な４インチ平方ボタン５０００〜１００００のボタン接
点を持つであろう。５０００のファズボタン接点を接点
あたり３オンスの力でかみ合わせると仮定すると、上・
下端圧力板を通してかけるべき力は約９４０ポンド（１
平方インチ当り約６０ポンド）となろう。最悪の場合（
１ボタン当り５オンスで１０，０００ボタン）１．５ト
ンの力又は１９５ｐｓｉ が必要となろう。そのような
力は、図１に示されているように４隅のボルトで、又は
他の適当な構成でかけうる。種々の基体やスペーサボー
ド垂直に正確に（例えば数ミルの精度で）一列整列させ
るために組立て用一列整列治具を用いるのが望ましい。 一列整列ピン用孔が、この目的のために用いられること
があるが、隅の印も可能であり、領域の節約になる。
【００５３】特に好ましい具体例を引合いに出して本発
明を説明したが、本発明の精神と範囲内の諸変形は当業
者の頭に浮かぶであろう。例えば、ダイヤモンドのすぐ
れた熱伝導性は、それをここに述べた構造にとって好ま
しい材料とするが、本発明の特徴のいくつかは、他の熱
伝導性基体材料、特に熱制御の要求がさ程厳しくない回
路において用いるのに適していることが理解されよう。 更に、種々の代わりの熱交換器の形状を用いうることが
理解されよう。
明を説明したが、本発明の精神と範囲内の諸変形は当業
者の頭に浮かぶであろう。例えば、ダイヤモンドのすぐ
れた熱伝導性は、それをここに述べた構造にとって好ま
しい材料とするが、本発明の特徴のいくつかは、他の熱
伝導性基体材料、特に熱制御の要求がさ程厳しくない回
路において用いるのに適していることが理解されよう。 更に、種々の代わりの熱交換器の形状を用いうることが
理解されよう。
【図１】本発明方法の１具体例により組立てうる本発明
電子回路の１具体例の部分切取り斜視図。
電子回路の１具体例の部分切取り斜視図。
【図２】本発明の１具体例において用いられるダイヤモ
ンド基体層上のチップの配置を示す斜視図。
ンド基体層上のチップの配置を示す斜視図。
【図３】本発明の１具体例において用いられるスペーサ
ボードの斜視図（Ａ）、及びこのスペーサボードの部分
拡大図（Ｂ）。
ボードの斜視図（Ａ）、及びこのスペーサボードの部分
拡大図（Ｂ）。
【図４】基体層とスペーサボードをかみ合わせる前の、
代表的な導体を備えたスペーサボード及びこれに整列さ
せた、代表的なチップと導体とを備えた基体層の断面図
。
代表的な導体を備えたスペーサボード及びこれに整列さ
せた、代表的なチップと導体とを備えた基体層の断面図
。
【図５】かみ合わせた後の多数の基体層とスペーサボー
ドの断面図。
ドの断面図。
【図６】基体上の導体パッドへのチップ上の導体パッド
のボンディングの例を示す図。
のボンディングの例を示す図。
【図７】図解した具体例において用いられる基体上の導
体パターンの断面切欠き透視図。
体パターンの断面切欠き透視図。
【図８】導体カップリングの例を示すスペーサボードと
基体の断面図。
基体の断面図。
【図９】電力接続、入・出力信号相互接続、組立て力、
及び熱除去についての本発明のプランを一般的に示す図
。
及び熱除去についての本発明のプランを一般的に示す図
。
【図１０】本発明の１具体例における基体上の接地板用
の上端の始めの金属おおいを示す図。
の上端の始めの金属おおいを示す図。
【図１１】本発明の１具体例における基体上のバイアス
板用の下端の始めの金属おおいを示す図。
板用の下端の始めの金属おおいを示す図。
【図１２】電力接触用金属おおいタブを含む基体の端部
の断面図。
の断面図。
【図１３】電力接触用タブ包み込みと共に用いられる導
電通路を示す図。
電通路を示す図。
【図１４】本発明の１態様において用いられる熱交換工
程を示す図。
程を示す図。
【図１５】熱交換開孔部を持ったダイヤモンド基体層の
平面図。
平面図。
１０…電子回路
２０…基体層
２０Ｃ…下端多層パターン
２１，２４８Ａ，２４８Ｂ，２４８Ｃ，２４８Ｄ…接点
パッド ３０…スペーサ層（スペーサ板） ３１…孔 ３５…円形穴 ３８…導電体 ３８Ａ，３８Ｂ，３８Ｄ，３８Ｅ…ファズボタン６１…
接触ボード ６１Ａ…ケーブル ８１，８２…電力接点ブロック ８１Ａ，８２Ａ…ケーブル ８４，８５…圧力プレート ９０…熱交換用開孔 ９２…冷却流体導管 ９４…パッキン １２０…入・出力相互接続方向 １３０…層間及びボタン−ボード接触のかみ合わせ及び
保持の力の方向 １４１，１４２…熱除去の方向 １８１，１８２…電力接点ストリップ １９１，１９２…電力ストリップ ２１０…集積回路チップ又はダイス ２１１…接点パッド ２２０，２３０，２４９…導電体 ２４２，２４５…導電板 ２４２Ａ，２４２Ｂ…ＶＤＤ板用タブ ２４２Ｃ…導電通路 ２４２Ｄ，２４２Ｅ…タブの端部角 ２４４…導電通路 ２４５Ａ，２４５Ｂ…接地板用タブ ２４７…絶縁材料 ２５６，２６５…バイアポスト（ｖｉａ ｐｏｓｔ）
２６０…導電体 ２６１…層間通路 ２６６，２６７…導電体
パッド ３０…スペーサ層（スペーサ板） ３１…孔 ３５…円形穴 ３８…導電体 ３８Ａ，３８Ｂ，３８Ｄ，３８Ｅ…ファズボタン６１…
接触ボード ６１Ａ…ケーブル ８１，８２…電力接点ブロック ８１Ａ，８２Ａ…ケーブル ８４，８５…圧力プレート ９０…熱交換用開孔 ９２…冷却流体導管 ９４…パッキン １２０…入・出力相互接続方向 １３０…層間及びボタン−ボード接触のかみ合わせ及び
保持の力の方向 １４１，１４２…熱除去の方向 １８１，１８２…電力接点ストリップ １９１，１９２…電力ストリップ ２１０…集積回路チップ又はダイス ２１１…接点パッド ２２０，２３０，２４９…導電体 ２４２，２４５…導電板 ２４２Ａ，２４２Ｂ…ＶＤＤ板用タブ ２４２Ｃ…導電通路 ２４２Ｄ，２４２Ｅ…タブの端部角 ２４４…導電通路 ２４５Ａ，２４５Ｂ…接地板用タブ ２４７…絶縁材料 ２５６，２６５…バイアポスト（ｖｉａ ｐｏｓｔ）
２６０…導電体 ２６１…層間通路 ２６６，２６７…導電体
Claims (45)
- 【請求項１】 次の（ａ）〜（ｃ）を含む回路：（ａ
）複数の概して平坦なダイヤモンド基体層；（ｂ）各ダ
イヤモンド基体層上にマウントされた複数の電子回路エ
レメント； （ｃ）前記ダイヤモンド基体層は積重ねて配置されてい
る。 - 【請求項２】 上記基体層に結びつけられた熱交換手
段を更に含む請求項１に定義した回路。 - 【請求項３】 前記熱交換手段が概して前記基体層の
周辺に沿って結びつけられている請求項２に定義した回
路。 - 【請求項４】 前記基体層が熱交換流体を受けとるた
めの開孔を有する請求項１，２又は３に定義した回路。 - 【請求項５】 請求項１，２，３又は４に定義された
回路であって、更に個々の基体層の回路エレメント間を
結びつけるための導電性の水平な相互接続手段及び異な
った基体層上の回路エレメント間を結びつけるための導
電性垂直相互接続手段を含む前記回路。 - 【請求項６】 請求項１，２，３，４又は５に定義さ
れた回路であって、更に前記積重ねの相隣る基体層の間
に配置された少なくとも１つの電気絶縁スペーサボード
を含む前記回路。 - 【請求項７】 請求項５に定義された回路であって、
更に相隣る基体層間に配置された少なくとも１つの電気
絶縁スペーサボードを含み、前記スペーサボードは垂直
の導体を含み、該垂直の導体は前記垂直相互接続手段の
少なくともいくつかを構成する前記回路。 - 【請求項８】 前記基体層の各々の上に乗せられた前
記電子回路エレメントが多数の回路エレメントからなる
請求項１〜７のいずれかに定義された回路。 - 【請求項９】 前記複数の基体層が多数のダイヤモン
ド基体層からなる請求項８に定義された回路。 - 【請求項１０】 前記複数の回路エレメントが多数の
集積回路チップからなる請求項１〜９のいずれかに定義
された回路。 - 【請求項１１】 次のａ）〜ｅ）を含む電子回路：ａ
）多数の概して平坦なダイヤモンド基体層；ｂ）多数の
概して平坦なスペーサボード；ｃ）前記基体層の各々は
その上に多数の電子エレメント及びその基体上の電子エ
レメント間を結びつけるための導体手段を乗せており； ｄ）前記基体層とスペーサボードは、スペーサボードが
相隣る基体層の間にさし込まれるように交互に積み重ね
られている； ｅ）前記スペーサボードの各々はその板の厚みを貫通し
てその両側にある基体の上の電子部品の間を結びつけて
いる。 - 【請求項１２】 前記基体層上の電子エレメントの少
なくともいくつかは集積回路チップからなる請求項１１
の回路。 - 【請求項１３】 前記基体層が、該基体層からの熱を
除去するための熱交換器につなぐ手段を含む請求項１２
に定義された回路。 - 【請求項１４】 前記基体層が熱交換流体を受け取る
ための孔を持つ請求項１２又は１３に定義された回路。 - 【請求項１５】 前記孔が概して前記基体層の周辺部
に沿って存在する請求項１４に定義された回路。 - 【請求項１６】 前記基体層及びスペーサボードが概
して長方形であり、前記基体層とスペーサボードの積み
重ねが概して直方体である請求項１４又は１５に定義さ
れた回路。 - 【請求項１７】 前記基体層とスペーサボードが概し
て正方形である請求項１４に定義された回路。 - 【請求項１８】 前記積重ねの高さが前記基体層とス
ペーサボードの長さ及び巾の寸法とほぼ同じで、前記積
重ねが概して立方体の形をしている請求項１７に定義さ
れた回路。 - 【請求項１９】 請求項１４に定義された回路であっ
て、更に前記回路へ電力をつなぐ手段を含む前記回路。 - 【請求項２０】 前記基体層の少なくともいくつかが
、基体層の表面上に配置された導電層を含み、この導電
層はこの基体層の周辺の特定の位置で基体層の端部厚さ
に沿って延びるタブ部分を含み、前記基体層の前記少な
くともいくつかの上の前記特定の位置は前記基体層の積
重ね上の位置合わせ位置にあり；そして位置合わせをし
た端部タブへ電源をつなぐ手段を含む、請求項１１〜１
９のいずれかに定義された回路。 - 【請求項２１】 前記導電層が前記基体層の前記少な
くともいくつかの上の回路エレメントにつながれている
請求項２０に定義された回路。 - 【請求項２２】 前記タブ部分が、前記端部の厚みを
包んで前記基体層の反対側に廻り込み、更に前記基体層
の板の厚みを貫通しタブ部分をとって返してそれ自身に
接続する導電体を含む請求項２１に定義された回路。 - 【請求項２３】 前記スペーサボードが絶縁材料で形
成され、それらの板厚を貫通する多数の穴を持ち、これ
ら穴の選ばれたものの中に導体が置かれて各スペーサボ
ードの両側の基体層上の電気エレメントの間を電気的に
つないでいる請求項１３に定義された回路。 - 【請求項２４】 前記穴の中の前記導体がファズボタ
ンである請求項２３の回路。 - 【請求項２５】 前記スペーサボードが前記集積回路
チップを受けとる開孔を含む請求項１２又は１３に定義
された回路。 - 【請求項２６】 前記集積回路チップが前記基体層の
片側に乗せられ、複数の導電体と絶縁体の交互層が前記
基体層の他の側に配置され、前記複数の導体の少なくと
もいくつかは前記集積回路チップに前記基体層を貫通す
る導電性通路でつながれている請求項１２又は１３で定
義された回路。 - 【請求項２７】 請求項１２又は１３で定義された回
路であって、更に前記積重ねの末端につながれた入・出
力信号相互接続手段を含む前記回路。 - 【請求項２８】 次のａ）〜ｆ）を含む電気回路：ａ
）熱伝導性で電気絶縁性の多数の概して平坦な基体層； ｂ）電気絶縁材料の多数の概して平坦なスペーサボード
； ｃ）前記基体層の各々はその上に、多数の電子エレメン
ト及びその基体の上の電子エレメントの間を結ぶ導電体
手段を乗せている； ｄ）前記基体層とスペーサボードは、スペーサボードが
相隣る基体層の間にさし込まれるように交互に積重ねら
れている； ｅ）前記スペーサボードの各々はその板の厚みを貫通し
てその両側にある基体の上の電子部品の間を結びつけて
いる； ｆ）概して前記基体層の周辺部に沿った熱交換器を結び
つけるための手段。 - 【請求項２９】 前記基体層上の電子エレメントの少
なくともいくつかは集積回路チップからなる請求項２８
に定義された回路。 - 【請求項３０】 前記基体層が概してその周辺部に沿
って熱交換流体を受けとるための孔を持つ請求項２９に
定義された回路。 - 【請求項３１】 前記基体層及びスペーサボードが概
して長方形であり、前記基体層とスペーサボードの積み
重ねが概して直方体である請求項２７，２８，２９又は
３０に定義された回路。 - 【請求項３２】 前記基体層とスペーサボードが概し
て正方形である請求項２７に定義された回路。 - 【請求項３３】 前記積重ねの高さが前記基体層とス
ペーサボードの長さ及び巾の寸法とほぼ同じで、前記積
重ねが概して立方体の形をしている請求項３２に定義さ
れた回路。 - 【請求項３４】 請求項２９に定義された回路であっ
て、更に前記回路へ電力をつなぐ手段を含む前記回路。 - 【請求項３５】 前記基体層の少なくともいくつかが
、基体層の表面上に配置された導電層を含み、この導電
層はこの基体層の周辺の特定の位置で基体層の端部厚さ
に沿って延びるタブ部分を含み、前記基体層の前記少な
くともいくつかの上の前記特定の位置は前記基体層の積
重ね上の位置合わせ位置にあり；そして位置合わせをし
た端部タブへ電源をつなぐ手段を含む、請求項２９〜３
４のいずれかに定義された回路。 - 【請求項３６】 前記導電層が前記基体層の前記少な
くともいくつかの上の回路エレメントにつながれている
請求項３５に定義された回路。 - 【請求項３７】 前記タブ部分が、前記端部の厚みを
包んで前記基体層の反対側に廻り込み、更に前記基体層
の板の厚みを貫通しタブ部分をとって返してそれ自身に
接続する導電体を含む請求項３５又は３６に定義された
回路。 - 【請求項３８】 前記スペーサボードが絶縁材料で形
成され、それらの板厚を貫通する多数の穴を持ち、これ
ら穴の選ばれたものの中に導体が置かれて各スペーサボ
ードの両側の基体層上の電気エレメントの間を電気的に
つないでいる請求項２９に定義された回路。 - 【請求項３９】 前記穴の中の前記導体がファズボタ
ンである請求項３８の回路。 - 【請求項４０】 前記スペーサボードが前記集積回路
チップを受けとる開孔を含む請求項２９に定義された回
路。 - 【請求項４１】 前記集積回路チップが前記基体層の
片側に乗せられ、複数の導電体と絶縁体の交互層が前記
基体層の他の側に配置され、前記複数の導体の少なくと
もいくつかは前記集積回路チップに前記基体層を貫通す
る導電性通路でつながれている請求項２９で定義された
回路。 - 【請求項４２】 請求項２９，４０又は４１で定義さ
れた回路であって、更に前記積重ねの末端につながれた
入・出力信号相互接続手段を含む前記回路。 - 【請求項４３】 次のａ）〜ｄ）のステップを含む電
子回路の製造方法： ａ）複数の概して平坦なダイヤモンド基体層を用意し；
ｂ）前記基体層を通してバイアホールを形成してこのバ
イアホール中に導電性通路を設け； ｃ）前記基体層の各々の一方の表面に電子回路エレメン
トをマウントし、前記基体層の他方の表面に導体と絶縁
物の交互層を施し、前記導体の少なくともいくつかは前
記電子回路に前記基体層をつき抜ける導電通路によりつ
なぎ；そして ｄ）前記基体層を、相隣る基体層上の回路エレメントの
間をつなぐための導電通路を持ったスペーサボードと交
互に配列して積み重ねる。 - 【請求項４４】 請求項４３に定義された方法であっ
て、更に前記ダイヤモンド基体層につながる熱交換器を
設けるステップを含む前記方法。 - 【請求項４５】 請求項４３に定義された方法であっ
て、更に前記基体層中に熱交換流体を受取るための孔を
設けるステップを含む前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US59220990A | 1990-10-03 | 1990-10-03 | |
| US592209 | 1996-01-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273466A true JPH04273466A (ja) | 1992-09-29 |
| JP2882706B2 JP2882706B2 (ja) | 1999-04-12 |
Family
ID=24369766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3255562A Expired - Lifetime JP2882706B2 (ja) | 1990-10-03 | 1991-10-02 | 電子回路とその熱制御 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5300810A (ja) |
| EP (1) | EP0479205B1 (ja) |
| JP (1) | JP2882706B2 (ja) |
| CA (1) | CA2050091C (ja) |
| DE (1) | DE69132714D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5785754A (en) * | 1994-11-30 | 1998-07-28 | Sumitomo Electric Industries, Ltd. | Substrate, semiconductor device, element-mounted device and preparation of substrate |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010030370A1 (en) * | 1990-09-24 | 2001-10-18 | Khandros Igor Y. | Microelectronic assembly having encapsulated wire bonding leads |
| US7198969B1 (en) | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| JPH0779144B2 (ja) * | 1992-04-21 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 耐熱性半導体チップ・パッケージ |
| US5328715A (en) * | 1993-02-11 | 1994-07-12 | General Electric Company | Process for making metallized vias in diamond substrates |
| US5388027A (en) * | 1993-07-29 | 1995-02-07 | Motorola, Inc. | Electronic circuit assembly with improved heatsinking |
| JP4048579B2 (ja) * | 1997-08-28 | 2008-02-20 | 住友電気工業株式会社 | 冷媒流路を含む熱消散体とその製造方法 |
| US6180881B1 (en) * | 1998-05-05 | 2001-01-30 | Harlan Ruben Isaak | Chip stack and method of making same |
| US6246583B1 (en) | 1999-03-04 | 2001-06-12 | International Business Machines Corporation | Method and apparatus for removing heat from a semiconductor device |
| AU1348901A (en) * | 1999-10-28 | 2001-05-08 | P1 Diamond, Inc. | Improved diamond thermal management components |
| WO2001069676A2 (en) | 2000-03-13 | 2001-09-20 | Sun Microsystems, Inc. | Method and apparatus for bonding substrates |
| FR2810192A1 (fr) * | 2000-06-08 | 2001-12-14 | Cit Alcatel | Montage electronique a haute densite d'interconnexions |
| US20040105244A1 (en) * | 2002-08-06 | 2004-06-03 | Ilyas Mohammed | Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions |
| US7408258B2 (en) * | 2003-08-20 | 2008-08-05 | Salmon Technologies, Llc | Interconnection circuit and electronic module utilizing same |
| US20050184376A1 (en) * | 2004-02-19 | 2005-08-25 | Salmon Peter C. | System in package |
| US7133286B2 (en) * | 2004-05-10 | 2006-11-07 | International Business Machines Corporation | Method and apparatus for sealing a liquid cooled electronic device |
| US7983042B2 (en) * | 2004-06-15 | 2011-07-19 | Raytheon Company | Thermal management system and method for thin membrane type antennas |
| US7427809B2 (en) * | 2004-12-16 | 2008-09-23 | Salmon Technologies, Llc | Repairable three-dimensional semiconductor subsystem |
| US20070007983A1 (en) * | 2005-01-06 | 2007-01-11 | Salmon Peter C | Semiconductor wafer tester |
| US20070023904A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Electro-optic interconnection apparatus and method |
| US20070023923A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Flip chip interface including a mixed array of heat bumps and signal bumps |
| US20070023889A1 (en) * | 2005-08-01 | 2007-02-01 | Salmon Peter C | Copper substrate with feedthroughs and interconnection circuits |
| US7586747B2 (en) * | 2005-08-01 | 2009-09-08 | Salmon Technologies, Llc. | Scalable subsystem architecture having integrated cooling channels |
| US20230247795A1 (en) | 2022-01-28 | 2023-08-03 | The Research Foundation For The State University Of New York | Regenerative preheater for phase change cooling applications |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4283754A (en) * | 1979-03-26 | 1981-08-11 | Bunker Ramo Corporation | Cooling system for multiwafer high density circuit |
| US4471003A (en) * | 1980-11-25 | 1984-09-11 | Cann Gordon L | Magnetoplasmadynamic apparatus and process for the separation and deposition of materials |
| US4487162A (en) * | 1980-11-25 | 1984-12-11 | Cann Gordon L | Magnetoplasmadynamic apparatus for the separation and deposition of materials |
| JPS58147049A (ja) * | 1982-02-24 | 1983-09-01 | Toshiba Corp | 半導体スタツク |
| US4507588A (en) * | 1983-02-28 | 1985-03-26 | Board Of Trustees Operating Michigan State University | Ion generating apparatus and method for the use thereof |
| US4691662A (en) * | 1983-02-28 | 1987-09-08 | Michigan State University | Dual plasma microwave apparatus and method for treating a surface |
| US4585668A (en) * | 1983-02-28 | 1986-04-29 | Michigan State University | Method for treating a surface with a microwave or UHF plasma and improved apparatus |
| US4630566A (en) * | 1984-08-16 | 1986-12-23 | Board Of Trustees Operating Michigan State University | Microwave or UHF plasma improved apparatus |
| GB8509439D0 (en) * | 1985-04-12 | 1985-05-15 | Artus R G C | Heat sink |
| EP0221531A3 (en) * | 1985-11-06 | 1992-02-19 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | High heat conductive insulated substrate and method of manufacturing the same |
| US4868712A (en) * | 1987-02-04 | 1989-09-19 | Woodman John K | Three dimensional integrated circuit package |
| NL8700673A (nl) * | 1987-03-23 | 1988-10-17 | Drukker Int Bv | Werkwijze voor het vervaardigen van een diamond heat sink. |
| US4953005A (en) * | 1987-04-17 | 1990-08-28 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
| US4862249A (en) * | 1987-04-17 | 1989-08-29 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
| US4841355A (en) * | 1988-02-10 | 1989-06-20 | Amdahl Corporation | Three-dimensional microelectronic package for semiconductor chips |
| JP2689986B2 (ja) * | 1988-07-13 | 1997-12-10 | 富士通株式会社 | 電子装置 |
| DE68923778T2 (de) * | 1988-12-01 | 1996-04-11 | Akzo Nobel Nv | Halbleitermodul. |
| US4956746A (en) * | 1989-03-29 | 1990-09-11 | Hughes Aircraft Company | Stacked wafer electronic package |
| US4991000A (en) * | 1989-08-31 | 1991-02-05 | Bone Robert L | Vertically interconnected integrated circuit chip system |
| US5032896A (en) * | 1989-08-31 | 1991-07-16 | Hughes Aircraft Company | 3-D integrated circuit assembly employing discrete chips |
-
1991
- 1991-08-28 CA CA002050091A patent/CA2050091C/en not_active Expired - Fee Related
- 1991-09-30 DE DE69132714T patent/DE69132714D1/de not_active Expired - Lifetime
- 1991-09-30 EP EP91116698A patent/EP0479205B1/en not_active Expired - Lifetime
- 1991-10-02 JP JP3255562A patent/JP2882706B2/ja not_active Expired - Lifetime
-
1992
- 1992-08-14 US US07/930,482 patent/US5300810A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5785754A (en) * | 1994-11-30 | 1998-07-28 | Sumitomo Electric Industries, Ltd. | Substrate, semiconductor device, element-mounted device and preparation of substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0479205A2 (en) | 1992-04-08 |
| EP0479205B1 (en) | 2001-09-05 |
| JP2882706B2 (ja) | 1999-04-12 |
| EP0479205A3 (en) | 1992-11-19 |
| US5300810A (en) | 1994-04-05 |
| CA2050091A1 (en) | 1992-04-04 |
| DE69132714D1 (de) | 2001-10-11 |
| CA2050091C (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882706B2 (ja) | 電子回路とその熱制御 | |
| US8115302B2 (en) | Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device | |
| US4551787A (en) | Apparatus for use in cooling integrated circuit chips | |
| US5241450A (en) | Three dimensional, multi-chip module | |
| US4924353A (en) | Connector system for coupling to an integrated circuit chip | |
| US4758926A (en) | Fluid-cooled integrated circuit package | |
| US4716049A (en) | Compressive pedestal for microminiature connections | |
| US5182632A (en) | High density multichip package with interconnect structure and heatsink | |
| EP0596075B1 (en) | Non-conductive end layer for integrated stack of ic chips | |
| US6014313A (en) | Packaging structure for integrated circuits | |
| CA1257402A (en) | Multiple chip interconnection system and package | |
| US4860444A (en) | Method of assembling a fluid-cooled integrated circuit package | |
| US4695872A (en) | High density micropackage for IC chips | |
| US6867501B2 (en) | Semiconductor device and method for manufacturing same | |
| US5418687A (en) | Wafer scale multi-chip module | |
| JPH02257664A (ja) | 集積回路チップ パッケージおよびその形成方法 | |
| EP0622847A2 (en) | Three dimensional package and architecture for high performance computer | |
| US5186632A (en) | Electronic device elastomeric mounting and interconnection technology | |
| US5885850A (en) | Method for the 3D interconnection of packages of electronic components, and device obtained by this method | |
| EP0429759B1 (en) | Three dimensional microelectronic packaging | |
| EP0527583B1 (en) | Method and apparatus for interconnecting devices using TAB in board technology | |
| EP0252115B1 (en) | Compressive pedestal for microminiature connections | |
| JPH07297359A (ja) | マルチチップモジュールとマルチチップモジュール用コネクタ | |
| JPH0135484Y2 (ja) | ||
| WO1991007777A1 (en) | High density multichip package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |