JPH04273607A - 低雑音増幅器 - Google Patents
低雑音増幅器Info
- Publication number
- JPH04273607A JPH04273607A JP3426491A JP3426491A JPH04273607A JP H04273607 A JPH04273607 A JP H04273607A JP 3426491 A JP3426491 A JP 3426491A JP 3426491 A JP3426491 A JP 3426491A JP H04273607 A JPH04273607 A JP H04273607A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- fet
- noise amplifier
- low
- nfmin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はモノリシックマイクロ波
集積回路（ＭＭＩＣ）で構成される低雑音増幅器に関す
るものである。
集積回路（ＭＭＩＣ）で構成される低雑音増幅器に関す
るものである。
【０００２】
【従来の技術】マイクロ波帯での高周波動作を目的とし
たＧａＡｓ−ＭＭＩＣは、電界効果型トランジスタ（Ｆ
ＥＴ）等の能動素子と、抵抗、キャパシタ（容量）、イ
ンダクタ等の受動素子を組み合わせて形成する。低雑音
増幅器を形成する場合には、ＭＭＩＣやハイブリッドマ
イクロ波ＩＣのときでも、一般にＦＥＴの雑音指数ＮＦ
が最小になる入力反射係数Γｏｐｔ に、入力整合回路
のインピーダンスを合わせるようにする設計する。また
、通常は少しでも増幅器の雑音指数ＮＦを下げるため、
このＮＦが最小になるＦＥＴのバイアスで回路を設計す
る。 普通、ＦＥＴの入力反射係数Гｏｐｔ は、製作上の製
造バラツキにより、大きさ、角度ともある程度のバラツ
キを持つ。ハイブリットで低雑音増幅器を構成する場合
は、ＦＥＴのГｏｐｔ に入力整合回路のインピーダン
スと合わせるよう調整が可能である。そのため、ＦＥＴ
の最小雑音指数ＮＦｍｉｎ の値と非常に近い雑音指数
ＮＦを持つ低雑音増幅器を作ることができる。
たＧａＡｓ−ＭＭＩＣは、電界効果型トランジスタ（Ｆ
ＥＴ）等の能動素子と、抵抗、キャパシタ（容量）、イ
ンダクタ等の受動素子を組み合わせて形成する。低雑音
増幅器を形成する場合には、ＭＭＩＣやハイブリッドマ
イクロ波ＩＣのときでも、一般にＦＥＴの雑音指数ＮＦ
が最小になる入力反射係数Γｏｐｔ に、入力整合回路
のインピーダンスを合わせるようにする設計する。また
、通常は少しでも増幅器の雑音指数ＮＦを下げるため、
このＮＦが最小になるＦＥＴのバイアスで回路を設計す
る。 普通、ＦＥＴの入力反射係数Гｏｐｔ は、製作上の製
造バラツキにより、大きさ、角度ともある程度のバラツ
キを持つ。ハイブリットで低雑音増幅器を構成する場合
は、ＦＥＴのГｏｐｔ に入力整合回路のインピーダン
スと合わせるよう調整が可能である。そのため、ＦＥＴ
の最小雑音指数ＮＦｍｉｎ の値と非常に近い雑音指数
ＮＦを持つ低雑音増幅器を作ることができる。
【０００３】
【発明が解決しようとする課題】一方、ＭＭＩＣで低雑
音増幅器を構成する場合は、増幅器の規模を非常に小さ
くし、かつ大量に作製可能であるが、一度作製してしま
うと入力整合回路のインピーダンスを合わせるような調
整は非常に難しく、ほとんど不可能といって良い。その
ため、ＦＥＴのＮＦｍｉｎ の値と近いＮＦを持つ低雑
音増幅器を作ることが難しく、ハイブリッドの低雑音増
幅器に比べ雑音指数ＮＦが悪くなっていた。
音増幅器を構成する場合は、増幅器の規模を非常に小さ
くし、かつ大量に作製可能であるが、一度作製してしま
うと入力整合回路のインピーダンスを合わせるような調
整は非常に難しく、ほとんど不可能といって良い。その
ため、ＦＥＴのＮＦｍｉｎ の値と近いＮＦを持つ低雑
音増幅器を作ることが難しく、ハイブリッドの低雑音増
幅器に比べ雑音指数ＮＦが悪くなっていた。
【０００４】本発明は上記問題を解決するためになされ
たもので、ＦＥＴの雑音抵抗Ｒｎ を低減することで、
ＦＥＴのГｏｐｔ が製造バラツキによりバラツキつい
たとしても、ＦＥＴのＮＦｍｉｎ の値と近い雑音指数
ＮＦを持つようにした低雑音増幅器を作ることを目的と
する。
たもので、ＦＥＴの雑音抵抗Ｒｎ を低減することで、
ＦＥＴのГｏｐｔ が製造バラツキによりバラツキつい
たとしても、ＦＥＴのＮＦｍｉｎ の値と近い雑音指数
ＮＦを持つようにした低雑音増幅器を作ることを目的と
する。
【０００５】
【課題を解決するための手段】本発明に係る低雑音増幅
器は、半導体基板上に能動素子としての電界効果型トラ
ンジスタとキャパシタやインタグタ等の受動素子を集積
したモノリシックマイクロ波回路で構成されるものにお
いて、上記電界効果型トランジスタをその雑音抵抗を最
小にするバイアスで動作させるようにしたことを特徴と
する。
器は、半導体基板上に能動素子としての電界効果型トラ
ンジスタとキャパシタやインタグタ等の受動素子を集積
したモノリシックマイクロ波回路で構成されるものにお
いて、上記電界効果型トランジスタをその雑音抵抗を最
小にするバイアスで動作させるようにしたことを特徴と
する。
【０００６】
【作用】本発明によれば、ＦＥＴの雑音抵抗Ｒｎ を最
小にするバイアスでこのＦＥＴを動作させているので、
低雑音増幅器としての雑音指数ＮＦをＦＥＴの最小雑音
指数ＮＦｍｉｎ と近い値にすることができる。
小にするバイアスでこのＦＥＴを動作させているので、
低雑音増幅器としての雑音指数ＮＦをＦＥＴの最小雑音
指数ＮＦｍｉｎ と近い値にすることができる。
【０００７】
【実施例】具体的な実施例の説明に先立ち、本発明の原
理を説明する。
理を説明する。
【０００８】図２にある周波数でのＦＥＴのГｏｐｔ
と等雑音円を示す。等雑音円はスミスチャート上で同じ
ＮＦの値の任意の入力反射係数Гｓをつないだものであ
る。 この等雑音円の間隔が粗になると雑音抵抗Ｒｎが小さく
なり（同図（ａ））、密になると雑音抵抗Ｒｎ は大き
くなる（同図（ｂ））。図２には、入力整合回路（図６
）の反射係数（Ｓ２２）が黒塗りの四角印で示されてい
るが、設計では、このＳ２２の位置とＦＥＴのГｏｐｔ
の位置とが一致するように行う。実際にはＦＥＴのГ
ｏｐｔ が製造バラツキにより、図２のようにズレてし
まうことが多い。仮にＦＥＴのＮＦｍｉｎ が０．８ｄ
Ｂとする。図２（ａ）の場合には、入力整合回路の反射
係数の位置がズレても雑音抵抗Ｒｎ が小さいため、Ｎ
Ｆの増加は０．３ｄＢ程度である。これに対し、図２（
ｂ）の場合は、雑音抵抗Ｒｎ が大きいため、ＮＦの増
加は１．０ｄＢにもなってしまう。このように、雑音抵
抗Ｒｎ を低減することは、低雑音増幅器を作る上で非
常に重要である。具体的には、ＦＥＴの雑音抵抗Ｒｎ
を最小にするバイアス点で低雑音増幅器を動作させるこ
とで実現できる。このため、ＦＥＴのГｏｐｔ が製造
バラツキによりバラツキついてもＦＥＴのＮＦｍｉｎの
値と近いＮＦを持つ低雑音増幅器を作ることができ、雑
音性能が向上するとともに、歩留りも向上させることが
できる。
と等雑音円を示す。等雑音円はスミスチャート上で同じ
ＮＦの値の任意の入力反射係数Гｓをつないだものであ
る。 この等雑音円の間隔が粗になると雑音抵抗Ｒｎが小さく
なり（同図（ａ））、密になると雑音抵抗Ｒｎ は大き
くなる（同図（ｂ））。図２には、入力整合回路（図６
）の反射係数（Ｓ２２）が黒塗りの四角印で示されてい
るが、設計では、このＳ２２の位置とＦＥＴのГｏｐｔ
の位置とが一致するように行う。実際にはＦＥＴのГ
ｏｐｔ が製造バラツキにより、図２のようにズレてし
まうことが多い。仮にＦＥＴのＮＦｍｉｎ が０．８ｄ
Ｂとする。図２（ａ）の場合には、入力整合回路の反射
係数の位置がズレても雑音抵抗Ｒｎ が小さいため、Ｎ
Ｆの増加は０．３ｄＢ程度である。これに対し、図２（
ｂ）の場合は、雑音抵抗Ｒｎ が大きいため、ＮＦの増
加は１．０ｄＢにもなってしまう。このように、雑音抵
抗Ｒｎ を低減することは、低雑音増幅器を作る上で非
常に重要である。具体的には、ＦＥＴの雑音抵抗Ｒｎ
を最小にするバイアス点で低雑音増幅器を動作させるこ
とで実現できる。このため、ＦＥＴのГｏｐｔ が製造
バラツキによりバラツキついてもＦＥＴのＮＦｍｉｎの
値と近いＮＦを持つ低雑音増幅器を作ることができ、雑
音性能が向上するとともに、歩留りも向上させることが
できる。
【０００９】より具体的には次のようになる。まず、Ｆ
ＥＴの雑音抵抗Ｒｎを低減する方法について述べる。一
例として図３に示すような、活性層をパルスドープ構造
にしたＧａＡｓ−ＭＥＳＦＥＴ（ゲート長０．３μｍ、
ゲート幅２８０μｍ）について述べる。図４にこのＦＥ
Ｔの雑音指数ＮＦｍｉｎ と雑音抵抗Ｒｎ のドレイン
電流（Ｉｄｓ）依存性を示す。ドレイン電流に対し、雑
音抵抗Ｒｎ は２０ｍＡで最小値になる。一方、雑音指
数ＮＦｍｉｎ も最小値を持ち、１０ｍＡのときがよい
。図３のようなパルスドープ構造にしたＦＥＴのように
、雑音指数ＮＦｍｉｎ がドレイン電流に依存しにくい
場合には、ドレイン電流を２０ｍＡにバイアスしたとき
、ＮＦｍｉｎ の最小値（ドレイン電流１０ｍＡ）のと
きに比べ、雑音抵抗Ｒｎ は４０％も低減でき、ＮＦｍ
ｉｎ はほとんど増加しない。
ＥＴの雑音抵抗Ｒｎを低減する方法について述べる。一
例として図３に示すような、活性層をパルスドープ構造
にしたＧａＡｓ−ＭＥＳＦＥＴ（ゲート長０．３μｍ、
ゲート幅２８０μｍ）について述べる。図４にこのＦＥ
Ｔの雑音指数ＮＦｍｉｎ と雑音抵抗Ｒｎ のドレイン
電流（Ｉｄｓ）依存性を示す。ドレイン電流に対し、雑
音抵抗Ｒｎ は２０ｍＡで最小値になる。一方、雑音指
数ＮＦｍｉｎ も最小値を持ち、１０ｍＡのときがよい
。図３のようなパルスドープ構造にしたＦＥＴのように
、雑音指数ＮＦｍｉｎ がドレイン電流に依存しにくい
場合には、ドレイン電流を２０ｍＡにバイアスしたとき
、ＮＦｍｉｎ の最小値（ドレイン電流１０ｍＡ）のと
きに比べ、雑音抵抗Ｒｎ は４０％も低減でき、ＮＦｍ
ｉｎ はほとんど増加しない。
【００１０】例えば、通常の設計（ＮＦｍｉｎ の最小
値にバイアス、ドレイン電流は１０ｍＡ）のときと、本
発明の設計（Ｒｎ の最小値にバイアス、ドレイン電流
２０ｍＡ）で、ＦＥＴのГｏｐｔ の位置とが一致する
ように入力整合回路を設計し、低雑音増幅器を製作した
場合、雑音指数ＮＦにどれだけの差がでるか比較する。 ＮＦｍｉｎ の最小値にバイアスし、ドレイン電流が１
０ｍＡのとき、図４より雑音抵抗Ｒｎ は２０Ω、ＮＦ
ｍｉｎ は０．８ｄＢである。Ｒｎ の最小値にバイア
スし、ドレイン電流が２０ｍＡのときは、雑音抵抗Ｒｎ
は１２Ω、ＮＦｍｉｎ は０．８５ｄＢである。仮に ｜Γｏｐｔ −Γｏｐｔ ｄｅｓｉｇｎ｜＝０．１ズレ
たとすると、△ＮＦはＲｎ ｜Гｏｐｔ −Гｏｐｔｄ
ｅｓｉｇｎ｜２ に比例するので、ＮＦの増加はドレイ
ン電流１０ｍＡのとき約０．２ｄＢ、ドレイン電流２０
ｍＡのとき０．０５ｄＢとなる。よって初段のＦＥＴの
ＮＦは、それぞれ１．０ｄＢ及び０．９ｄＢとなる。｜
Γｏｐｔ −Γｏｐｔ ｄｅｓｉｇｎ｜が大きくなれば
、ＮＦの増加に及ぼすＲｎ の影響は大きくなる。実際
の低雑音増幅器では、初段が２〜４段となるため、図５
の式より計算すると、低雑音増幅器のＮＦはドレイン電
流が１０ｍＡのとき約１．３６ｄＢ、ドレイン電流が２
０ｍＡのとき約１．１８ｄＢとなり、０．２ｄＢもの差
がでる。なお、ドレイン電流が１０ｍＡの利得を１０ｄ
Ｂ、２０ｍＡの利得を１１ｄＢとし、全段、初段と同じ
回路で３段とし計算した。
値にバイアス、ドレイン電流は１０ｍＡ）のときと、本
発明の設計（Ｒｎ の最小値にバイアス、ドレイン電流
２０ｍＡ）で、ＦＥＴのГｏｐｔ の位置とが一致する
ように入力整合回路を設計し、低雑音増幅器を製作した
場合、雑音指数ＮＦにどれだけの差がでるか比較する。 ＮＦｍｉｎ の最小値にバイアスし、ドレイン電流が１
０ｍＡのとき、図４より雑音抵抗Ｒｎ は２０Ω、ＮＦ
ｍｉｎ は０．８ｄＢである。Ｒｎ の最小値にバイア
スし、ドレイン電流が２０ｍＡのときは、雑音抵抗Ｒｎ
は１２Ω、ＮＦｍｉｎ は０．８５ｄＢである。仮に ｜Γｏｐｔ −Γｏｐｔ ｄｅｓｉｇｎ｜＝０．１ズレ
たとすると、△ＮＦはＲｎ ｜Гｏｐｔ −Гｏｐｔｄ
ｅｓｉｇｎ｜２ に比例するので、ＮＦの増加はドレイ
ン電流１０ｍＡのとき約０．２ｄＢ、ドレイン電流２０
ｍＡのとき０．０５ｄＢとなる。よって初段のＦＥＴの
ＮＦは、それぞれ１．０ｄＢ及び０．９ｄＢとなる。｜
Γｏｐｔ −Γｏｐｔ ｄｅｓｉｇｎ｜が大きくなれば
、ＮＦの増加に及ぼすＲｎ の影響は大きくなる。実際
の低雑音増幅器では、初段が２〜４段となるため、図５
の式より計算すると、低雑音増幅器のＮＦはドレイン電
流が１０ｍＡのとき約１．３６ｄＢ、ドレイン電流が２
０ｍＡのとき約１．１８ｄＢとなり、０．２ｄＢもの差
がでる。なお、ドレイン電流が１０ｍＡの利得を１０ｄ
Ｂ、２０ｍＡの利得を１１ｄＢとし、全段、初段と同じ
回路で３段とし計算した。
【００１１】図１に、本発明の１段の回路図を示す。図
示の通り、１個のＦＥＴＱと、インダクタンスを生成さ
せるスタブＬ１ 〜Ｌ４ と、キャパシタＣ１ 〜Ｃ６
と、抵抗Ｒｇ 、Ｒｓ 、Ｒｄ などでアンプが構成
されている。Ｒｓ 、Ｒｄ 、Ｒｇ を適当に選択する
ことで、ＦＥＴＱのドレイン電圧を２Ｖに、ドレイン電
流を２０ｍＡにすることができる。このような設計手段
は、パルスドープ構造のＧａＡｓ−ＭＥＳＦＥＴに限ら
れるものではなく、ＨＥＭＴ（高電子移動度トランジス
タ）などのように、ＮＦｍｉｎ がドレイン電流に依存
しにくいＦＥＴにも使用可能である。また、ＦＥＴのΓ
ｏｐｔ とＳ１１＊ を近づけて雑音整合と利用整合を
同時にとるために、ＦＥＴのソースにインダクタンスを
いれ、直列帰還をかける場合もあるが、ＦＥＴの雑音抵
抗Ｒｎ を最小にするバイアス点で低雑音増幅器を動作
させること自体は変わりはない。
示の通り、１個のＦＥＴＱと、インダクタンスを生成さ
せるスタブＬ１ 〜Ｌ４ と、キャパシタＣ１ 〜Ｃ６
と、抵抗Ｒｇ 、Ｒｓ 、Ｒｄ などでアンプが構成
されている。Ｒｓ 、Ｒｄ 、Ｒｇ を適当に選択する
ことで、ＦＥＴＱのドレイン電圧を２Ｖに、ドレイン電
流を２０ｍＡにすることができる。このような設計手段
は、パルスドープ構造のＧａＡｓ−ＭＥＳＦＥＴに限ら
れるものではなく、ＨＥＭＴ（高電子移動度トランジス
タ）などのように、ＮＦｍｉｎ がドレイン電流に依存
しにくいＦＥＴにも使用可能である。また、ＦＥＴのΓ
ｏｐｔ とＳ１１＊ を近づけて雑音整合と利用整合を
同時にとるために、ＦＥＴのソースにインダクタンスを
いれ、直列帰還をかける場合もあるが、ＦＥＴの雑音抵
抗Ｒｎ を最小にするバイアス点で低雑音増幅器を動作
させること自体は変わりはない。
【００１２】〔発明の効果〕上記のように本発明の低雑
音増幅器によれば、ＦＥＴの雑音抵抗Ｒｎ を最小にす
るバイアス点で低雑音増幅器を動作させることで、ＦＥ
Ｔの最小雑音指数ＮＦｍｉｎ の値と近い雑音指数ＮＦ
を持つ低雑音増幅器を作ることができ、雑音性能が向上
するとともに、製造上の歩留りを向上させることができ
る。
音増幅器によれば、ＦＥＴの雑音抵抗Ｒｎ を最小にす
るバイアス点で低雑音増幅器を動作させることで、ＦＥ
Ｔの最小雑音指数ＮＦｍｉｎ の値と近い雑音指数ＮＦ
を持つ低雑音増幅器を作ることができ、雑音性能が向上
するとともに、製造上の歩留りを向上させることができ
る。
【図１】本発明の一実施例の回路図である。
【図２】ある周波数でのＦＥＴの入力反射係数Γｏｐｔ
と等雑音円を示す図である。
と等雑音円を示す図である。
【図３】パルスドープ構造のＧａＡｓ−ＭＥＳＦＥＴの
断面図である。
断面図である。
【図４】ＦＥＴの最少雑音指数ＮＦｍｉｎ と雑音抵抗
Ｒｎ のドレイン電流依存性を示す図である。
Ｒｎ のドレイン電流依存性を示す図である。
【図５】雑音指数ＮＦの計算式を示す図である。
【図６】入力整合回路を示す図である。
Ｑ…ＦＥＴ（電界効果型トランジスタ）、Ｒｇ ，Ｒｐ
，Ｒｓ …抵抗、 Ｃ１ 〜Ｃ６ …キャパシタ。
，Ｒｓ …抵抗、 Ｃ１ 〜Ｃ６ …キャパシタ。
Claims (1)
- 【請求項１】 半導体基板上に能動素子としての電界
効果型トランジスタとキャパシタやインタグタ等の受動
素子を集積したモノリシックマイクロ波回路で構成され
る低雑音増幅器において、前記電界効果型トランジスタ
をその雑音抵抗を最小にするバイアスで動作させるよう
にしたことを特徴にした低雑音増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3426491A JPH04273607A (ja) | 1991-02-28 | 1991-02-28 | 低雑音増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3426491A JPH04273607A (ja) | 1991-02-28 | 1991-02-28 | 低雑音増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273607A true JPH04273607A (ja) | 1992-09-29 |
Family
ID=12409315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3426491A Pending JPH04273607A (ja) | 1991-02-28 | 1991-02-28 | 低雑音増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273607A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009005092A (ja) * | 2007-06-21 | 2009-01-08 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
| WO2012013240A1 (en) * | 2010-07-30 | 2012-02-02 | Laird Technologies Ab | Auxiliary antenna device, antenna set, and handheld radio communication device |
| JP2017135448A (ja) * | 2016-01-25 | 2017-08-03 | 三菱電機株式会社 | 低雑音増幅回路及び低雑音増幅器 |
-
1991
- 1991-02-28 JP JP3426491A patent/JPH04273607A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009005092A (ja) * | 2007-06-21 | 2009-01-08 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
| WO2012013240A1 (en) * | 2010-07-30 | 2012-02-02 | Laird Technologies Ab | Auxiliary antenna device, antenna set, and handheld radio communication device |
| JP2017135448A (ja) * | 2016-01-25 | 2017-08-03 | 三菱電機株式会社 | 低雑音増幅回路及び低雑音増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JPH04273607A (ja) | 低雑音増幅器 | |
| JPH04326607A (ja) | 発振回路 | |
| US6400222B1 (en) | Linearizer | |
| JP3371151B2 (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
| JPH08102625A (ja) | 電気信号の処理装置 | |
| JPH10327025A (ja) | 広帯域増幅器回路を含む装置 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| US7064611B2 (en) | IDSS RF amplifier | |
| JPH08265065A (ja) | 増幅回路 | |
| JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
| JPS59216307A (ja) | 半導体素子用整合回路 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JPS61107804A (ja) | 半導体集積回路 | |
| JP3207451B2 (ja) | マイクロ波半導体装置 | |
| JPS5922416A (ja) | 高周波増幅回路 | |
| JPH09260958A (ja) | 高周波半導体集積回路の負帰還増幅回路 | |
| JPH0983268A (ja) | 高周波増幅器 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPH01189210A (ja) | 負帰還型広帯域増幅回路 | |
| JPS61181208A (ja) | マイクロ波多段増幅器 | |
| KR960008362Y1 (ko) | 고주파증폭기 | |
| JPH01269304A (ja) | 出力インピーダンス制御回路 | |
| JPS62190910A (ja) | 増幅回路 | |
| JP2000252755A (ja) | リニアライザ |