JPH04273629A - 時分割多重装置の信号フレーム入替回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば回線交換網を構
成するディジタル伝送システムで使用される時分割多重
装置において、シグナリング信号の信号フレームを正規
の位相状態に並べ代えるために使用される信号フレーム
入替回路に関する。

【０００２】

【従来の技術】ディジタル伝送システムは、例えば複数
の端末装置から送信されたデータを端局装置により所定
の伝送速度の多重化データに多重変換し、さらにこの多
重化データを他の端局装置から出力された多重化データ
と時分割多重装置で多重化して高速ディジタルデータと
して高速ディジタル回線へ送出するように構成されてい
る。

【０００３】図５は、上記時分割多重装置内で取り扱わ
れる多重化データのフレーム構成の一例を示すものであ
る。同図において、多重化データの最大伝送単位はマル
チフレームであり、１マルチフレームは８つのフレーム
Ｆ１〜Ｆ８により構成される。各フレームは、６個のブ
ロックＢＬ１〜ＢＬ６を時分割多重し、かつ先頭にシグ
ナリング信号が挿入されるタイムスロットＴＳ１を配置
するとともに、ブロックＢＬ３とブロックＢＬ４との間
にチャネル指定情報が挿入されるタイムスロットＴＳ１
７を配置したものである。上記各ブロックＢＬ１〜ＢＬ
６はそれぞれ５タイムスロットからなり、これらのタイ
ムスロットはブロック内の同じ位置にあるもの同士でハ
ンドリンググループＨＧ１〜ＨＧ５を構成している。尚
、１タイムスロットは８ビットにより構成される。

【０００４】また、上記各フレームＦ１〜Ｆ６の先頭の
タイムスロットＴＳ１には、例えば図に示すようなシグ
ナリング信号が挿入される。すなわち、先頭のフレーム
Ｆ１にはＳＴフレームの同期パターン１／０　，１／０
　，…，１／０　を含んだシグナリング信号が挿入され
、またフレームＦ２〜Ｆ６にはそれぞれシグナリングビ
ットＳｉｊが挿入される。このシグナリングビットＳｉ
ｊのｉはハンドリンググループＨＧｉに対応し、ｊはブ
ロックＢＬｊに対応する。また、最終フレームＦ８には
、Ｂビット＝“０”を含むシグナリング信号が挿入され
る。そして、これらのシグナリング信号の各ビットは、
同じビット位置にあるもの同士でＳＴフレームＳＴ１〜
ＳＴ５を構成している。尚、各シグナリング信号のＰは
パリティビット、ＳＥＮＤはサービスビットである。

【０００５】ところで、この様なフォーマットの多重化
データは、多重化された直後の状態において各ＳＴフレ
ームＳＴ１〜ＳＴ５の位相が不定になっている。このた
め、上記多重化データを送信する際にはＳＴフレーム内
のシグナリングビットの位置を並べ替える必要があり、
この並べ替えを従来では例えば図６に示す信号フレーム
入替回路により行なっている。すなわち、この信号フレ
ーム入替回路は、ＳＴフレームのシグナリングビット数
に対応して設けられた複数のＳＴフレーム同期部１１〜
１８と、これらのＳＴフレーム同期部１１〜１８から出
力されたＳＴフレームの各シグナリングビットを並べ替
える信号並べ替え部２０とを有している。そして、各フ
レームＦ１〜Ｆ８のシグナリング信号を上記各ＳＴフレ
ーム同期部１１〜１８にそれぞれ入力して、これらのシ
グナリング信号間のビット同期をとり、このビット同期
がとられたシグナリング信号の各ビット、つまりＳＴフ
レームを信号並べ替え部２０に供給する。信号並べ替え
部２０は、上記ＳＴフレーム同期部１１〜１８からＳＴ
フレームが供給される毎に、これらのＳＴフレーム内の
ビットの並べ替えを行ない、この並べ替えによりフレー
ム位相が修正されたシグナリングビットを出力する。

【０００６】

【発明が解決しようとする課題】ところが、このような
従来の信号フレーム入替回路は、ＳＴフレームのシグナ
リングビット数に相当する数のＳＴフレーム同期部１１
〜１８を必要とする。このため、シグナリングビット数
が増えるとそれに応じてＳＴフレーム同期部を増やさな
ければならず、この結果回路規模の大形化やコストの上
昇を招いていた。また、この不具合を解決するために、
マイクロコンピュータを使用してソフト的にＳＴフレー
ムの同期検出およびシグナリングビットの並べ替えのた
めの処理を行なうことも考えられている。しかし、この
場合には処理時間が長くなるため大容量のバッファメモ
リを必要としたり、またマイクロコンピュータが暴走す
る危険があるため信頼性が低かった。

【０００７】本発明は上記事情に着目し、シグナリング
ビット数が多い場合でも簡単な回路構成で確実に信号フ
レームの入替えを行えるようにし、これにより回路規模
が小さく安価でしかも処理時間の増加や信頼性の低下を
生じない時分割多重装置の信号フレーム入替回路を提供
することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明は、同期検出用メモリを設け、このメモリによ
り多重化データに含まれるシグナリング信号の同期パタ
ーンを基にシグナリング信号のフレーム同期を時分割で
検出し、そのフレーム同期検出情報に基づいて第１のカ
ウンタ回路によりシグナリング信号のフレーム位置に対
応するアドレス情報を発生する。また、第２のカウンタ
回路により多重化データのフレームに同期したアドレス
情報を発生する。そして、上記第１のカウンタから発生
されるアドレス情報に基づいて、多重化データのシグナ
リング信号を所定の順に並べ替えた状態で並べ替え処理
用のメモリに記憶し、かつこの記憶したシグナリング信
号を上記第２のカウンタ回路から発生されたアドレス情
報に従って順次読出すようにしたものである。

【０００９】

【作用】この結果本発明によれば、例えばＲＯＭからな
る同期検出用メモリによりシグナリング信号のフレーム
同期が検出され、この検出結果に基づいて発生されたア
ドレス情報および多重データのフレームに同期して発生
されたアドレス情報に基づいて例えばＲＡＭからなるメ
モリ上でシグナリング信号の並べ替えが行なわれる。す
なわち、メモリおよびカウンタにより並べ替えが行なわ
れる。このため、たとえシグナリングビット数が増えて
も従来のようにフレーム同期部が増えることはなく、こ
れにより回路規模を小形化しかつ安価にすることができ
る。また、マイクロコンピュータによりソフト的に処理
する場合に比べて、短時間で処理することが可能となり
、これによりデータ伝送速度が高速度の場合でも大容量
のバッファメモリを用いることなく比較的簡単に構成す
ることができ、さらに回路が暴走する心配も無いので信
頼性の高い回路を提供することができる。

【００１０】

【実施例】図１は、本発明の一実施例における信号フレ
ーム入替回路の構成を示す回路ブロック図である。本実
施例の信号フレーム入替回路は、ＳＴフレーム同期検出
部３０と、ＳＴフレームの位置を計数してこの位置を表
わすアドレス情報を発生するフレーム位置計数部４０と
、フレームカウンタ５０と、ＲＡＭからなるシグナリン
グ信号記憶部６０とから構成される。

【００１１】このうち先ずＳＴフレーム同期検出部３０
は、位相が不定のシグナリング信号を取込んでＳＴフレ
ームの同期パターン（“１”，“０”の繰り返しパター
ン）を検出するための同期検出用のＲＯＭ３１と、フレ
ームの位置情報を記憶するハンティング用のＲＡＭ３２
とから構成される。フレーム位置計数部４０は、フレー
ムのリセット回路４１とＳＴフレームのインクリメント
回路４２とから構成され、入力されたシグナリング信号
が何番目のフレームのものかを計数する。フレームカウ
ンタ５０は、出力多重化データのフレーム位置を表わす
アドレス情報を所定のタイミングで発生する。シグナリ
ング信号記憶部６０は、位相が不定の入力シグナリング
信号を上記フレーム位置計数部４０から発生されるアド
レス情報により指定された領域に書き込むとともに、こ
の記憶されたシグナリング信号を上記フレームカウンタ
５０から発生されるアドレス情報に従って順次読出す。

【００１２】このような構成であるから、位相が不定の
シグナリング信号が入力されると、ＳＴフレーム同期検
出部３０では予め定めた同期検出手順に従って上記入力
シグナリング信号の同期パターンの検出が行なわれる。 例えば、図２の状態遷移図に示す如くＳ１ではシグナリ
ング信号の同期パターンのハンティングが行なわれ、こ
の状態Ｓ１で“１”が検出されると後方保護状態Ｓ２，
Ｓ３，Ｓ４を経て同期確立状態Ｓ５，Ｓ６に至る。また
、この同期確立状態Ｓ５，Ｓ６において同期外れが検出
されると、前方保護状態Ｓ７，Ｓ８，Ｓ９，Ｓ１０に移
行し、この前方保護状態Ｓ７，Ｓ８，Ｓ９，Ｓ１０で３
ビット連続して同期外れが検出されるとハンティング状
態Ｓ１に戻る。

【００１３】このような同期検出動作を行ないながらＳ
Ｔフレーム同期検出部３０は、同期確立状態Ｓ５，Ｓ６
になるとこの同期が確立されている期間中にリセットパ
ルスを出力し、これによりフレーム位置計数部４０のリ
セット回路４１のマルチフレームの計数値をリセットす
る。フレーム位置計数部４０は、上記マルチフレームの
計数値がリセットされる毎に新たなマルチフレームの入
力フレーム数を計数し、その計数値をＳＴフレーム同期
検出部３０のＲＡＭ３２に記憶させるとともに、入力シ
グナリング信号をＲＡＭ６０に書き込むためのアドレス
情報としてＲＡＭ６０に供給する。このため、ＲＡＭ６
０では上記アドレスにより指定された記憶領域に入力シ
グナリング信号が書き込まれる。例えば、図３に示す如
く第１フレームのシグナリング信号に第３フレームの位
置情報を持つシグナリングビットＳＴ５があったとする
と、このシグナリングビットＳ５のデータは図４に示す
如くＲＡＭ６０の記憶領域のうち第３フレームのＡに示
す領域に書き込まれる。すなわち、シグナリングビット
は並び替えられた状態でＲＡＭ６０に書き込まれること
になる。

【００１４】そうしてＲＡＭ６０に書き込まれた各シグ
ナリングビットは、フレーム位置計数部４０から発生さ
れるアドレス情報に従って順次読み出され、位相が修正
されたシグナリング信号として出力される。

【００１５】このように本実施例であれば、ＲＯＭ３１
によりシグナリング信号のフレーム同期パターンを検出
し、この検出結果に基づいてフレーム位置を表わすアド
レス情報を発生して、このアドレス情報により指定され
るＲＡＭ６０の記憶領域にシグナリングビットを書込む
ようにし、かつこの記憶されたシグナリングビットをフ
レームカウンタ５０から発生されるアドレス情報に従っ
て順次読出すようにしたので、ＳＴフレームの同期検出
およびシグナリングビットの並び替えをメモリとカウン
タを用いるだけで行なうことができる。したがって、た
とえシグナリングビット数が増えたとしても、ＲＡＭ６
０の記憶容量を増やすだけで簡単に対応することができ
る。このため、シグナリングビット数に対応する数だけ
フレーム同期部を設けなければならなかった従来の回路
に比べて、回路規模を大幅に小形化することができかつ
安価に構成することができる。また、すべてハード回路
により構成されるので、マイクロコンピュータを用いて
ソフト的に処理する場合に比べて処理時間を短縮するこ
とができ、またプログラムの暴走等が発生する危険がな
いので、信頼性の高い回路を提供することができる。

【００１６】尚、本発明は上記実施例に限定されるもの
ではない。例えば、ＳＴフレームの同期検出用メモリと
してはＲＡＭを使用してもよく、またフレーム位置計数
部はカウンタを使用してもよい。その他、多重化データ
のフレーム構成やシグナリングビットのビット数、同期
検出手順等についても、本発明の要旨を逸脱しない範囲
で種々変形して実施できる。

【００１７】

【発明の効果】以上詳述したように本発明は、同期検出
用メモリにより多重化データに含まれるシグナリング信
号の同期パターンを基にシグナリング信号のフレーム同
期を検出し、そのフレーム同期検出情報に基づいて第１
のカウンタ回路によりシグナリング信号のフレーム位置
に対応するアドレス情報を発生して、このアドレス情報
に従って多重化データのシグナリング信号を所定の順に
並べ替えた状態でメモリに書き込み、かつこのメモリに
書き込まれたシグナリング信号を第２のカウンタ回路か
ら発生されたアドレス情報に従って順次読出すようにし
たものである。

【００１８】したがって本発明によれば、シグナリング
ビット数が多い場合でも簡単な回路構成で確実に信号フ
レームの入替えを行なうことができ、これにより回路規
模が小さく安価でしかも処理時間の増加や信頼性の低下
を生じない時分割多重装置の信号フレーム入替回路を提
供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例における信号フレーム入替回
路の構成を示す回路ブロック図。

【図２】図１に示した回路の同期検出手順を示す状態遷
移図。

【図３】図１に示した回路の動作説明に使用する図。

【図４】図１に示した回路の動作説明に使用する図。

【図５】多重化データのフレーム構成を示す図。

【図６】従来の信号フレーム入替回路の構成を示す回路
ブロック図。

【符号の説明】

３０…ＳＴフレーム同期検出部、３１…同期検出用のＲ
ＯＭ、３２…ハンティング用のＲＡＭ、４０…フレーム
位置計数部、４１…マルチフレームのリセット回路、４
２…インクリメント回路、５０…フレームカウンタ、６
０…シグナリング信号記憶部。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　シグナリング信号が挿入されるタイム
   スロットおよびデータが挿入される複数のタイムスロッ
   トを時分割多重して１フレームを構成し、このように構
   成された複数のフレームをさらに時分割多重して１マル
   チフレームを構成する多重化データを取り扱う時分割多
   重装置の信号フレーム入替回路において、前記多重化デ
   ータのシグナリング信号を取り込んでこのシグナリング
   信号の同期パターンを基にシグナリング信号のフレーム
   同期を時分割で検出するための同期検出用メモリと、こ
   の同期検出用メモリにより得られたシグナリング信号の
   フレーム同期検出情報に基づいてシグナリング信号のフ
   レーム位置に対応するアドレス情報を発生するための第
   １のカウンタ回路と、出力すべき多重化データのフレー
   ムに同期したアドレス情報を発生するための第２のカウ
   ンタ回路と、前記第１のカウンタから発生されるアドレ
   ス情報に基づいて、前記多重化データのシグナリング信
   号を所定の順に並べ変えた状態で記憶し、かつこの記憶
   したシグナリング信号を前記第２のカウンタ回路から発
   生されるアドレス情報に従って順次読出すための並べ替
   え処理用メモリとを具備したことを特徴とする時分割多
   重装置の信号フレーム入替回路。