JPH04274344A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04274344A JPH04274344A JP3034876A JP3487691A JPH04274344A JP H04274344 A JPH04274344 A JP H04274344A JP 3034876 A JP3034876 A JP 3034876A JP 3487691 A JP3487691 A JP 3487691A JP H04274344 A JPH04274344 A JP H04274344A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- filler
- grooves
- semiconductor device
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法、特に素子分離方法に関するものである。
法、特に素子分離方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の製造における素子分
離方法として、Ｕ溝埋め込み分離法が用いられることが
多くなっている。このＵ溝埋め込み分離法を図４（ａ）
〜（ｃ） に基づいて説明する。図４（ａ） に示す
ように、半導体基板１上に絶縁膜２を形成し、この絶縁
膜２をパターンニングした後、半導体基板１の表面をエ
ッチングすることにより、断面がＵ字型の溝３０が形成
される。
離方法として、Ｕ溝埋め込み分離法が用いられることが
多くなっている。このＵ溝埋め込み分離法を図４（ａ）
〜（ｃ） に基づいて説明する。図４（ａ） に示す
ように、半導体基板１上に絶縁膜２を形成し、この絶縁
膜２をパターンニングした後、半導体基板１の表面をエ
ッチングすることにより、断面がＵ字型の溝３０が形成
される。
【０００３】次に、図４（ｂ） に示すように、絶縁膜
２を除去した後、溝３０の内壁および半導体基板１の表
面に絶縁膜４が形成される。この絶縁膜４上に化学気相
成長法により充填材５０を成長させることによって、溝
３０の内部に充填材５０が埋め込まれた後、充填材５０
の表面に有機膜６が塗布される。そして、図４（ｃ）
に示すように、エッチバックにより表面を平坦化する。 その後、表面に絶縁膜７が形成される。
２を除去した後、溝３０の内壁および半導体基板１の表
面に絶縁膜４が形成される。この絶縁膜４上に化学気相
成長法により充填材５０を成長させることによって、溝
３０の内部に充填材５０が埋め込まれた後、充填材５０
の表面に有機膜６が塗布される。そして、図４（ｃ）
に示すように、エッチバックにより表面を平坦化する。 その後、表面に絶縁膜７が形成される。
【０００４】このように半導体基板１の表面を溝３０お
よび充填材５０により区切ることによって、電気的に分
離して素子分離を行う。このようなＵ溝埋め込み分離法
により形成した充填材の成長過程を図５（ａ） 〜（ｃ
） を参照しながら説明する。図５（ａ） 〜（ｃ）
に示すように、化学気相成長法により形成した充填材５
０は、溝３０の内壁の各部から均等な速度で成長する。 したがって、充填材５０の膜厚ｔ２ としては、溝３０
の幅寸法ｔ１ を考慮した膜厚があれば、溝３０の内部
を良好に埋め込むことができる。
よび充填材５０により区切ることによって、電気的に分
離して素子分離を行う。このようなＵ溝埋め込み分離法
により形成した充填材の成長過程を図５（ａ） 〜（ｃ
） を参照しながら説明する。図５（ａ） 〜（ｃ）
に示すように、化学気相成長法により形成した充填材５
０は、溝３０の内壁の各部から均等な速度で成長する。 したがって、充填材５０の膜厚ｔ２ としては、溝３０
の幅寸法ｔ１ を考慮した膜厚があれば、溝３０の内部
を良好に埋め込むことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、図６（ａ） および（ｂ）
に示すように、溝３０がＴ字状に交差している部分ま
たは十字状に交差している部分では、溝３０の距離ｔ３
および距離ｔ３ は溝３０の幅寸法ｔ１ より大きく
なる。したがって、図７（ａ） および（ｂ） 、図８
（ａ） および（ｂ） に示すように、このような部分
に化学気相成長法により充填材５０を形成した場合に、
充填材５０は溝３０の内壁面から均等な速度で成長する
ため、埋め込み後、溝３０の内部の充填材５０に段差部
９が生じる。このように溝３０の内部の充填材５０に段
差部９が生じると、図９に示すように、表面をエッチバ
ックすることにより平坦化した後も充填材５０に段差部
９が生じ、良好に平坦化することができない。その結果
、図１０（ａ） および（ｂ） に示すように、表面に
形成した配線１０に断線１０ａが生じたり、エッチング
残り１０ｂが生じることにより配線１０に短絡が生じる
という問題があった。
半導体装置の製造方法では、図６（ａ） および（ｂ）
に示すように、溝３０がＴ字状に交差している部分ま
たは十字状に交差している部分では、溝３０の距離ｔ３
および距離ｔ３ は溝３０の幅寸法ｔ１ より大きく
なる。したがって、図７（ａ） および（ｂ） 、図８
（ａ） および（ｂ） に示すように、このような部分
に化学気相成長法により充填材５０を形成した場合に、
充填材５０は溝３０の内壁面から均等な速度で成長する
ため、埋め込み後、溝３０の内部の充填材５０に段差部
９が生じる。このように溝３０の内部の充填材５０に段
差部９が生じると、図９に示すように、表面をエッチバ
ックすることにより平坦化した後も充填材５０に段差部
９が生じ、良好に平坦化することができない。その結果
、図１０（ａ） および（ｂ） に示すように、表面に
形成した配線１０に断線１０ａが生じたり、エッチング
残り１０ｂが生じることにより配線１０に短絡が生じる
という問題があった。
【０００６】また、溝３０がＴ字状および十字状に交差
している部分でも、充填材５０の膜厚を大きくすれば、
溝３０の内部を完全に埋め込むことができるが、この場
合は、製造コストの上昇および処理時間の増大を避ける
ことができないという問題があった。この発明の目的は
上記問題点に鑑み、充填材の膜厚を大きくすることがな
く、溝の幅寸法を考慮した最小の膜厚を有する充填材に
より溝の内部を完全に埋め込むことのできる半導体装置
の製造方法を提供することである。
している部分でも、充填材５０の膜厚を大きくすれば、
溝３０の内部を完全に埋め込むことができるが、この場
合は、製造コストの上昇および処理時間の増大を避ける
ことができないという問題があった。この発明の目的は
上記問題点に鑑み、充填材の膜厚を大きくすることがな
く、溝の幅寸法を考慮した最小の膜厚を有する充填材に
より溝の内部を完全に埋め込むことのできる半導体装置
の製造方法を提供することである。
【０００７】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体基板の表面に断面がＵ字型の溝を交
差した状態に形成する工程と、化学気相成長法により溝
の内部に充填材を埋め込む工程とを含み、溝を形成する
際に溝の交差部の内角部から外角部に向かう寸法が溝幅
寸法以下となるように外角部の近傍の溝壁面に膨出部を
形成することを特徴とする。
製造方法は、半導体基板の表面に断面がＵ字型の溝を交
差した状態に形成する工程と、化学気相成長法により溝
の内部に充填材を埋め込む工程とを含み、溝を形成する
際に溝の交差部の内角部から外角部に向かう寸法が溝幅
寸法以下となるように外角部の近傍の溝壁面に膨出部を
形成することを特徴とする。
【０００８】
【作用】この発明の構成によれば、半導体基板の表面に
断面がＵ字型の溝を交差した状態に形成する際に、溝の
交差部の内角部から外角部に向かう寸法が溝幅寸法以下
となるように外角部の近傍の溝壁面に膨出部を形成し、
この溝の内部に化学気相成長法により充填材を埋め込む
。したがって、充填材は溝壁面から均等な速度で成長す
るにも拘わらず、充填材の膜厚を大きくすることがなく
、溝幅寸法を考慮した最小の膜厚を有する充填材を形成
するだけで溝の内部を完全に埋め込むことができる。
断面がＵ字型の溝を交差した状態に形成する際に、溝の
交差部の内角部から外角部に向かう寸法が溝幅寸法以下
となるように外角部の近傍の溝壁面に膨出部を形成し、
この溝の内部に化学気相成長法により充填材を埋め込む
。したがって、充填材は溝壁面から均等な速度で成長す
るにも拘わらず、充填材の膜厚を大きくすることがなく
、溝幅寸法を考慮した最小の膜厚を有する充填材を形成
するだけで溝の内部を完全に埋め込むことができる。
【０００９】
【実施例】図１（ａ） および（ｂ） は、この発明の
一実施例の半導体装置の製造方法を適用した溝を示す平
面図である。図１（ａ） は溝３がＴ字状に交差してい
る状態を示し、また図１（ｂ） は溝３が十字状に交差
している状態を示す。
一実施例の半導体装置の製造方法を適用した溝を示す平
面図である。図１（ａ） は溝３がＴ字状に交差してい
る状態を示し、また図１（ｂ） は溝３が十字状に交差
している状態を示す。
【００１０】図１（ａ） および（ｂ） に示すように
、溝３を交差した状態に形成する際には、溝３の交差部
の内角部Ｚから外角部Ｘに向かう寸法すなわち内角部Ｚ
と膨出部Ｙとの距離ｔ５ が、溝３の幅寸法ｔ１ 以下
となるように外角部Ｘの近傍の溝壁面に膨出部Ｙを形成
する。なお、角θ１ は４５度および角θ２ は９０度
とした。次に、図２（ａ） および（ｂ） はこの発明
の一実施例の半導体装置の製造方法を適用した溝に充填
材を埋め込んだ様子を示す断面図である。なお、図２（
ａ）は図１（ａ） に示すＴ字状に交差した溝に充填材
を埋め込んだ様子を示すＡ−Ａ’線での断面図、また図
２（ｂ） は図１（ａ） に示す十字状に交差した溝に
充填材を埋め込んだ様子を示すＢ−Ｂ’線での断面図で
ある。
、溝３を交差した状態に形成する際には、溝３の交差部
の内角部Ｚから外角部Ｘに向かう寸法すなわち内角部Ｚ
と膨出部Ｙとの距離ｔ５ が、溝３の幅寸法ｔ１ 以下
となるように外角部Ｘの近傍の溝壁面に膨出部Ｙを形成
する。なお、角θ１ は４５度および角θ２ は９０度
とした。次に、図２（ａ） および（ｂ） はこの発明
の一実施例の半導体装置の製造方法を適用した溝に充填
材を埋め込んだ様子を示す断面図である。なお、図２（
ａ）は図１（ａ） に示すＴ字状に交差した溝に充填材
を埋め込んだ様子を示すＡ−Ａ’線での断面図、また図
２（ｂ） は図１（ａ） に示す十字状に交差した溝に
充填材を埋め込んだ様子を示すＢ−Ｂ’線での断面図で
ある。
【００１１】図２（ａ） および（ｂ） に示すように
、シリコン基板からなる半導体基板１の表面に断面がＵ
字型の溝３を形成した後、溝３の内壁および半導体基板
１上にシリコン酸化膜からなる絶縁膜４を形成する。そ
して、この絶縁膜４上に化学気相成長法によりポリシリ
コン膜からなる充填材５を成長させることにより、溝３
の内部を埋め込む。
、シリコン基板からなる半導体基板１の表面に断面がＵ
字型の溝３を形成した後、溝３の内壁および半導体基板
１上にシリコン酸化膜からなる絶縁膜４を形成する。そ
して、この絶縁膜４上に化学気相成長法によりポリシリ
コン膜からなる充填材５を成長させることにより、溝３
の内部を埋め込む。
【００１２】この際、充填材５は、溝３の内壁面から均
等な速度で成長するが、内角部Ｚから外角部Ｘに向かう
寸法すなわち内角部Ｚと膨出部Ｙとの距離ｔ５ が、必
ず溝３の幅寸法ｔ１ 以下となっているため、溝３の幅
寸法ｔ１ を考慮した最小の膜厚を有する充填材５を成
長させることにより、溝３の内部を完全に埋め込むこと
ができる。
等な速度で成長するが、内角部Ｚから外角部Ｘに向かう
寸法すなわち内角部Ｚと膨出部Ｙとの距離ｔ５ が、必
ず溝３の幅寸法ｔ１ 以下となっているため、溝３の幅
寸法ｔ１ を考慮した最小の膜厚を有する充填材５を成
長させることにより、溝３の内部を完全に埋め込むこと
ができる。
【００１３】その結果、表面を平坦化した後に、従来の
ように充填材に段差が生じることなく、図３（ａ） お
よび図３（ｂ） に示すように、表面を良好に平坦化す
ることができる。したがって、この平坦化した充填材５
上に絶縁膜（図示せず）を介して配線（図示せず）を形
成した場合、従来のように断線および短絡が生じること
がない。
ように充填材に段差が生じることなく、図３（ａ） お
よび図３（ｂ） に示すように、表面を良好に平坦化す
ることができる。したがって、この平坦化した充填材５
上に絶縁膜（図示せず）を介して配線（図示せず）を形
成した場合、従来のように断線および短絡が生じること
がない。
【００１４】なお、実施例では、溝３の内壁および半導
体基板１上にシリコン酸化膜からなる絶縁膜４を形成し
、化学気相成長法により絶縁膜４上にポリシリコン膜か
らなる充填材５を成長させたが、シリコン酸化膜を形成
せずに、溝壁面および半導体基板上に絶縁膜のみを形成
することにより、溝の内部を埋め込んでも良い。また、
充填材５であるポリシリコン膜および絶縁膜４であるシ
リコン酸化膜は多層構造としても良い。
体基板１上にシリコン酸化膜からなる絶縁膜４を形成し
、化学気相成長法により絶縁膜４上にポリシリコン膜か
らなる充填材５を成長させたが、シリコン酸化膜を形成
せずに、溝壁面および半導体基板上に絶縁膜のみを形成
することにより、溝の内部を埋め込んでも良い。また、
充填材５であるポリシリコン膜および絶縁膜４であるシ
リコン酸化膜は多層構造としても良い。
【００１５】
【発明の効果】この発明の半導体装置の製造方法によれ
ば、半導体基板の表面に断面がＵ字型の溝を交差した状
態に形成する際に、溝の交差部の内角部から外角部に向
かう寸法が溝幅寸法以下となるように外角部の近傍の溝
壁面に膨出部を形成し、この溝の内部に化学気相成長法
により充填材を埋め込む。したがって、充填材は溝壁面
から均等な速度で成長するにも拘わらず、充填材の膜厚
を大きくすることがなく、溝幅寸法を考慮した最小の膜
厚を有する充填材を形成するだけで溝の内部を完全に埋
め込むことができる。その結果、充填材を埋め込んだ後
の溝の表面を良好に平坦化することができ、従来のよう
に充填材上に形成した配線に短絡および断線は生じるこ
とがない。
ば、半導体基板の表面に断面がＵ字型の溝を交差した状
態に形成する際に、溝の交差部の内角部から外角部に向
かう寸法が溝幅寸法以下となるように外角部の近傍の溝
壁面に膨出部を形成し、この溝の内部に化学気相成長法
により充填材を埋め込む。したがって、充填材は溝壁面
から均等な速度で成長するにも拘わらず、充填材の膜厚
を大きくすることがなく、溝幅寸法を考慮した最小の膜
厚を有する充填材を形成するだけで溝の内部を完全に埋
め込むことができる。その結果、充填材を埋め込んだ後
の溝の表面を良好に平坦化することができ、従来のよう
に充填材上に形成した配線に短絡および断線は生じるこ
とがない。
【図１】図１（ａ） および（ｂ） は、この発明の一
実施例の半導体装置の製造方法を適用した溝を示す平面
図である。
実施例の半導体装置の製造方法を適用した溝を示す平面
図である。
【図２】図２（ａ） および（ｂ） はこの発明の一実
施例の半導体装置の製造方法を適用した溝に充填材を埋
め込んだ様子を示す断面図である。
施例の半導体装置の製造方法を適用した溝に充填材を埋
め込んだ様子を示す断面図である。
【図３】図３（ａ） および（ｂ） はこの発明の一実
施例の半導体装置の製造方法を適用した溝に充填材を埋
め込んだ後、表面を平坦化した様子を示す断面図である
。
施例の半導体装置の製造方法を適用した溝に充填材を埋
め込んだ後、表面を平坦化した様子を示す断面図である
。
【図４】図４（ａ） 〜（ｃ） はＵ溝埋め込み分離法
を示す工程順断面図である。
を示す工程順断面図である。
【図５】図５（ａ） 〜（ｃ） はＵ溝埋め込み分離法
により形成した充填材の成長過程を示す説明図である。
により形成した充填材の成長過程を示す説明図である。
【図６】図６（ａ） および（ｂ） は従来の半導体装
置の製造方法を適用した溝を示す平面図である。
置の製造方法を適用した溝を示す平面図である。
【図７】図７（ａ） および（ｂ） は従来の半導体装
置の製造方法を適用した溝に充填材を埋め込んだ様子を
示す平面図である。
置の製造方法を適用した溝に充填材を埋め込んだ様子を
示す平面図である。
【図８】図８（ａ） および（ｂ） は図７（ａ） お
よび（ｂ） のＣ−Ｃ’線およびＤ−Ｄ’線における断
面図である。
よび（ｂ） のＣ−Ｃ’線およびＤ−Ｄ’線における断
面図である。
【図９】図９は従来の半導体装置の製造方法を適用した
溝に充填材を埋め込んだ後、表面を平坦化した様子を示
す断面図である。
溝に充填材を埋め込んだ後、表面を平坦化した様子を示
す断面図である。
【図１０】図１０（ａ） および（ｂ） は従来の半導
体装置の製造方法を適用した溝に充填材を埋め込み、平
坦化した後、表面に配線を施した様子を示す断面図であ
る。
体装置の製造方法を適用した溝に充填材を埋め込み、平
坦化した後、表面に配線を施した様子を示す断面図であ
る。
１ 半導体基板
３ 溝
５ 充填材
Ｘ 外角部
Ｙ 膨出部
Ｚ 内角部
ｔ５ 距離（内角部Ｚから外角部Ｘに向かう寸法）
ｔ１ 溝３の幅寸法
ｔ１ 溝３の幅寸法
Claims (1)
- 【請求項１】 半導体基板の表面に断面がＵ字型の溝
を交差した状態に形成する工程と、化学気相成長法によ
り前記溝の内部に充填材を埋め込む工程とを含み、前記
溝を形成する際に前記溝の交差部の内角部から外角部に
向かう寸法が溝幅寸法以下となるように外角部の近傍の
溝壁面に膨出部を形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034876A JPH04274344A (ja) | 1991-03-01 | 1991-03-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034876A JPH04274344A (ja) | 1991-03-01 | 1991-03-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04274344A true JPH04274344A (ja) | 1992-09-30 |
Family
ID=12426353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3034876A Pending JPH04274344A (ja) | 1991-03-01 | 1991-03-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04274344A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009153356A1 (de) * | 2008-06-19 | 2009-12-23 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit kreuzungen von isolationsgräben |
| JP2010141231A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| JP2012049415A (ja) * | 2010-08-30 | 2012-03-08 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2015084442A (ja) * | 2014-12-18 | 2015-04-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1991
- 1991-03-01 JP JP3034876A patent/JPH04274344A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009153356A1 (de) * | 2008-06-19 | 2009-12-23 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit kreuzungen von isolationsgräben |
| US8530999B2 (en) | 2008-06-19 | 2013-09-10 | X-Fab Semiconductor Foundries Ag | Semiconductor component with isolation trench intersections |
| JP2010141231A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置の製造方法及び半導体装置 |
| JP2012049415A (ja) * | 2010-08-30 | 2012-03-08 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP2015084442A (ja) * | 2014-12-18 | 2015-04-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192780B1 (en) | Self-aligned multiple patterning processes using bi-layer mandrels and cuts formed with block masks | |
| US6294451B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5518963A (en) | Method for forming metal interconnection of semiconductor device | |
| JP2000188330A (ja) | デュアルダマシン配線の形成方法 | |
| CN107706145B (zh) | 隔离沟槽薄膜填充结构、半导体存储器件及制备方法 | |
| JPS58143548A (ja) | 半導体装置の製造方法 | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| JPH05849B2 (ja) | ||
| JP3397505B2 (ja) | 半導体装置の製造方法 | |
| JP2517751B2 (ja) | 半導体装置の製造方法 | |
| JP2874173B2 (ja) | 半導体装置の製造方法 | |
| JPH11214512A (ja) | 半導体装置の製造方法 | |
| JPH01187944A (ja) | 半導体材料に隔離構造を形成する方法 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| JPH02271617A (ja) | 半導体集積回路の製造方法 | |
| JPS60124839A (ja) | 半導体装置の製造方法 | |
| KR20020078885A (ko) | 반도체 소자의 비어콘택 형성방법 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| KR20000044863A (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| JPS62198135A (ja) | 半導体装置およびその製造方法 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| US20030119294A1 (en) | Method for forming wiring in semiconductor device | |
| JPH02151034A (ja) | 半導体装置の製造方法 |