JPH04275639A - スキャンイン／アウト方式 - Google Patents
スキャンイン／アウト方式Info
- Publication number
- JPH04275639A JPH04275639A JP3034956A JP3495691A JPH04275639A JP H04275639 A JPH04275639 A JP H04275639A JP 3034956 A JP3034956 A JP 3034956A JP 3495691 A JP3495691 A JP 3495691A JP H04275639 A JPH04275639 A JP H04275639A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- scan
- data
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000006378 damage Effects 0.000 abstract 1
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、シフト方式によりデー
タ入出力手段を有する論理回路のスキャンイン／アウト
方式に関する。
タ入出力手段を有する論理回路のスキャンイン／アウト
方式に関する。
【０００２】
【従来の技術】一般にスキャンイン／アウト方式は、情
報処理装置の評価・保守・診断等のとき、フリップフロ
ップに操作者の希望する値を設定したり、ある時点のフ
リップフロップの値を抜取り、表示させる場合に利用さ
れる。
報処理装置の評価・保守・診断等のとき、フリップフロ
ップに操作者の希望する値を設定したり、ある時点のフ
リップフロップの値を抜取り、表示させる場合に利用さ
れる。
【０００３】従来この種のスキャンイン／アウト方式で
は、全フリップフロップは直列接続され、また出入口は
それぞれ１個とされていた。
は、全フリップフロップは直列接続され、また出入口は
それぞれ１個とされていた。
【０００４】
【発明が解決しようとする課題】上述した従来のフリッ
プフロップ間のスキャンイン／アウト方式では、ある時
点のフリップフロップの値を抜取り表示させるためスキ
ャンアウトをする場合、フリップフロップにはスキャン
インデータ端子の状態が順次格納されることにより、フ
リップフロップの内容が破壊される。従ってフリップフ
ロップの内容を元の状態に戻す為には、スキャンアウト
したシリアルデータをスキャンインデータ端子から再度
入力させる必要があるという欠点があった。
プフロップ間のスキャンイン／アウト方式では、ある時
点のフリップフロップの値を抜取り表示させるためスキ
ャンアウトをする場合、フリップフロップにはスキャン
インデータ端子の状態が順次格納されることにより、フ
リップフロップの内容が破壊される。従ってフリップフ
ロップの内容を元の状態に戻す為には、スキャンアウト
したシリアルデータをスキャンインデータ端子から再度
入力させる必要があるという欠点があった。
【０００５】
【課題を解決するための手段】本発明のスキャンイン／
アウト方式は、複数のフリップフロップを直列に接続し
てスキャンチェーンを構成する論理回路にスキャンイン
／アウト制御装置を接続し、シフト制御クロックを印加
してデータの入出力を制御するスキャンイン／アウト制
御システムにおいて、スキャンアウトのデータをスキャ
ンインに帰還させるバスと、それら２つのスキャンイン
データを切り換えるセレクタとを具備して構成される。
アウト方式は、複数のフリップフロップを直列に接続し
てスキャンチェーンを構成する論理回路にスキャンイン
／アウト制御装置を接続し、シフト制御クロックを印加
してデータの入出力を制御するスキャンイン／アウト制
御システムにおいて、スキャンアウトのデータをスキャ
ンインに帰還させるバスと、それら２つのスキャンイン
データを切り換えるセレクタとを具備して構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、ＬＳＩチップ１内に複数個のフリ
ップフロップが存在するとき、それらのフリップフロッ
プ間のスキャンパスの接続を示す本発明の一実施例のブ
ロック図である。２１〜２９はスキャンモード付きのＤ
タイプのフリップフロップであり、３１はスキャンイン
データを選択する２ウェイのセレクタである。また、２
は従来のスキャンパスであり、３は本発明により追加し
たスキャンアウト帰還パスを示す。４，５はスキャンパ
ス２に対するスキャンインデータ端子、スキャンアウト
データ端子を示し、６はスキャンインデータ端子４とス
キャンアウト帰還パス３を選択するスキャンインデータ
セレクト信号を示す。
ップフロップが存在するとき、それらのフリップフロッ
プ間のスキャンパスの接続を示す本発明の一実施例のブ
ロック図である。２１〜２９はスキャンモード付きのＤ
タイプのフリップフロップであり、３１はスキャンイン
データを選択する２ウェイのセレクタである。また、２
は従来のスキャンパスであり、３は本発明により追加し
たスキャンアウト帰還パスを示す。４，５はスキャンパ
ス２に対するスキャンインデータ端子、スキャンアウト
データ端子を示し、６はスキャンインデータ端子４とス
キャンアウト帰還パス３を選択するスキャンインデータ
セレクト信号を示す。
【０００８】図１において、スキャンイン動作時はスキ
ャンインデータセレクト信号６は、シフトインデータ端
子４を選択し、シフトインデータ端子４から入力された
シリアルデータは、シフト制御クロックのタイミングに
よりフリップフロップ２１→２２→２３の順にシフトさ
れる。
ャンインデータセレクト信号６は、シフトインデータ端
子４を選択し、シフトインデータ端子４から入力された
シリアルデータは、シフト制御クロックのタイミングに
よりフリップフロップ２１→２２→２３の順にシフトさ
れる。
【０００９】スキャンアウト動作時は、スキャンインデ
ータセレクト信号６はスキャンパス３を選択し、シフト
制御クロックのタイミングによりスキャンアウトデータ
端子５からスキャンアウトデータを出力すると同時にス
キャンパス３を介してフリップフロップ２１よりスキャ
ンインされる。従って、スキャンアウトが終了した時点
では、フリップフロップの内容はスキャンアウトを実行
する前の状態と等しくなり、抜き取ったスキャンアウト
データを再度スキャンインデータ端子から入力する必要
がなくなる。
ータセレクト信号６はスキャンパス３を選択し、シフト
制御クロックのタイミングによりスキャンアウトデータ
端子５からスキャンアウトデータを出力すると同時にス
キャンパス３を介してフリップフロップ２１よりスキャ
ンインされる。従って、スキャンアウトが終了した時点
では、フリップフロップの内容はスキャンアウトを実行
する前の状態と等しくなり、抜き取ったスキャンアウト
データを再度スキャンインデータ端子から入力する必要
がなくなる。
【００１０】
【発明の効果】以上説明したように本発明は、ある時点
のフリップフロップの値を抜取り表示させる場合、スキ
ャンアウトデータをスキャンインに帰還させるパスを設
けることにより、スキャンアウト後のフリップフロップ
の値が破壊されないという効果がある。
のフリップフロップの値を抜取り表示させる場合、スキ
ャンアウトデータをスキャンインに帰還させるパスを設
けることにより、スキャンアウト後のフリップフロップ
の値が破壊されないという効果がある。
【図１】本発明の一実施例の構成を示すブロック図。
１ ＬＳＩ
２１〜２９ フリップフロップ
３１ セレクタ
２ スキャンパス
３ スキャンアウト帰還パス
４ スキャンインデータ端子
５ スキャンアウトデータ端子
Claims (1)
- 【請求項１】 複数のフリップフロップを直列に接続
してスキャンチェーンを構成する論理回路にスキャンイ
ン／アウト制御装置を接続し、シフト制御クロックを印
加してデータの入出力を制御するスキャンイン／アウト
制御システムにおいて、スキャンアウトのデータをスキ
ャンインに帰還させるパスと、それら２つのスキャンイ
ンデータを切り換えるセレクタとを具備して成ることを
特徴とするスキャンイン／アウト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034956A JPH04275639A (ja) | 1991-03-01 | 1991-03-01 | スキャンイン／アウト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034956A JPH04275639A (ja) | 1991-03-01 | 1991-03-01 | スキャンイン／アウト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275639A true JPH04275639A (ja) | 1992-10-01 |
Family
ID=12428608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3034956A Pending JPH04275639A (ja) | 1991-03-01 | 1991-03-01 | スキャンイン／アウト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008089545A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 解析装置 |
-
1991
- 1991-03-01 JP JP3034956A patent/JPH04275639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008089545A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 解析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| US4780666A (en) | Semiconductor integrated circuit device having rest function | |
| JPS63243890A (ja) | 半導体集積回路装置 | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| KR910000608B1 (ko) | 반도체 집적회로장치 | |
| GB2210171A (en) | Test overlay circuit | |
| JPH095403A (ja) | 半導体集積論理回路 | |
| JPH04275639A (ja) | スキャンイン／アウト方式 | |
| JP2000353783A (ja) | 半導体装置 | |
| KR960016139B1 (ko) | 바운더리 스캔 구조의 3tdi(3테스트 데이터 입력)을 집적 회로에 입력하는 장치 | |
| KR960015560B1 (ko) | 바운더리 스캔 구조의 2tdi(2테스트 데이터 입력)을 집적 회로에 입력하는 장치 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JP2002005998A (ja) | 集積回路のテスト方法およびテスト回路 | |
| JPH0989993A (ja) | スキャン回路 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPH0627779B2 (ja) | 半導体集積回路装置 | |
| JPH08233904A (ja) | バウンダリスキャン回路 | |
| JPH0627775B2 (ja) | 半導体集積回路装置 | |
| JPH0312570A (ja) | 半導体集積回路 | |
| KR940002724Y1 (ko) | 다중핀 디지탈 ic 시험회로 | |
| JPH02287734A (ja) | スキャンパス回路 | |
| JPH0627777B2 (ja) | 半導体集積回路装置 | |
| JPH02147872A (ja) | スキャンアウト動作回路 | |
| JPS6319571A (ja) | 集積回路 | |
| JPH0389178A (ja) | 半導体集積回路 |