JPH0989993A

JPH0989993A - スキャン回路

Info

Publication number: JPH0989993A
Application number: JP7249573A
Authority: JP
Inventors: Masayuki Yoshiyama; 山正之吉
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1995-09-27
Filing date: 1995-09-27
Publication date: 1997-04-04

Abstract

(57)【要約】【課題】故障検出率を低下させることなく、スキャンピ
ンとユーザピンとを兼用させることができるスキャン回
路を提供すること。【解決手段】ユーザピンと兼用されるスキャンピンと、
スキャンピンによって制御される複数個のスキャン用フ
リップフロップを直列接続してなるスキャンチェーン
と、スキャンチェーンの中に追加挿入されるスキャン用
フリップフロップとを有し、通常動作時に、ユーザピン
に入力される入力信号によって、内部回路の制御を行
い、ユーザピンから出力される出力信号によって、内部
回路から出力される出力信号の観測を行い、スキャン動
作時に、追加挿入されるスキャン用フリップフロップか
ら出力される第１の出力信号によって、内部回路の制御
を行い、追加挿入されるスキャン用フリップフロップか
ら出力される第２の出力信号によって、内部回路から出
力される出力信号の観測を行うことにより、上記課題を
解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩの制御性お
よび観測性を向上させるために用いられるスキャン回路
に関するものである。

【０００２】

【従来の技術】近年、ＬＳＩの回路規模が増大するにと
もなって、その回路故障の発生率が増加するとともに、
その回路故障を検出するためのテストベクターも複雑化
する傾向にある。このため、ＬＳＩのテストを容易化す
るために、また、ＬＳＩの制御性および観測性を向上さ
せ、テストベクターによるＬＳＩの故障検出率を向上さ
せるために、従来より一般的にスキャン回路が用いられ
ている。

【０００３】以下に、従来のスキャン回路について説明
する。図１２は、スキャン回路を用いる回路の一例のブ
ロック図である。この回路２４は、ユーザ入力ピンから
入力信号が入力される組合せ回路１２と、ユーザ出力ピ
ンを介して出力信号を出力する組合せ回路１４と、これ
らの組合せ回路１２，１４の間に配置されるスキャン回
路２６とを有している。また、スキャン回路２６は、ス
キャンチェーン（シフトレジスタ）を構成する複数個の
スキャン用フリップフロップ１８ｂ，１８ｃ，１８ｄ，
１８ｅを有している。

【０００４】また、図１３は、スキャン用フリップフロ
ップの一例の構成回路図である。このスキャン用フリッ
プフロップ１８は、スキャンイネ−ブルによって、入力
端０に入力される信号または入力端１に入力される信号
を選択出力するマルチプレクサ２０と、マルチプレクサ
２０から出力される信号をスキャンクロックによって保
持するとともに、これを出力端０および出力端１から出
力するＤ型フリップフロップ２２とを有している。

【０００５】スキャン用フリップフロップ１８ｂ，１８
ｃ，１８ｄ，１８ｅの入力端０にはそれぞれ組合せ回路
１２の出力が入力され、入力端１にはそれぞれスキャン
インおよび前段のスキャン用フリップフロップ１８ａ，
１８ｂ，１８ｃの出力端１が入力されている。また、そ
の出力端０はそれぞれ組合せ回路１４に入力され、出力
端１はそれぞれ次段のスキャン用フリップフロップ１８
ｃ，１８ｄ，１８ｅの入力端１およびスキャンアウトに
接続されている。

【０００６】この回路２４において、組合せ回路１２は
ユーザ入力ピンから入力される入力信号によって制御さ
れる。組合せ回路１２から出力される出力信号は、スキ
ャンイネーブルが０とき、スキャンクロックによりそれ
ぞれのスキャン用フリップフロップ１８ｂ，１８ｃ，１
８ｄ，１８ｅにラッチされ、スキャンイネーブルが１の
とき、スキャンクロックが入力される毎にシフトされて
スキャンアウトから順次出力される。

【０００７】スキャン用フリップフロップ１８ｂ，１８
ｃ，１８ｄ，１８ｅの出力端０から出力される出力信号
は、スキャンイネーブルが１のとき、スキャンクロック
が入力される毎に、スキャンインから入力される信号が
シフトされることによって順次設定される。組合せ回路
１４は、このようにして設定されるスキャン用フリップ
フロップ１８ｂ，１８ｃ，１８ｄ，１８ｅの出力端０か
ら出力される出力信号によって制御され、組合せ回路１
４の出力信号はユーザ出力ピンを介して出力される。

【０００８】このように、スキャン回路を用いることに
よって、順序回路を組合せ回路と見なしてテストを行う
ことができるため、例えばテストベクタを自動発生させ
るなど、ＬＳＩのテストを容易化することができ、制御
性および観測性が向上されるため、故障検出率を向上さ
せることができる。また、スキャンチェーンを複数本設
けることによって、テストベクターのステップ数を削減
することができ、ＬＳＩのテストに必要な時間を短縮す
ることができる。

【０００９】ところで、スキャンイン、スキャンアウ
ト、スキャンイネーブル、スキャンクロックなどのスキ
ャンピンは、ピン数の増加を防止するために、例えば入
力ピン、出力ピン、３Ｓ（３ステート）出力ピン、ＩＯ
（入出力）ピンなどのユーザピンと兼用されているのが
好ましい。

【００１０】しかし、出力ピン、３Ｓ出力ピン、ＩＯピ
ンなどのように出力を有するユーザピンとスキャンイン
とを兼用すると、通常動作時にユーザピンから出力され
る出力信号を、スキャン動作時に観測することはできな
いし、入力ピン、ＩＯピンなどのように入力を有するユ
ーザピンとスキャンアウトとを兼用すると、通常動作時
にユーザピンに入力される入力信号によって内部回路を
制御することは、スキャン動作時にはできないため、故
障検出率が低下するという問題点がある。

【００１１】また、出力を有するユーザピンとスキャン
イネーブルとを兼用した場合や、入力を有するユーザピ
ンとスキャンイネーブルとを兼用した場合にも同様に観
測性や制御性が低下してしまう。このため、スキャンイ
ンおよびスキャンアウトは、それぞれ入力ピンおよび出
力ピンとだけ兼用されていた。また、スキャンクロック
にはシステムクロックが使用され、スキャンイネーブル
は、ユーザピンとは兼用されずに専用ピンとして設けら
れていた。

【００１２】スキャン回路を実現するときには、まず、
回路内の全てのフリップフロップの直前にマルチプレク
サが挿入される。このマルチプレクサの入力端０には、
それぞれのフリップフロップのデータ入力端に入力され
ていた信号が入力され、入力端１にはスキャンチェーン
の前段となるフリップフロップの出力信号が入力され、
選択入力端にはともにスキャンイネーブルが入力され
る。また、マルチプレクサの出力信号はそれぞれのフリ
ップフロップのデータ入力端に入力される。

【００１３】ここで、スキャンピンとユーザピンとの兼
用方法を例示する。図１４（ａ）および（ｂ）は、スキ
ャンインと入力ピンとの兼用前および兼用後の回路の一
例の構成回路図である。同図に示されるように、スキャ
ンインと入力ピン４４とを兼用する場合、スキャンチェ
ーンの初段のＤ型フリップフロップ４８の直前に挿入さ
れるマルチプレクサ５０の入力端０には、Ｄ型フリップ
フロップ４８のデータ入力端Ｄに入力されていた信号が
入力され、入力端１にはスキャンインが入力される。

【００１４】また、図１５（ａ）および（ｂ）は、スキ
ャンアウトとユーザ出力ピンとの兼用前および兼用後の
回路の一例の構成回路図である。スキャンアウトと出力
ピン２８とを兼用する場合、スキャンチェーンの最終段
のＤ型フリップフロップ４８の直後に、出力ピン２８へ
の出力信号を選択出力する出力用マルチプレクサ４６が
挿入される。このマルチプレクサ４６の入力端１にはス
キャンチェーンの最終段のＤ型フリップフロップ４８の
出力信号Ｑが入力され、入力端０には通常動作時に出力
ピンから出力される出力信号が入力され、選択入力端に
はスキャンテストが入力される。また、マルチプレクサ
４６の出力信号はスキャンアウトから出力される。

【００１５】これらの回路においては、スキャンインと
入力ピン４４とを兼用して用いることによって、内部回
路をスキャンインから入力されるデータによって制御す
ることができる。また、スキャンアウトと出力ピン２８
とを兼用して用い、スキャンテストにより通常動作とス
キャン動作を切り換えることによって、スキャンチェー
ンの最終段のＤ型フリップフロップ４８の出力信号Ｑ
と、通常動作時に出力ピン２８から出力される出力信号
とを出力ピン２８から選択出力することができる。

【００１６】しかし、従来のスキャン回路においては、
スキャンインおよびスキャンアウトは、それぞれ入力ピ
ンおよび出力ピンとだけしか兼用することができなかっ
ため、例えば入力ピンの代わりにＩＯピン、出力ピンの
代わりに３ＳピンやＩＯピンを多用しているＬＳＩにお
いては、兼用することができる入力ピンおよび出力ピン
の本数が不足し、スキャンピンのためにピン数を増加す
る必要がある、あるいはスキャンチェーンの本数が制限
されて、テストベクタのステップ数が増大し、ＬＳＩの
テスト時間が増大するという問題点がある。

【００１７】一方、既に述べたように、スキャンインと
入力ピン、スキャンアウトと出力ピン以外の組合せでス
キャンピンとユーザピンとを兼用させると、兼用される
ユーザピンは、スキャン動作時に通常動作時の本来の機
能、即ち、入力を有するユーザピンであれば、信号を入
力して内部回路を制御する、あるいは出力を有するユー
ザピンであれば、内部回路からの出力信号を観測すると
いう本来の機能を果たすことができなくなるため、その
ユーザピンが関係する内部回路の一部において故障検出
率が低下するという問題点がある。

【００１８】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、故障検出
率を低下させることなく、スキャンピンとユーザピンと
を兼用させることができるスキャン回路を提供すること
にある。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、ユーザピンと兼用されるスキャンピン
と、このスキャンピンによって制御される複数個のスキ
ャン用フリップフロップを直列接続してなるスキャンチ
ェーンと、このスキャンチェーンの中に追加挿入される
スキャン用フリップフロップとを有し、通常動作時に、
前記ユーザピンに入力される入力信号によって、内部回
路の制御を行い、前記ユーザピンから出力される出力信
号によって、前記内部回路から出力される出力信号の観
測を行い、スキャン動作時に、前記追加挿入されるスキ
ャン用フリップフロップから出力される第１の出力信号
によって、前記内部回路の制御を行い、前記追加挿入さ
れるスキャン用フリップフロップから出力される第２の
出力信号によって、前記内部回路から出力される出力信
号の観測を行うことを特徴とするスキャン回路を提供す
るものである。

【００２０】ここで、上述するスキャン回路であって、
さらに、通常動作時に前記ユーザピンに入力される入力
信号、または、スキャン動作時に前記スキャン用フリッ
プフロップから出力される第１の出力信号のいずれか一
方を、通常動作時に前記ユーザピンに入力される入力信
号によって制御される内部回路に選択出力する入力用マ
ルチプレクサを有するのが好ましい。

【００２１】また、上述するスキャン回路であって、さ
らに、通常動作時に前記ユーザピンから出力されるべき
出力信号、または、スキャン動作時に前記スキャン用フ
リップフロップから出力される第２の出力信号のいずれ
か一方を、前記ユーザピンに選択出力する出力用マルチ
プレクサを有するのが好ましい。

【００２２】また、上述するスキャン回路であって、さ
らに、通常動作時に前記ユーザピンに入力される入力信
号、または、スキャン動作時に前記スキャン用フリップ
フロップから出力される第１の出力信号のいずれか一方
を、通常動作時に前記ユーザピンに入力される入力信号
によって制御される内部回路に選択出力する入力用マル
チプレクサと、通常動作時に前記ユーザピンから出力さ
れるべき出力信号、または、スキャン動作時に前記スキ
ャン用フリップフロップから出力される第２の出力信号
のいずれか一方を、前記ユーザピンに選択出力する出力
用マルチプレクサとを有するのが好ましい。

【００２３】

【作用】本発明のスキャン回路は、スキャンピンとユー
ザピンとを兼用してスキャン回路を構成する場合、スキ
ャンピンと兼用されるユーザピンが、スキャン動作時に
スキャンピンとして使用されることによって、例えば入
力を有するユーザピンであれば入力制御、出力を有する
ユーザピンであれば出力観測といった通常動作時の本来
の機能を果たすことができなくなるのを防止するため
に、回路の本来の機能とは別に設けられるスキャン用フ
リップフロップをスキャンチェーンの一部として追加挿
入するものである。

【００２４】追加されるスキャン用フリップフロップ
は、スキャンインからデータを設定することができるた
め、スキャンピンと兼用されることによって入力制御を
行えないユーザピンの代わりに、スキャン用フリップフ
ロップに設定されるデータによって入力制御を行うこと
ができる。また、内部回路の出力信号をラッチし、これ
をシフトしてスキャンアウトから出力することができる
ため、スキャンピンと兼用されることによって出力観測
を行えないユーザピンの代わりに、スキャンアウトから
出力される内部信号によって出力観測を行うことができ
る。

【００２５】このため、本発明のスキャン回路によれ
ば、通常動作時にユーザピンから出力される出力信号
は、スキャン動作時に、追加されるスキャン用フリップ
フロップにラッチされ、シフトされてスキャンアウトか
ら出力されることによってその観測性が保たれ、通常動
作時にユーザピンに入力される入力信号によって制御さ
れる内部回路は、スキャン動作時に、追加されるスキャ
ン用フリップフロップに設定されるデータによって制御
されるため、故障検出率を低下させることなく、スキャ
ンピンとユーザピンとを兼用させることができる。

【００２６】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のスキャン回路を詳細に説明す
る。

【００２７】図１は、本発明のスキャン回路を用いる回
路の一実施例の構成回路図である。図示例の回路１０
は、組合せ回路１２，１４と、スキャン回路１６とを有
し、スキャン回路１６は、スキャンチェーンを構成する
スキャン用フリップフロップ１８ａ，１８ｂ，１８ｃ，
１８ｄ，１８ｅ，１８ｆを有している。なお、スキャン
用フリップフロップ１８の構成は、特に限定されない
が、例えば図１３に示されるものを用いることができ
る。

【００２８】ここで、初段のスキャン用フリップフロッ
プ１８ａの入力端０は電源に固定され、入力端１にはス
キャンインが入力されている。また、その出力端０は組
合せ回路１２に入力され、出力端１は次段のスキャン用
フリップフロップ１８ｂの入力端１に入力されている。

【００２９】スキャン用フリップフロップ１８ｂ，１８
ｃ，１８ｄ，１８ｅの入力端０にはそれぞれ組合せ回路
１２の出力信号が入力され、入力端１にはそれぞれ前段
のスキャン用フリップフロップ１８ａ，１８ｂ，１８
ｃ，１８ｄの出力端１が入力されている。また、その出
力端０はそれぞれ組合せ回路１４に入力され、出力端１
はそれぞれ次段のスキャン用フリップフロップ１８ｃ，
１８ｄ，１８ｅ，１８ｆの入力端１に入力されている。

【００３０】最終段のスキャン用フリップフロップ１８
ｆの入力端０には組合せ回路１４の出力信号が入力さ
れ、入力端１には前段のスキャン用フリップフロップ１
８ｅの出力端１が入力されている。また、その出力端０
は開放され、出力端１からはスキャンアウトが出力され
ている。

【００３１】この回路１０において、スキャン回路１６
にはスキャンテスト、スキャンイネーブル、スキャンイ
ンおよびスキャンアウト、スキャンクロックなどのスキ
ャンピンが用いられる。スキャンテストは、回路の通常
動作およびスキャン動作の切換えを行うものであって、
例えば０のときに通常動作、１のときにスキャン動作が
選択される。なお、スキャンテストは専用ピンとして、
あるいはテストピンによって選択されるテストモードの
１つとして設けられる。

【００３２】スキャンイネーブルは、全てのスキャン用
フリップフロップ１８の選択入力端に入力されて、スキ
ャン用フリップフロップ１８の入力端０に入力される信
号または入力端１に入力される信号を選択するものであ
って、例えば０のときに入力端０に入力される信号を選
択し、１のときに入力端１に入力される信号を選択す
る。なお、スキャンイネーブルは、スキャンテストによ
ってスキャン動作が選択されたときだけ有効にされるの
が好ましい。

【００３３】スキャンインおよびスキャンアウトは、そ
れぞれスキャンチェーンの入力および出力となるもので
ある。スキャンクロックは、全てのスキャン用フリップ
フロップ１８のクロック入力端に入力される。スキャン
クロックとして専用ピンを設けてもよいし、あるいは回
路のシステムクロックを用いてもよい。

【００３４】ここで、本発明のスキャン回路の具体的な
実現方法について説明する。本発明のスキャン回路にお
いて、スキャンイン、スキャンアウトおよびスキャンイ
ネーブルなどのスキャンピンは、入力ピン、出力ピン、
３Ｓ出力ピンまたはＩＯピンなどの、あらゆる種類のユ
ーザピンと兼用される。このとき、例えばスキャンイン
と出力ピンまたは３Ｓ出力ピンとを兼用する場合、スキ
ャンアウトと入力ピンとを兼用する場合、スキャンイネ
ーブルと出力ピンまたは３Ｓ出力ピンとを兼用する場合
などには、ユーザピンをＩＯピンに変更する必要があ
る。

【００３５】次いで、回路内の全てのフリップフロップ
の直前にマルチプレクサを挿入するなどして、回路内の
全てのフリップフロップをスキャン用フリップフロップ
に変更することは勿論、さらにスキャンピンと兼用され
るユーザピンが、兼用される前の本来の機能、例えば入
力制御、出力観測を行えなくなる場合、例えばマルチプ
レクサおよびＤ型フリップフロップからなるスキャン用
フリップフロップが追加挿入される。なお、追加挿入さ
れるスキャン用フリップフロップは、スキャンチェーン
のどの位置に挿入されてもよい。

【００３６】また、スキャンピンと兼用されるユーザピ
ンが入力を有する場合、通常動作時にユーザピンに入力
される入力信号と、スキャン動作時に内部回路に入力さ
れる入力信号、即ち、追加されるスキャン用フリップフ
ロップの出力信号とを切り換える入力用マルチプレクサ
が追加挿入され、スキャンアウトと兼用されるユーザピ
ンが出力を有する場合、通常動作時にユーザピンから出
力される出力信号と、スキャン動作時にスキャンアウト
から出力される出力信号、即ち、スキャンチェーンの最
終段のスキャン用フリップフロップの出力信号とを切り
換える出力用マルチプレクサが追加挿入される。なお、
これらのマルチプレクサはスキャンテストによって制御
される。

【００３７】このとき、追加されるスキャン用フリップ
フロップの入力端０には、スキャンピンと兼用されるユ
ーザピンが入力ピンの場合、電源またはグランドが接続
され、入力ピン以外の場合、通常動作時にユーザピンか
ら出力される出力信号が入力される。一方、マルチプレ
クサの入力端１には、追加されるスキャン用フリップフ
ロップがスキャンチェーンの初段に挿入された場合、ス
キャンインが入力され、初段以外の位置に挿入された場
合、スキャンチェーンを構成する前段のスキャン用フリ
ップフロップの出力端が入力される。

【００３８】また、追加されるスキャン用フリップフロ
ップの出力端は、追加されるスキャン用フリップフロッ
プがスキャンチェーンの最終段に挿入された場合に、ス
キャンアウトと兼用されるユーザピンが入力ピンのと
き、入力ピンから変更されたＩＯピンの出力バッファに
入力され、入力ピン以外のとき、出力用マルチプレクサ
の入力端１に入力される。また、追加されるスキャン用
フリップフロップの出力端は、最終段以外の位置に挿入
された場合、スキャンチェーンの次段のスキャン用フリ
ップフロップの入力端１に入力される。

【００３９】本発明のスキャン回路は、このようにして
構成される。図示例のスキャン回路１６においては、本
来の回路の機能とは別に、スキャンチェーンの中にスキ
ャン用フリップフロップ１８ａ，１８ｆを追加すること
とによって、これらのスキャン用フリップフロップ１８
ａ，１８ｆにスキャンピンと兼用されるユーザピンの代
用をさせている。

【００４０】即ち、通常動作時にユーザピンによって制
御される回路は、スキャン動作時には、追加されたスキ
ャン用フリップフロップ１８ａの出力端０から出力され
る信号によって制御される。また、通常動作時にユーザ
ピンから出力される信号は、スキャン動作時には、追加
されたスキャン用フリップフロップ１８ｆの入力端０に
入力され、スキャンチェーンによってシフトされて出力
される。

【００４１】このように、本発明のスキャン回路によれ
ば、追加されるスキャン用フリップフロップによって、
スキャンピンと兼用されるユーザピンの代わりに入力制
御および出力観測を行うことができるため、故障検出率
を低下させることなく、スキャンイン、スキャンアウト
およびスキャンイネーブルと、あらゆる種類のユーザピ
ンとを兼用させることができる。

【００４２】次に、スキャンインおよびスキャンアウト
が、それぞれユーザ出力ピンおよびユーザ入力ピンと兼
用されているものとして、本発明のスキャン回路の動作
について説明する。

【００４３】図示例のスキャン回路１６において、スキ
ャン用フリップフロップ１８ａの出力端０から出力され
る信号は、スキャンイネーブルが１のときに、スキャン
インから入力される信号によって設定される。組合せ回
路１２は、通常動作時にユーザ入力ピンから入力される
入力信号の代わりに、スキャン動作時には、このように
して設定されるスキャン用フリップフロップ１８ａの出
力端０から出力される出力信号と、これ以外のユーザ入
力ピンから入力される入力信号とによって制御される。

【００４４】組合せ回路１２から出力される出力信号
は、スキャンイネーブルが０のときに、スキャンクロッ
クによりそれぞれのスキャン用フリップフロップ１８
ｂ，１８ｃ，１８ｄ，１８ｅにラッチされ、スキャンイ
ネーブルが１のときに、スキャンクロックが入力される
毎にシフトされてスキャンアウトから順次出力される。

【００４５】スキャン用フリップフロップ１８ｂ，１８
ｃ，１８ｄ，１８ｅの出力端０から出力される出力信号
は、スキャンイネーブルが１のときに、スキャンクロッ
クが入力される毎に、スキャンインから入力される信号
をシフトさせることによって順次設定される。組合せ回
路１４は、このようにして設定されるスキャン用フリッ
プフロップ１８ｂ，１８ｃ，１８ｄ，１８ｅの出力端０
から出力される出力信号によって制御される。

【００４６】通常動作時にユーザ出力ピンから出力され
る出力信号は、スキャン動作時には、スキャンイネーブ
ルが０のときに、スキャンクロックによりスキャン用フ
リップフロップ１８ｆにラッチされ、スキャンイネーブ
ルが１のときに、スキャンクロックによってシフトされ
てスキャンアウトから出力される。また、これ以外の組
合せ回路１４から出力される出力信号は、ユーザ出力ピ
ンから出力される。

【００４７】このように、本発明のスキャン回路によれ
ば、通常動作時にユーザピンから出力される出力信号
は、スキャン動作時には、スキャン回路によってシフト
されて出力されることによってその観測性が保たれ、通
常動作時にユーザピンに入力される入力信号によって制
御される内部回路は、スキャン動作時には、スキャン用
フリップフロップの出力信号によって制御されるため、
故障検出率を低下させることなく、スキャンピンとユー
ザピンとを兼用させることができる。

【００４８】本発明のスキャン回路は、基本的に以上の
ように動作する。次に、本発明のスキャン回路用いる、
スキャンピンとユーザピンとの兼用方法を例示する。

【００４９】図２（ａ）および（ｂ）は、それぞれスキ
ャンインと出力ピンとの兼用前および兼用後の回路の一
例の構成回路図である。スキャンインと出力ピンとを兼
用する場合、出力ピン２８はＩＯピン３０に変更され、
マルチプレクサ３２およびＤ型フリップフロップ３４か
らなるスキャン用フリップフロップがスキャンチェーン
の中に追加される。ＩＯピン３０の入出力制御はスキャ
ンテストによって行われる。通常動作時に出力ピン２８
から出力される出力信号は、マルチプレクサ３２の入力
端０およびＩＯピン３０の出力バッファ３６の入力端に
入力され、ＩＯピン３０の入力バッファ３８の出力端は
マルチプレクサ３２の入力端１に入力される。マルチプ
レクサ３２の選択入力端にはスキャンイネーブルが入力
され、その出力端はＤ型フリップフロップ３４のデータ
入力端Ｄに入力される。

【００５０】図２（ｂ）の回路において、通常動作時は
スキャンテストが０とされる。このとき、ＩＯピン３０
の出力バッファ３６はアクティブ状態とされ、ＩＯピン
３０からは、通常動作時に出力ピン２８から出力される
出力信号が出力される。即ち、図２（ａ）の回路と全く
同様に動作する。

【００５１】一方、スキャン動作時はスキャンテストが
１とされる。このとき、ＩＯピン３０の出力バッファ３
６は非アクティブ状態とされ、ＩＯピン３０はスキャン
インとして用いられる。スキャンイネーブルが０のと
き、通常動作時に出力ピン２８から出力される出力信号
は、マルチプレクサ３２によって選択出力されてＤ型フ
リップフロップ３４にラッチされ、スキャンイネーブル
が１のとき、順次シフトされてスキャンアウトから出力
される。

【００５２】このように、通常動作時に出力ピンから出
力される出力信号は、スキャン回路によってシフトされ
て出力されることによって、その観測性が保たれるた
め、故障検出率を低下させることなく、スキャンインと
出力ピンとを兼用させることができる。

【００５３】次に、図３（ａ）および（ｂ）は、それぞ
れスキャンインと３Ｓ出力ピンとの兼用前および兼用後
の回路の一例の構成回路図である。図示例の回路は、図
２の回路において、さらに３Ｓ出力ピン４０の制御信号
を有している。また、ＩＯピン３０の入出力制御がスキ
ャンテストおよび３Ｓ出力ピン４０の制御信号の論理和
によって行われる。

【００５４】図３（ｂ）の回路において、通常動作時
は、通常動作時に３Ｓ出力ピン４０から出力される出力
信号が、３Ｓ出力ピン４０の制御信号に応じて出力され
る。即ち、図３（ａ）の回路と全く同様に動作する。一
方、スキャン時の動作については、スキャンテストによ
ってＩＯピン３０の出力バッファ３６が非アクティブ状
態とされるため、スキャンインと出力ピン２８とを兼用
する場合と全く同様である。

【００５５】図４（ａ）および（ｂ）は、それぞれスキ
ャンインとＩＯピンとの兼用前および兼用後の回路の一
例の構成回路図である。図示例の回路は、図３の回路に
おいて、さらに内部回路への入力信号を選択出力する入
力用マルチプレクサ４２を有する。マルチプレクサ４２
の入力端０には、通常動作時にＩＯピン３０に入力され
る入力信号が入力され、入力端１にはＤ型フリップフロ
ップ３４の出力端Ｑが入力され、選択入力端にはスキャ
ンテストが入力され、出力端は通常動作時にＩＯピン３
０に入力される入力信号によって制御される内部回路に
入力される。

【００５６】図４（ｂ）の回路において、通常動作時
は、通常動作時にＩＯピン３０から出力される信号がＩ
Ｏピン３０の制御信号に応じて出力され、通常動作時に
ＩＯピン３０に入力される信号が、マルチプレクサ４２
によって選択出力されて、通常動作時にＩＯピン３０に
入力される入力信号によって制御される内部回路に入力
される。即ち、図４（ａ）の回路と全く同様に動作す
る。

【００５７】一方、スキャン動作時は、ＩＯピン３０の
出力バッファ３６が非アクティブ状態とされ、ＩＯピン
３０はスキャンインとして用いられる。即ち、通常動作
時にＩＯピン３０から出力される出力信号はＤ型フリッ
プフロップ３４にラッチされ、順次シフトされてスキャ
ンアウトから出力される。また、スキャンイネーブルが
１のとき、スキャンインから入力される信号は、マルチ
プレクサ３２によって選択出力されてＤ型フリップフロ
ップ３４にラッチされ、マルチプレクサ４２によって選
択出力されて、通常動作時にＩＯピン３０に入力される
入力信号によって制御される内部回路に入力される。

【００５８】このように、通常動作時にＩＯピンから出
力される出力信号は、スキャン回路によってシフトされ
て出力されることによってその観測性が保たれ、通常動
作時にＩＯピンに入力される入力信号によって制御され
る内部回路は、Ｄ型フリップフロップ３４の出力信号に
よって制御されるため、故障検出率を低下させることな
く、スキャンインとＩＯピンとを兼用させることができ
る。

【００５９】図５（ａ）および（ｂ）は、それぞれスキ
ャンアウトと入力ピンとの兼用前および兼用後の回路の
一例の構成回路図である。スキャンアウトと入力ピンと
を兼用する場合、入力ピン４４はＩＯピン３０に変更さ
れ、マルチプレクサ３２およびＤ型フリップフロップ３
４と、内部回路への入力信号を選択出力する入力用マル
チプレクサ４２とが追加される。ＩＯピン３０の入出力
制御はスキャンテストの反転信号によって行われる。マ
ルチプレクサ３２の入力端０は電源に固定され、入力端
１には前段のスキャン用フリップフロップ３４の出力端
Ｑが入力され、出力端はＤ型フリップフロップ３４のデ
ータ入力端Ｄに入力される。Ｄ型フリップフロップ３４
の出力端ＱはＩＯピン３０の出力バッファ３６およびマ
ルチプレクサ４２の入力端１に入力される。マルチプレ
クサ４２の入力端０にはＩＯピン３０の入力バッファ３
８の出力端が入力され、選択入力端にはスキャンテスト
が入力され、出力端は、通常動作時に入力ピン４４に入
力される入力信号によって制御される内部回路に入力さ
れる。

【００６０】図５（ｂ）の回路において、通常動作時
は、ＩＯピン３０の出力バッファ３６が非アクティブ状
態とされ、通常動作時に入力ピン４４に入力される入力
信号がマルチプレクサ４２によって選択出力され、通常
動作時に入力ピン４４に入力される入力信号によって制
御される内部回路に入力される。即ち、図５（ａ）の回
路と全く同様に動作する。

【００６１】一方、スキャン動作時は、ＩＯピン３０の
出力バッファ３６がアクティブ状態とされて、ＩＯピン
３０はスキャンアウトとして用いられる。スキャンイネ
ーブルが１のとき、スキャンインから入力される信号
は、マルチプレクサ３２によって選択出力されてＤ型フ
リップフロップにラッチ３４され、順次シフトされてＩ
Ｏピン３０から出力されるとともに、マルチプレクサ４
２によって選択出力されて、通常動作時に入力ピン４４
に入力される入力信号によって制御される内部回路に入
力される。

【００６２】このように、通常動作時に入力ピンに入力
される入力信号によって制御される内部回路は、Ｄ型フ
リップフロップ３４の出力信号によって制御されるた
め、故障検出率を低下させることなく、スキャンアウト
と入力ピンとを兼用させることができる。

【００６３】図６（ａ）および（ｂ）は、それぞれスキ
ャンアウトと３Ｓ出力ピンとの兼用前および兼用後の回
路の一例の構成回路図である。スキャンアウトと３Ｓ出
力ピンとを兼用する場合、マルチプレクサ３２およびＤ
型フリップフロップ３４と、３Ｓ出力ピン４０への出力
信号を選択出力する出力用マルチプレクサ４６が追加さ
れる。通常動作時に３Ｓ出力ピン４０から出力される出
力信号は、マルチプレクサ３２，４６の入力端０に入力
される。マルチプレクサ３２の入力端１には、最終段の
スキャン用フリップフロップ３４の出力端Ｑが入力さ
れ、その出力端はＤ型フリップフロップ３４のデータ入
力端Ｄに入力される。Ｄ型フリップフロップ３４の出力
端Ｑはマルチプレクサ４６の入力端１に入力され、マル
チプレクサ４６の出力端は３Ｓ出力ピン４０の出力バッ
ファ３６の入力端に入力される。３Ｓ出力ピン４０の入
出力制御は、スキャンテストの反転信号および３Ｓ出力
ピン４０の制御信号の論理積によって行われる。

【００６４】図６（ｂ）の回路において、通常動作時
は、通常動作時に３Ｓ出力ピン４０から出力される信号
がマルチプレクサ４６によって選択出力され、３Ｓ出力
ピン４０の制御信号に応じて出力される。即ち、図６
（ａ）の回路と全く同様に動作する。

【００６５】一方、スキャン動作時は、３Ｓ出力ピン４
０の出力バッファ３６がアクティブ状態とされて、３Ｓ
出力ピン４０はスキャンアウトとして用いられる。スキ
ャンイネーブルが０のとき、通常動作時に３Ｓ出力ピン
４０から出力される信号は、マルチプレクサ３２によっ
て選択出力されてＤ型フリップフロップ３４にラッチさ
れ、スキャンイネーブルが１のとき、順次シフトされて
スキャンアウトから出力される。

【００６６】このように、通常動作時に３Ｓ出力ピンか
ら出力される出力信号は、スキャン回路によってシフト
されて出力されることによって、その観測性が保たれる
ため、故障検出率を低下させることなく、スキャンアウ
トと３Ｓ出力ピンとを兼用させることができる。

【００６７】なお、３Ｓ出力ピン４０の制御信号がユー
ザ入力ピンから容易に制御できる場合には、マルチプレ
クサ３２およびＤ型フリップフロップ３４は必ずしも設
ける必要はない。即ち、通常動作時に３Ｓ出力ピン４０
から出力される出力信号は、スキャンテストを０とすれ
ば、３Ｓ出力ピン４０の制御信号に応じて出力されるた
め、観測性を保つことができる。この場合、例えば出力
用マルチプレクサ４６だけを追加すればよい。

【００６８】図７（ａ）および（ｂ）は、それぞれスキ
ャンアウトとＩＯピンとの兼用前および兼用後の回路の
一例の構成回路図である。図示例の回路は、図６の回路
において、さらに内部回路への入力信号を選択出力する
入力用マルチプレクサ４２を有する。マルチプレクサ４
２の入力端０には、通常動作時にＩＯピン３０に入力さ
れる入力信号が入力され、入力端１にはＤ型フリップフ
ロップ３４の出力端Ｑが入力され、選択入力端にはスキ
ャンテストが入力され、出力端は通常動作時にＩＯピン
３０に入力される入力信号によって制御される内部回路
に入力される。

【００６９】図７（ｂ）の回路において、通常動作時
は、通常動作時にＩＯピン３０から出力される出力信号
がマルチプレクサ４６によって選択出力され、ＩＯピン
３０の制御信号に応じて出力される。通常動作時にＩＯ
ピン３０に入力される入力信号はマルチプレクサ４２に
よって選択出力され、通常動作時にＩＯピン３０に入力
される入力信号によって制御される内部回路に入力され
る。即ち、図７（ａ）の回路と全く同様に動作する。

【００７０】一方、スキャン動作時は、ＩＯピン３０の
出力バッファ３６がアクティブ状態とされ、ＩＯピン３
０はスキャンアウトとして用いられる。即ち、スキャン
イネーブルが０のとき、通常動作時にＩＯピン３０から
出力される出力信号は、マルチプレクサ３２によって選
択出力されてＤ型フリップフロップ３４にラッチされ、
マルチプレクサ４６によって選択出力されてスキャンア
ウトから出力される。スキャンイネーブルが１のとき、
スキャンインから入力される信号は、マルチプレクサ３
２によって選択出力され、Ｄ型フリップフロップ３４に
ラッチされて順次シフトされ、マルチプレクサ４２によ
って選択出力されて、通常動作時にＩＯピン３０に入力
される入力信号によって制御される内部回路に入力され
る。

【００７１】このように、通常動作時にＩＯピンから出
力される出力信号は、スキャン回路によってシフトされ
て出力されることによってその観測性が保たれ、通常動
作時にＩＯピンに入力される入力信号によって制御され
る内部回路は、Ｄ型フリップフロップの出力信号によっ
て制御されるため、故障検出率を低下させることなく、
スキャンアウトとＩＯピンとを兼用させることができ
る。

【００７２】図８（ａ）および（ｂ）は、それぞれスキ
ャンイネーブルと入力ピンとの兼用前および兼用後の回
路の一例の構成回路図である。スキャンイネーブルと入
力ピンとを兼用する場合、マルチプレクサ３２およびＤ
型フリップフロップ３４と、内部回路への入力信号を選
択出力する入力用マルチプレクサ４２とが追加される。
マルチプレクサ３２の入力端０は電源に固定され、入力
端１には前段のスキャン用フリップフロップ３４の出力
端Ｑが入力され、選択入力端にはスキャンテストとスキ
ャンイネーブルとの論理積が入力され、出力端はＤ型フ
リップフロップ３４のデータ入力端Ｄに入力される。Ｄ
型フリップフロップ３４の出力端Ｑは、次段のスキャン
用フリップフロップのマルチプレクサ３２の入力端１
と、マルチププレクサ４２の入力端１に入力される。マ
ルチプレクサ４２の入力端０には、通常動作時に入力ピ
ン４４に入力される入力信号が入力され、選択入力端に
はスキャンテストが入力され、出力端は通常動作時に入
力ピン４４に入力される入力信号によって制御される内
部回路に入力される。

【００７３】図８（ｂ）の回路において、通常動作時
は、通常動作時に入力ピン４４に入力される入力信号が
マルチプレクサ４２によって選択出力され、通常動作時
に入力ピン４４に入力される入力信号によって制御され
る内部回路に入力される。即ち、図８（ａ）の回路と全
く同様に動作する。

【００７４】一方、スキャン動作時は、入力ピン４４が
スキャンイネーブルとして用いられる。即ち、スキャン
テストが１のときにスキャンイネーブルは有効とされ
る。スキャンイネーブルが１のとき、スキャンインから
入力される信号は、マルチプレクサ３２によって選択出
力され、Ｄ型フリップフロップ３４にラッチされて順次
シフトされ、マルチプレクサ４２によって選択出力され
て、通常動作時に入力ピン４４に入力される入力信号に
よって制御される内部回路に入力される。

【００７５】このように、通常動作時に入力ピンに入力
される入力信号によって制御される内部回路は、Ｄ型フ
リップフロップの出力信号によって制御されるため、故
障検出率を低下させることなく、スキャンイネーブルと
入力ピンとを兼用させることができる。

【００７６】図９（ａ）および（ｂ）は、それぞれスキ
ャンイネーブルと出力ピンとの兼用前および兼用後の回
路の一例の構成回路図である。スキャンイネーブルと出
力ピンとを兼用する場合、出力ピン２８はＩＯピン３０
に変更され、マルチプレクサ３２およびＤ型フリップフ
ロップ３４が追加される。ＩＯピン３０の入出力制御は
スキャンテストによって行われる。通常動作時に出力ピ
ン２８から出力される出力信号は、マルチプレクサ３２
の入力端０およびＩＯピン３０の出力バッファ３６の入
力端に入力され、ＩＯピン３０の入力バッファ３８の出
力端はスキャンテストと論理積がとられてマルチプレク
サ３２の選択入力端に入力される。

【００７７】図９（ｂ）の回路において、通常動作時
は、ＩＯピン３０の出力バッファ３６がアクティブ状態
とされ、ＩＯピン３０からは、通常動作時に出力ピン２
８から出力される出力信号が出力される。即ち、図９
（ａ）の回路と全く同様に動作する。

【００７８】一方、スキャン動作時は、ＩＯピン３０の
出力バッファ３６が非アクティブ状態とされ、ＩＯピン
３０はスキャンイネーブルとして用いられる。即ち、ス
キャンテストが１のときにスキャンイネーブルは有効と
される。スキャンイネーブルが０のとき、通常動作時に
出力ピン２８から出力される出力信号は、マルチプレク
サ３２によって選択出力されてＤ型フリップフロップ３
４にラッチされ、スキャンイネーブルが１のとき、順次
シフトされてスキャンアウトから出力される。

【００７９】このように、通常動作時に出力ピンから出
力される出力信号は、スキャン回路によってシフトされ
て出力されることによってその観測性が保たれるため、
故障検出率を低下させることなく、スキャンイネーブル
と出力ピンとを兼用させることができる。

【００８０】図１０（ａ）および（ｂ）は、それぞれス
キャンイネーブルと３Ｓ出力ピンとの兼用前および兼用
後の回路の一例の構成回路図である。図示例の回路は、
図９の回路において、さらに３Ｓ出力ピン４０の制御信
号を有している。ＩＯピン３０の入出力制御は、スキャ
ンテストおよび３Ｓ出力ピン４０の制御信号の論理和に
よって行われる。

【００８１】図１０（ｂ）の回路において、通常動作時
は、通常動作時に３Ｓ出力ピン４０から出力される出力
信号が、３Ｓ出力ピン４０の制御信号に応じて出力され
る。即ち、図１０（ａ）の回路と全く同様に動作する。
一方、スキャン時の動作については、スキャンテストに
よってＩＯピン３０の出力バッファ３６が非アクティブ
状態とされるため、スキャンイネーブルと出力ピン２８
とを兼用する場合と全く同様である。

【００８２】図１１（ａ）および（ｂ）は、それぞれス
キャンイネーブルとＩＯピンとの兼用前および兼用後の
回路の一例の構成回路図である。図示例の回路は、図１
０の回路において、さらに内部回路への入力信号を選択
出力する入力用マルチプレクサ４２を有する。マルチプ
レクサ４２の入力端０には、通常動作時にＩＯピン３０
に入力される入力信号が入力され、入力端１にはＤ型フ
リップフロップ３４の出力端Ｑが入力され、選択入力端
にはスキャンテストが入力され、出力端は通常動作時に
ＩＯピン３０に入力される入力信号によって制御される
内部回路に入力される。

【００８３】図１１（ｂ）の回路において、通常動作時
は、通常動作時にＩＯピン３０から出力される信号がＩ
Ｏピン３０の制御信号に応じて出力され、通常動作時に
ＩＯピン３０に入力される入力信号は、マルチプレクサ
４２によって選択出力され、通常動作時にＩＯピン３０
に入力される入力信号によって制御される内部回路に入
力される。即ち、図１１（ａ）の回路と全く同様に動作
する。

【００８４】一方、スキャン動作時は、ＩＯピン３０の
出力バッファ３６が非アクティブ状態とされ、ＩＯピン
３０はスキャンイネーブルとして用いられる。即ち、ス
キャンテストが１のときにスキャンイネーブルは有効と
される。スキャンイネーブルが０のとき、通常動作時に
ＩＯピン３０から出力される出力信号はＤ型フリップフ
ロップ３４にラッチされ、スキャンイネーブルが１のと
き、順次シフトされてスキャンアウトから出力される。
スキャンインから入力される信号は、スキャンイネーブ
ルが１のとき、マルチプレクサ３２によって選択出力さ
れてＤ型フリップフロップ３４にラッチされ、マルチプ
レクサ４２によって選択出力されて、通常動作時にＩＯ
ピン３０に入力される入力信号によって制御される内部
回路に入力される。

【００８５】このように、通常動作時にＩＯピンから出
力される出力信号は、スキャン回路によってシフトされ
て出力されることによってその観測性が保たれ、通常動
作時にＩＯピンに入力される入力信号によって制御され
る内部回路は、Ｄ型フリップフロップの出力信号によっ
て制御されるため、故障検出率を低下させることなく、
スキャンイネーブルとＩＯピンとを兼用させることがで
きる。

【００８６】

【発明の効果】以上詳細に説明した様に、本発明のスキ
ャン回路は、スキャンチェーンの中にスキャン用フリッ
プフロップを追加挿入し、この追加されるスキャン用フ
リップフロップによって、スキャンピンと兼用されるユ
ーザピンの代わりに、内部回路の入力制御および出力観
測を行うものである。本発明のスキャン回路において
は、スキャンピンと兼用されるユーザピンの制御性およ
び観測性が保たれるため、故障検出率を低下させること
なく、スキャンピンとあらゆる種類のユーザピンとを兼
用させることができる。このため、本発明のスキャン回
路によれば、スキャンピンを増加させることによって、
ＬＳＩチップのピン数が増加することがないため、特に
ピン数ネックのＬＳＩチップに対して有効であるととも
に、スキャンチェーンの本数を増加させることによっ
て、テストベクターのステップ数を削減し、テスト時間
を削減することができるため、特に大規模回路のテスト
ベクターの作成に対して有効である。

【図面の簡単な説明】

【図１】本発明のスキャン回路を用いる回路の一実施例
のブロック図である。

【図２】（ａ）および（ｂ）は、それぞれスキャンイン
と出力ピンとの兼用前および本発明のスキャン回路を用
いる兼用後の回路の一実施例の構成回路図である。

【図３】（ａ）および（ｂ）は、それぞれスキャンイン
と３Ｓ出力ピンとの兼用前および本発明のスキャン回路
を用いる兼用後の回路の一実施例の構成回路図である。

【図４】（ａ）および（ｂ）は、それぞれスキャンイン
とＩＯピンとの兼用前および本発明のスキャン回路を用
いる兼用後の回路の一実施例の構成回路図である。

【図５】（ａ）および（ｂ）は、それぞれスキャンアウ
トと入力ピンとの兼用前および本発明のスキャン回路を
用いる兼用後の回路の一実施例の構成回路図である。

【図６】（ａ）および（ｂ）は、それぞれスキャンアウ
トと３Ｓ出力ピンとの兼用前および本発明のスキャン回
路を用いる兼用後の回路の一実施例の構成回路図であ
る。

【図７】（ａ）および（ｂ）は、それぞれスキャンアウ
トとＩＯピンとの兼用前および本発明のスキャン回路を
用いる兼用後の回路の一実施例の構成回路図である。

【図８】（ａ）および（ｂ）は、それぞれスキャンイネ
ーブルと入力ピンとの兼用前および本発明のスキャン回
路を用いる兼用後の回路の一実施例の構成回路図であ
る。

【図９】（ａ）および（ｂ）は、それぞれスキャンイネ
ーブルと出力ピンとの兼用前および本発明のスキャン回
路を用いる兼用後の回路の一実施例の構成回路図であ
る。

【図１０】（ａ）および（ｂ）は、それぞれスキャンイ
ネーブルと３Ｓ出力ピンとの兼用前および本発明のスキ
ャン回路を用いる兼用後の回路の一実施例の構成回路図
である。

【図１１】（ａ）および（ｂ）は、それぞれスキャンイ
ネーブルとＩＯピンとの兼用前および本発明のスキャン
回路を用いる兼用後の回路の一実施例の構成回路図であ
る。

【図１２】スキャン回路を用いる回路の一例のブロック
図である。

【図１３】スキャン用フリップフロップの一例の構成回
路図である。

【図１４】（ａ）および（ｂ）は、それぞれスキャンイ
ンと入力ピンとの兼用前および兼用後の回路の一例の構
成回路図である。

【図１５】（ａ）および（ｂ）は、それぞれスキャンア
ウトと出力ピンとの兼用前および兼用後の回路の一例の
構成回路図である。

【符号の説明】

１０，２４回路１２，１４組合せ回路１６，２６スキャン回路１８スキャン用フリップフロップ２０，３２，４２，４６，５０マルチプレクサ２２，３４，４８Ｄ型フリップフロップ２８出力ピン３０ＩＯ（入出力）ピン３６出力バッファ３８入力バッファ４０３Ｓ（スリーステート）出力バッファ４４入力ピン

Claims

【特許請求の範囲】

【請求項１】ユーザピンと兼用されるスキャンピンと、
このスキャンピンによって制御される複数個のスキャン
用フリップフロップを直列接続してなるスキャンチェー
ンと、このスキャンチェーンの中に追加挿入されるスキ
ャン用フリップフロップとを有し、通常動作時に、前記ユーザピンに入力される入力信号に
よって、内部回路の制御を行い、前記ユーザピンから出
力される出力信号によって、前記内部回路から出力され
る出力信号の観測を行い、スキャン動作時に、前記追加挿入されるスキャン用フリ
ップフロップから出力される第１の出力信号によって、
前記内部回路の制御を行い、前記追加挿入されるスキャ
ン用フリップフロップから出力される第２の出力信号に
よって、前記内部回路から出力される出力信号の観測を
行うことを特徴とするスキャン回路。