JPH04275720A

JPH04275720A - ディジタル・アナログ変換装置

Info

Publication number: JPH04275720A
Application number: JP3713091A
Authority: JP
Inventors: Hideo Usuki; 臼杵　英男; Masahiro Ikeda; 正弘池田; Takashi Ozawa; 貴志小澤
Original assignee: Sankyo Seiki Manufacturing Co Ltd
Current assignee: Nidec Instruments Corp
Priority date: 1991-03-04
Filing date: 1991-03-04
Publication date: 1992-10-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル・アナログ変
換装置に関する。

【０００２】

【従来の技術】従来、ディジタル・アナログ変換装置と
しては、マイクロコンピュータからのパラレルなディジ
タル信号をＤ／Ａ変換器を用いてアナログ信号に変換す
る装置において、ディジタル信号のうちＤ／Ａ変換器の
ビット数より下位側のビットのデータをマイクロコンピ
ュータで計数して得た時間幅信号に基づいて補間電圧を
発生する手段を設け、この補間電圧をＤ／Ａ変換器の出
力電圧に加算するようにしたことを特徴とするディジタ
ル・アナログ変換装置が特開昭５６ー１０７３８号公報
に記載されている。また、特開昭５６ー１０７３８号公
報には、パラレルなディジタル入力データをアナログ出
力に変換する高速のディジタル・アナログ変換器、入力
データが印加されその入力データが予め定めた設定値を
よぎるとトリガ信号を出力する入力値検出回路、この入
力値検出回路によって得られるトリガ信号に応じて前記
ディジタル・アナログ変換器の出力をサンプルホールド
するサンプル・ホールド回路、可変のアナログの基準電
圧を発生する可変基準電圧発生回路、及び前記サンプル
・ホールド回路の出力と可変基準電圧発生回路の出力と
の間の誤差を検出する誤差検出回路を具備し、この誤差
検出回路の出力を用いて前記ディジタル・アナログ変換
器のゲインを調整するか、又は前記ディジタル・アナロ
グ変換器の出力側に接続されたアッテネータのアッテネ
ーションの量を調整するようにしたディジタル・アナロ
グ変換装置が記載されている。ディジタル・アナログ変
換装置は高精度，高分解能の定電圧，定電流を得る場合
などに用いられる。

【０００３】

【発明が解決しようとする課題】上記ディジタル・アナ
ログ変換装置では、パラレルなディジタル信号をアナロ
グ信号に変換するディジタル・アナログ変換器を用いる
ので、このディジタル・アナログ変換器にディジタル信
号を入力するための端子は複数本設けなければならず、
例えば８ビットのディジタル・アナログ変換器を用いる
場合には最低８本の端子を設けなければならず、高価に
なる。しかも、電源電圧変動などによりディジタル・ア
ナログ変換器のゲインが変動してディジタル・アナログ
変換器から出力されるアナログ信号が変動するので、精
度が低い。このため、高精度のアナログ信号を必要とす
る場合には、ディジタル・アナログ変換器のゲインドリ
フトを補正する手段が必要である。本発明は上記欠点を
改善し、端子を少なくできてコストを下げることができ
る高精度のディジタル・アナログ変換装置を提供するこ
とを目的とする。

【０００４】

【課題を解決するための手段】上記目的を達成するため
、請求項１の発明は、図１に示すように設定値に対応し
たシリアルなディジタル信号を出力するディジタル信号
出力手段１と、このディジタル信号出力手段１から出力
されたシリアルなディジタル信号をアナログ信号に変換
するディジタル・アナログ変換手段２と、このディジタ
ル・アナログ変換手段２からのアナログ信号をモニタし
このアナログ信号と前記設定値に対応した値との差に応
じて前記ディジタル信号を補正する補正手段３とを備え
たものである。

【０００５】

【作用】ディジタル信号出力手段１が設定値に対応した
シリアルなディジタル信号を出力し、このディジタル信
号出力手段１から出力されたシリアルなディジタル信号
がディジタル・アナログ変換手段２によりアナログ信号
に変換される。補正手段３はディジタル・アナログ変換
手段２からのアナログ信号をモニタし、このアナログ信
号と前記設定値に対応した値との差に応じて前記ディジ
タル信号を補正する。

【０００６】

【実施例】図３は本発明の一実施例の概略を示す。マイ
クロコンピュータ（以下ＣＰＵという）１１はアナログ
・ディジタル（Ａ／Ｄ）変換機能を有するシングルチッ
プのＣＰＵであり、設定値に対応したシリアルなディジ
タル信号としてパルス幅変調（ＰＷＭ）信号を出力する
。このＰＷＭはＣＰＵ１１により設定値に応じてデュー
ティ比が可変されるディジタル信号であり、周波数／電
圧（Ｆ／Ｖ）変換回路１２はＣＰＵ１１からのディジタ
ル信号をそのデューティ比（すなわち周波数）に応じて
電圧が変化するアナログ信号に変換する。ＣＰＵ１１は
Ｆ／Ｖ変換回路１２からアナログ信号がフィードバック
されてこのアナログ信号をＡ／Ｄ変換してモニタし、こ
のアナログ信号と上記設定値との差に応じて上記ＰＷＭ
信号のデューティ比を補正することによってアナログ信
号と設定値との差が無くなるようにする。したがって、
Ｆ／Ｖ変換回路１２から設定値に対応した高精度のアナ
ログ信号が出力される。

【０００７】図２はこの実施例の回路構成を示す。ＣＰ
Ｕ１１は例えばＨ８１３３０が用いられて５Ｖの電源電
圧が印加され、一定の基準電圧Ｖｒｅｆが入力ポートＡ
／Ｄ３に入力される。このＣＰＵ１１は抵抗１３及びコ
ンデンサ１４は積分回路１５を構成し、抵抗１６及びコ
ンデンサ１７は積分回路１８を構成する。これらの積分
回路１５，１８は上記Ｆ／Ｖ変換回路１２を構成する。演算増幅器１９、トランジスタ２０及び抵抗２１，２２
は磁気ヘッドのコイル２３を駆動する駆動回路を構成し
、演算増幅器２４、トランジスタ２５及び抵抗２６，２
７は磁気ヘッドのコイル２８を駆動する駆動回路を構成
する。抵抗２２，２７は抵抗値が互いに等しい値に設定
され、ナンド回路２９，３０は通電許可のゲート信号Ｗ
ＧＡＴＥと，トランジスタ２０，２５のどちらを開くか
を支持するゲート信号ＷＤＡＴＡが入力されて出力信号
が高レベルになったり低レベルになったりする。磁気ヘ
ッドのコイル２３，２８は例えば媒体に対して情報の記
録，再生，消去を行う磁気テープ装置において、媒体に
対して情報の記録を行う前に消去及び一定レベルの着磁
を行うための磁気ヘッドの消去コイルおよび着磁コイル
である。

【０００８】図４はＣＰＵ１１の処理フローを示す。Ｃ
ＰＵ１１は電源が投入されると、外部から連続的に指示
される目標値をセットしてこの目標値に従って２つのＰ
ＷＭ信号ａ，ｂのデューティ比を設定し、このデューテ
ィ比を設定したＰＷＭ信号ａ，ｂをシリアルなディジタ
ル信号として出力ポートＰＷＭ０，ＰＷＭ１より出力す
る。このＣＰＵ１１の出力ポートＰＷＭ０，ＰＷＭ１よ
り出力されたＰＷＭ信号ａ，ｂはそれぞれ積分回路１５
，１８にて積分されることによって上記デューティ比に
対応したアナログ信号に変換され、演算増幅器１９，２
４及び抵抗２１，２６を介してトランジスタ２０，２５
のベースに加えられる。そして、トランジスタ２０，２
５のエミッタには積分回路１５，１８の出力信号電圧と
同一レベルの信号電圧が得られ、これらの信号電圧がＣ
ＰＵ１１の入力ポートＡ／Ｄ１，Ａ／Ｄ２にフィードバ
ックされる。ＣＰＵ１１は入力ポートＡ／Ｄ１，Ａ／Ｄ
２にフィードバックされたアナログ信号をＡ／Ｄ変換し
てモニタし、その値と前記設定値に対応した値との誤差
を求めて誤差がなければ上述のＰＷＭ信号ａ，ｂを出力
するステップに戻る。また、誤差ががあれば、ＣＰＵ１
１は上記ＰＷＭ信号ａ，ｂのデューティ比の再設定に必
要な要素を演算し、この結果により上記誤差が解消する
ように上記ＰＷＭ信号ａ，ｂのデューティ比を変化させ
る。したがって、ＰＷＭ信号ａ，ｂのデューティ比は設
定値と一致するように補正され、積分回路１５，１８か
ら高精度のアナログ信号が出力される。ここに、ＣＰＵ
１１は入力ポートＡ／Ｄ３より入力される基準電圧Ｖｒ
ｅｆをＡ／Ｄ変換し、その値を基準として入力ポートＡ
／Ｄ１，Ａ／Ｄ２からの入力信号を処理することによっ
て電源電圧の変動による影響をほとんど受けない。トラ
ンジスタ２０はナンド回路２９の出力信号電圧が高レベ
ルになった時にはオフとなり、ナンド回路２９の出力信
号電圧が低レベルになった時にはオンして磁気ヘッドの
消去コイル２３に積分回路１５からのアナログ信号電圧
に対応したレベルの電流を供給して媒体に対する情報の
消去を行わせる。また、トランジスタ２５はナンド回路
２９の出力信号電圧が高レベルになった時にはオフとな
り、ナンド回路２９の出力信号電圧が低レベルになった
時にはオンして磁気ヘッドの着磁コイル２８に積分回路
１８からのアナログ信号電圧に対応したレベルの電流を
供給して媒体に対する着磁を行わせる。

【０００９】上記実施例ではＣＰＵ１１からＰＷＭ信号
ａ，ｂをシリアルなディジタル信号として出力して積分
回路１５，１８によりＤ／Ａ変換するので、ＣＰＵ１１
は積分回路１５，１８へディジタル信号を出力するため
のポートが２つで済み、ポートの数を少なくできてコス
トを下げることができる。しかも、アナログ信号をＣＰ
Ｕ１１にフィードバックしてこのアナログ信号と前記設
定値に対応した値との差に応じてＰＷＭ信号ａ，ｂのデ
ューティ比を補正するので、電源電圧の変動に影響され
ずに高精度にでき、かつ簡単な回路構成で安価にできる
。また、ＣＰＵ１１はＰＷＭ信号ａ，ｂを出力する出力
ポートＰＷＭ０，ＰＷＭ１、ポートＡ／Ｄ１，Ａ／Ｄ２
，Ａ／Ｄ３に入力されたアナログ信号をディジタル信号
に変換するＡ／Ｄ変換機能を有するシングルチップのＣ
ＰＵを用いたので、安価にできる。

【００１０】なお、本発明は上記実施例に限定されるも
のではなく、種々の用途に用いることができる。また、
上記実施例において、ＣＰＵ１１にはＡ／Ｄ変換機能を
持たないＣＰＵを用いてＡ／Ｄ変換器をＣＰＵ１１に外
付けしてＣＰＵ１１とトランジスタ２０，２５との間に
設けるようにしてもよい。また、積分回路１５，１８の
代りに、シリアルなディジタル信号をアナログ信号に変
換する他のディジタル・アナログ変換回路を用いてもよ
い。また、ＣＰＵ１１はＰＷＭ信号ａ，ｂの代りに、周
波数等が設定値やアナログ信号に応じて変化するシリア
ルなディジタル信号を出力ポートＰＷＭ０，ＰＷＭ１か
ら出力するようにしてもよい。

【００１１】

【発明の効果】以上のように請求項１の発明によれば、
ディジタル信号出力手段から設定値に対応したシリアル
なディジタル信号を出力してディジタル・アナログ変換
手段によりアナログ信号に変換するので、ディジタル信
号出力手段からディジタル・アナログ変換手段にディジ
タル信号を出力するための端子を少なくでき、コストを
下げることができる。しかも、補正手段によりディジタ
ル・アナログ変換手段からのアナログ信号をモニタして
このアナログ信号と前記設定値に対応した値との差に応
じて前記ディジタル信号を補正するので、高精度にでき
る。

【図面の簡単な説明】

【図１】請求項１の発明を示すブロック図である。

【図２】本発明の一実施例の回路構成を示す回路図であ
る。

【図３】同実施例の概略を示すブロックである。

【図４】同実施例におけるＣＰＵの処理フローを示すフ
ローチャートである。

【符号の説明】

１　　ディジタル信号出力手段２　　ディジタル・アナログ変換手段３　　補正手段

Claims

【特許請求の範囲】

【請求項１】設定値に対応したシリアルなディジタル信
号を出力するディジタル信号出力手段と、このディジタ
ル信号出力手段から出力されたシリアルなディジタル信
号をアナログ信号に変換するディジタル・アナログ変換
手段と、このディジタル・アナログ変換手段からのアナ
ログ信号をモニタしこのアナログ信号と前記設定値に対
応した値との差に応じて前記ディジタル信号を補正する
補正手段とを備えたことを特徴とするディジタル・アナ
ログ変換装置。