JPH0447883B2 - - Google Patents

Description

【発明の詳細な説明】 発明の詳細な説明 本発明は直流制御調節可能レベルを有するラン
プ信号を発生する装置に関するもので磁気録音装
置におけるバイアス録音信号または消去信号の発
生および自動制御に特に有用である。

磁気録音の技術分野においては周知の如く、所
望の高周波オーデイオバイアス録音もしくは消去
信号エンベロープレベルは、徐々にオン／オフさ
れなければならない。すなわち、各々ランプ・ア
ツプ（傾斜勾配の上昇）もしくはランプ・ダウン
（傾斜勾配の下降）され、磁気媒体上に録音され
る所望されない可聴゛ポツプ″を除去するのであ
る。例えば、ビデオテープレコーダにおいて使用
する際、録音しようとするオーデイオ信号の最適
バイアスもしくは消去レベルが、編集のため比較
的短い時間で達せられなければならないが、好ま
しくは１ビデオ・フイールドもしくは１フレーム
間隔、すなわち30ミリ秒、もしくはそれ以下で達
せられなければならない。故に、動作範囲内で、
各々選択された最適信号レベルに対し所定のラン
ピング（ランプ傾斜）期間を維持することが望ま
しい。

１例として、先行技術のビデオテープレコーダ
ーである型式VPR−２は、この特許出願の譲渡
人であるアンペツクス・コーポレーシヨンによつ
て製作されたものだが、1980年５月に発行された
カタログ番号1809384−02、頁１０−７のVPR−
２ビツト製作レコーダーに記載されたランプバイ
アス及び消去信号発生回路をオーデイオ信号の記
録のために利用している。簡潔に言えば、先行技
術の回路（図示せず）は、入力ステツプ電圧に応
答して所望のランプ出力電圧を発生するための積
分演算増幅器を有している。積分器に接続された
電圧リミツタは、そこからの出力電圧を主バイア
スレベルによつて決定された値へと制限するが、
該主バイアス・レベルは、通常、直流規準電圧と
して、全録音チヤンネルに印加される。制限さ
れ、ランプ形成された積分器からの出力信号は、
次いで、所望のバイアス、もしくは消去信号の周
波数で固体（半導体）スイツチによつてチヨツピ
ング操作され、その後、ランプ状の高周波の正弦
波信号を得るため、フイルター操作される。この
ように得られた信号は、次いで、各々のチヤンネ
ルにおける高周波信号経路に接続されたポテンシ
ヨメータ減衰器によつて減衰され、各々所望され
た最適レベルを得、その後、先行技術において周
知の如く、その結果生じた減衰された信号は、そ
の特定のチヤンネルの各々のバイアスもしくは消
去電流増幅器に印加される。

上に述べた先行技術の回路は、下記の欠点を有
する。主バイアスレベルが変更される度にランプ
の期間即ち持続時間も変化する。その結果とし
て、テープの編集時に、前に録音された情報の
「ランプダウン」もしくは「ランプアツプ」部分
が、反対方向の新たに録音された情報のランプ部
分と重なり合う際、「ホール」もしくは「サンプ」
が録音信号エンベロープに形成されてしまい、編
集されたオーデイオ信号のボリユームに突発的な
外乱変化を生じさせてしまう。もう一つの欠点
は、先行技術の回路は、減衰器が高周波信号経
路、すなわち、直流制御回路から遠隔の場所にあ
るため、自動制御に適していないということであ
る。先行技術における回路構成は、プリント配線
基板に使用するには適していない。更に、周知の
如く、そのようなポテンシヨメータは、例えば温
度変化による信号レベルの損失、もしくは、多チ
ヤンネルレコーダーで利用される際チヤンネル間
のクロストークによつて起こる損失を被る。

従つて、本発明の目的は、直流制御調節可能レ
ベルを有するランプ信号発生装置を提供すること
にある。

他の目的は、動作最適信号レベルの範囲内で一
定に維持される所定のランプ期間を有するランプ
信号発生装置を提供することにある。

更に他の目的は、単チヤンネルもしくは多チヤ
ンネル磁気レコーダーで使用するための自動制御
消去もしくはバイアスランプ信号発生装置を提供
することにある。

更に他の目的は、上記の特徴を有すると共に、
経済的な生産にも適した回路を提供することにあ
る。

第１図には、下記の本発明の良好な実施例のブ
ロツク図が示されている。調節可能直流電圧源お
よび制御回路１０によつて選択された直流規準電
圧値Vrefがその出力９で発生されるが、該電圧
値Vrefは、線１１を介して、電圧リミツタ１２
に印加される。回路１０は、先行技術において周
知の如く、適当な直流電圧源、およびこの直流電
圧源に接続されたポテンシヨメータ５のような調
節可能分圧器によつて実現され、所望の調節可能
Vref値を得てもよい。また、回路１０はアナロ
グ／デイジタル変換器、所望の最適Vref値を与
えるようプログラムされた記憶装置つきマイク
ロ・コンピユーター、および前記コンピユーター
から得られたデイジタル値をアナログ電圧に変換
するためのデイジタル／アナログ変換器を有する
ような適当なデイジタル制御回路（後程第３図に
関してより詳細に述べる）を備えていてもよい。
線１１上の上記直流規準電圧Vrefは、また、
各々抵抗値Ｒ１，Ｒ２を有する直列抵抗器１５，
１６を備えた分圧器１４の１つの端子に印加され
る。該分圧器の反対の端子１７は接地されてい
る。前記分圧器１４の出力端子１８は、出力電圧
Vdivを与えるが、積分演算増幅器２１の非反転
入力２０に線１９を介して接続されており、該積
分演算増幅器２１の反転入力２２は、値R′を有
する直列抵抗器２３、および線２４を介してスイ
ツチ７に接続されている。このスイツチ７に接続
された入力端子６は、正、もしくは負の直流ステ
ツプ電圧という形で制御信号を受信する。スイツ
チ７は回路１０から出力９の規準電圧Vrefによ
つて抵抗器４を介して駆動される。先行技術にお
いて周知の如く、スイツチ７は適当な固体（半導
体）スイツチによつて実現されるのが好ましい。
値Ｃを有する帰還コンデンサ２６は、積分器２１
の出力２５および反転入力２２との間に接続され
ている。コンデンサ２６と平列に、前記の電圧リ
ミツタ１２が接続されている。

積分器２１の出力２５は、線２７を介してチヨ
ツパ２８の入力に結合されており、該チヨツパ２
８の出力は、線２９を介してフイルタ回路３０の
入力に結合されている。該フイルタ回路３０の出
力は、次いで、線３１を介して駆動増幅器３２の
入力に結合されており、駆動増幅器３２の出力
は、消去、もしくはバイアス録音磁気ヘツド回路
３４の入力に結合される。

第１図における積分器２１の出力２５に続い
て、各回路２８，３０，３２および３４は直列で
接続されているが、例えば前記カタログから明ら
かなように先行技術では周知のことなので、ここ
では概略のみ説明する。チヨツパ２８は、高周波
の矩形波信号を発生するのに利用されるが、該高
周波矩形波信号のエンベロープは、積分器２１か
らの出力信号に対応し、その周波数は録音される
所望の消去、もしくはバイアス信号周波数に対応
する。フイルタ３０は、上記矩形波信号から高周
波の正弦波信号を発生するのに利用され、また駆
動増幅器３２は、出力増幅器として利用され、周
知の如く、高周波の正弦波信号を増幅し、磁気録
音、もしくは消去ヘツド３４に同信号を印加す
る。

さて、第１図の回路動作を第２図の特性に関連
して説明する。

前記回路１０はポテンシヨメータ５によつて調
節され、先行技術において周知の如く、その出力
９で最適バイアス、もしくは消去信号エレベロー
プに対応する所望の直流電圧レベルを与える。一
例として、電圧特性ａ，ｂ，ｃは、各々最適レベ
ルVa，Vb，Vcを有しており、第２図に示され
ている。制御信号は、入力端子６で受信された
正、もしくは負のステツプ電圧（図示せず）状に
なつているが、それによつて線２４上で反対方向
に電圧ステツツプを行わせる。この電圧ステツプ
は、積分器２１の反転入力２２に直流抵抗器２３
を介して印加される。結果として、正方向の線形
電圧ランプが、その積分器の出力２５で与えられ
るが、これは第２図の期間Ｔ１で示されているよ
うに通常“ランプ・アツプ”電圧と称する。前記
リミツタ１２は、前記の値VaからVcのいずれか
の値によつて示されたような選択された最適値に
正方向のランプ電圧のレベルを制限し、その後、
先行技術において周知の如く、積分器２１の入力
２２でスイツチ７から受けた正のステツプ電圧に
よつて、負方向の“ランプ・ダウン”特性（期間
Ｔ２）が開始されるまでの値を一定に維持する。

第１図の回路動作には、下記の如く、先行技術
の回路よりも重要な相違、および利点がある。積
分器２１の非反転入力２０は、線１９を介して電
圧Vdivを受けるが、該電圧Vdivは、制御回路１
０の出力９で得られた選択された規準電圧Vref
の所定の比率に等しい。従つて、Vrefが変更さ
れる場合、積分器２１の非反転入力２０における
電圧Vdivは、それと直線的な割合で変化し、同
時に線１１上の規準電圧Vref、および線１９上
の分圧器１４からの出力電圧Vdiv間の一定比率
を維持する。本発明の良好な実施例では、分圧器
１４の各抵抗値は等しく選択される。すなわちＲ
１＝Ｒ２である。従つて、前記電圧比率は、
Vref：Vdiv＝２：１となる。結果として、第２
図に示された“ランプ・アツプ”および“ラン
プ・ダウン”期間は等しい。すなわち、 Ｔ１＝Ｔ２＝２R′C……(1) ここでR′は直流抵抗器２３の選択された抵抗
値であり、Ｃはコンデンサ２６の選択された容量
値である。式(1)は、周知の積分回路理論から容易
に得られる。

抵抗値Ｒ１，Ｒ２の上記の比率１：１は、本発
明の良好な実施例におけるオーデイオバイアス信
号録音もしくは消去に特に有用であると共に、他
の用途では、異なる周期Ｔ１，Ｔ２を得るため
１：２，２：３等のような異なる抵抗比を選択
し、従つて、電圧エンベロープの異なるランプ・
アツプ、およびランプ・ダウン勾配を各々に与え
るのが望ましいということが当業者には理解され
よう。

前記積分器器２１の入力２０における電圧
Vdivは、その選択された１部として線１１上の
規準電圧Vrefから発生されると共に、同電圧
Vrefは、また、その出力２５で前記積分器２１
によつて与えられた電圧限界を決定することが前
記の説明から判る。従つて、入力２０における電
圧Vdivは、線１１上の選択された電圧限界の変
化と共に周知の線形比率で変化する。しかしなが
ら、制御回路からの電圧Vrefが、線１１上に新
最適電圧レベルを与えるため変更される場合は常
に、例えば第２図で特性ａからｃによつて示され
ているように、本発明における良好な実施例の前
記期間は同じにされる。すなわち、式１）によつ
て既に説明された通りＴ１＝Ｔ２であると共に、
ランプ勾配は、変化した最適電圧レベルVaから
Vcを得るためその同一の区間内（Ｔ１あるいは
Ｔ２）でそれぞれ変化する。

また、高周波信号エンベロープの所望のラン
プ、および所望の最適レベルは、直流電圧制御装
置を利用することによつて各々得られると共に、
高周波信号径路における通常のポテンシヨメータ
減衰器の利用は、本発明の回路においては除去さ
れていることが判る。従つて、本発明による回路
は、温度変化による信号レベルの損失、もしく
は、多チヤンネル録音器で利用される場合、先行
技術の回路では高周波信号減衰器に利用されてい
るポテンシヨメータに生じるチヤンネル間クロス
トークを被ることはない。

さて、第３図を説明すると、第１図の上記回路
に一部分対応する本発明の他の良好な実施例の回
路図が示されているが、図中の各番号全てに対応
する回路素子は、比較を容易にするため同様の参
照番号によつて表わされていることに注意された
い。

前記説明に従えば、バイアス、もしくは消去信
号を発生させるような自動制御ランプ信号発生回
路として本発明が利用されうることは本発明の顕
著な利点である。そのような回路の１例が第３図
に示されているが、下記のように説明される。あ
る用途においては、例えば高品質の多チヤンネル
オーデイオレコーダーにおいては、各チヤンネル
のための所望の最適バイアスおよび消去信号レベ
ルの発生に融通性をもたせ、これらレベルの安定
性を維持することは、編集のためのこれら信号の
正確なランプ信号形式およびタイミングと同様、
非常に重要なことである。周知の通り、多チヤン
ネル装置においては、各チヤンネルは、これらチ
ヤンネルの特性における相違によるわずかに異な
る最適信号レベルを必要とする。第３図では本発
明の良好な実施例が示されているが、ここでは、
上記パラメータを考慮に入れて自動制御を行つて
いる。例えば、前記の主信号レベルVmstのよう
な全チヤンネルに共通する所望の規準電圧レベル
は、第１図に関して前途したポテンシヨメータ５
を利用してオペレーターによつて設定されていて
もよい。信号Vmstは、例えばアナログ・デイバ
イス・コーポレーシヨンによつて製作された
AD7574型式のアナログ／デイジタル（Ａ／Ｄ）
変換器５１に線５０を介して印加される。Ａ／Ｄ
変換器５１からの対応するデイジタル信号は、先
行技術において周知の如く、記憶装置を備えたデ
イジタル制御回路５３に、アドレスおよびデータ
バス５５を介して印加される。例えば、記憶装置
を備えたデイジタル制御回路は、インテル・コー
ポレーシヨンによつて製作された8048型式のマイ
クロコンピユーターによつて実現されてもよい。
該マイクロコンピユーターは、各チヤンネルの上
述した各特性パラメータに関連するデータをその
記憶装置中に記憶する。例えば、記憶されたデー
タによつて、各チヤンネル用の最適規準電圧
Vrefを得るのに必要とされる種々の主電圧レベ
ルVmstの各所望百分率が示されてもよい。前記
マイクロコンピユーター５３は、１つの録音チヤ
ンネルに各々に関連するラツチング・デイジタ
ル／アナログ変換器５６，５７等各々にバス５５
を介して接続されている。例えば、回路５６，５
７はアドバンスド・マイクロ・デイバイセス・コ
ーポレーシヨン製作のAM6080型式のようなもの
に選定できる。動作中、マイクロコンピユーター
５３によつて引き続いて各ラツチングＤ／Ａ変換
器５６，５７等がアドレスされ、各チヤンネルが
必要とする最適値Vref１，Vref２等に対応して
デイジタル信号がそこへ印加される。後者のデイ
ジタル値は、各変換器５６，５７等によつて対応
するアナログ値に変換され、第１図に関連して前
述した態様で第３図の回路のアナログ部分に印加
される。例えば、第３図で示されたように、また
上に説明されたように、チヤンネル１のラツチン
グＤ／Ａ回路５６によつて、線１１上の規準電圧
Vref１が分圧器１４，およびミツタ１２各々に
印加される。

第３図の回路において、ラツチ６０，６１等
は、例えば、74LS74型式のICが利用されており、
チヤンネル１のスイツチ７のような各チヤンネル
の各々のスイツチに前述の正、もしくは負の制御
ステツプ電圧Vcon１，Vcon２等を印加する。各
ラツチ６０，61等は、そこで受信される制御信
号、例えば制御盤５４からの制御信号に応答して
マイクロコンピユーター５３からの前記アドレス
およびベータ・バス５５を介して制御される。制
御盤５４は、先行技術において周知の如く、また
制御盤５４内のスイツチCH１からCHnまで表わ
された制御スイツチを備えており、個々の録音チ
ヤンネル、および所望の動作モードを選定する。

従つて、チヤンネル１のようなある特定のチヤ
ンネルが録音用に選択される際、制御盤５４上の
スイツチCH１は、対応する位置にオペレーター
によつて設定されると共に、制御盤５４によつて
対応する信号がバス５５を介してマイクロコンピ
ユーター５３に印加される。次いで、マイクロコ
ンピユーター５３によつてラツチ６０がアドレス
され、対応する制御信号がそこに印加される。次
いで、ラツチ６０によつて線６上の正の制御電圧
ステツプVconがスイツチ７に印加され、従つて、
前述の如く、線２７上の増大ランプ信号を開始さ
せる。同様にチヤンネル１内で録音モードを割込
ませたい場合、スイツチCH１を対応する位置に
入れ、従つてバス５５を介してラツチ６０が制御
されるようにし、反対の電圧ステツプVconを印
加するが、該電圧Vconは、次いで、線２７上の
減小ランプ信号を生成させる。

第３図には１つの録音チヤンネルのみが詳細に
示されていると共に、同様のチヤンネルのいかな
る所望の数も上記の態様で第３図の制御回路１０
によつて制御されてもよいことが前述の説明より
理解されよう。

第３図の実施例において、第１図のリミツタ１
２は、トランジスタによつて実現されるが、その
エミツタは積分器２１の出力２５に接続されてい
ると共に、そのコレクタは前記積分器の反転入力
２２に接続されている。トランジスタのベース８
は、線１１を介して調節可能直流電圧源、および
制御回路１０の出力９に接続されており、そこか
ら前述の最適規準電圧Vrefを得る。従つて、
Vrefがトランジスタのベース８に印加される際、
そこからの出力電圧は、Vrefによつて決定され
た最大エミツタ／コレクタ電圧に制限される。ク
ランプ・ダイオード４１は、増幅器２１の各々の
入力２０，２２間で結合されており、その間に所
定の電圧差を維持する。

第４図によつて、第３図の上記回路の一部分に
あたる他の実施例が下記の通り示されている。第
１図の２１で示されたバイポーラ・トランジスタ
型増幅器の代わりに、積分演算増幅器がCMOS
型増幅器４０によつて実現されている。第４図の
実施例において、線１１上の規準電圧Vrefが積
分演算増幅器４０のVccソース電圧入力に直接印
加され、その電圧によつて、線２７上の前記増幅
器４０からの最大出力信号値に対する限界が設定
される。第４図の実施例においては、第１図およ
び第３図の電圧リミツタ１２は省略されると共
に、前記積分演算増幅器４０の動作は、第１図、
および第３図について前述したものと実質的に同
様であるのが判る。第１図、第３図、および第４
図の回路の残りの部分は同様であり、比較を容易
にするため同じ参照番号で表わされており、従つ
て、それらの説明は第４図に関してここで繰り返
さないことを注意されたい。

本発明は、その良好な実施例および別の実施例
に関し詳細に示し、かつ説明してきたが、型式お
よび詳細における変更および改変は、添付の特許
請求の範囲に記載しているように、本発明の精神
および範囲を逸脱することなく、その範囲内でな
されうることを理解されたい。

【図面の簡単な説明】

第１図は本発明の良好な実施例の回路図、第２
図は、良好な実施例で与えられた種々の最適直流
レベルを有する各々のランプ信号特性、第３図は
本発明の他の良好な実施例の回路図、および第４
図は、第１図および第３図の回路の１部分の他の
実施例である。 図中、５は電位差計、６は入力端子、７はスイ
ツチ、１０は制御回路、１２はリミツタ、１４は
分圧器、１５および１６は抵抗器、１８は出力端
子、２０は非反転入力、２１は積分演算増幅器、
２２は反転入力、２３は直列抵抗器、２６は帰還
コンデンサ、２８はチヨツパ、３０はフイルタ、
３２は駆動増幅器、３４は磁気録音もしくは消去
ヘツド、５１はアナログ／デイジタル変換器、５
３はマイクロコンピユーター、５４は制御盤、５
６および５７はデイジタル／アナログ変換器、６
０および６１はラツチである。

Claims (1)

1. 【特許請求の範囲】 １ 磁気記録ヘツド３４に与えられるバイアスあ
   るいは消去信号の振幅を制御するランプ信号を発
   生するランプ信号発生装置において、直流規準電
   圧源１０と、ステツプ電圧を受ける反転入力２
   ２、非反転入力２０および上記ランプ信号を発生
   する出力２５を有する積分手段２１，４０と、上
   記ランプ信号の勾配を制限するための制限手段１
   ２とを具備しており、上記直流規準電圧源は調節
   可能な構成とされ、この調節可能な直流規準電圧
   を受けかつその所定の比の電圧を与える手段１
   ５，１６が設けられており、上記積分手段の上記
   非反転入力は上記調節可能な直流規準電圧の上記
   所定の比の電圧を受けるようになつており、上記
   制限手段は上記調節可能な直流規準電圧によつて
   定められる値に上記ランプを制限するようにされ
   たことを特徴とするランプ信号発生装置。 ２ 上記積分手段は、入力端子２４と上記反転入
   力との間に接続した直流入力抵抗２３と、上記積
   分手段の上記出力と上記反転入力との間に接続し
   た帰還コンデンサ２６とを含み、上記ランプ信号
   の勾配の期間は上記入力抵抗および帰還コンデン
   サ並びに上記調節可能な直流規準電圧の上記所定
   の比の電圧によつて決定され、かつ動作範囲内で
   上記調節可能な直流規準電圧の全ての選択された
   値に対して一定となるようにしたことを特徴とす
   る特許請求の範囲第１項記載のランプ信号発生装
   置。 ３ 上記制限手段は、上記積分手段の上記反転入
   力と上記出力との間に接続され、かつ上記直流規
   準電圧源に接続した制御入力８を有することを特
   徴とする特許請求の範囲第１あるいは２項記載の
   ランプ信号発生装置。 ４ 上記制限手段は、上記積分手段の上記出力に
   接続したエミツタと上記積分手段の上記反転入力
   に接続したコレクタと上記直流規準電圧源に接続
   したベース８とからなることを特徴とする特許請
   求の範囲第３項記載のランプ信号発生装置。 ５ 上記積分手段はCMOS積分演算増幅器４０
   からなり、これは上記ランプ信号の勾配を制限す
   るための手段を構成するように上記調節可能な直
   流規準電圧をその電源電圧として受けるようにさ
   れた入力（Vcc）を有することを特徴とする特許
   請求の範囲第１または第２項記載のランプ信号発
   生装置。 ６ 上記調節可能な直流規準電圧源は、調節可能
   な直流電圧（Vmst）を受ける入力５０を有しか
   つこれに応じてデイジタル出力信号を与えるアナ
   ログ対デイジタル変換器５１と、上記ランプ信号
   によつて得られるべき所望の信号レベルに関連し
   たデイジタル情報を記憶しているメモリ手段と、
   上記変換器と上記メモリに接続し、上記変換器か
   ら上記デイジタル出力信号を受けかつそれに応じ
   て上記メモリ手段に記憶されている上記情報によ
   つて決定されるような、上記変換器の上記出力信
   号に対して既知の割合の出力信号を発生するデイ
   ジタル制御手段５３と、上記デイジタル制御手段
   の上記出力信号を受けかつこれに応じて上記調節
   可能な直流規準電圧を与えるデイジタル対アナロ
   グ変換器５６とからなることを特徴とする特許請
   求の範囲第１から５項のうちのいずれか１項記載
   のランプ信号発生装置。 ７ 上記所定の比の電圧を与える手段１５，１６
   は分圧器によつて構成されることを特徴とする特
   許請求の範囲第１から６項のうちのいずれか１項
   記載のランプ信号発生装置。 ８ 上記分圧器は、上記直流規準電圧源に接続し
   た１つの端子１３と、接地された第２の端子１７
   と、上記積分手段の上記非反転に接続した出力端
   子１８とを有することを特徴とする特許請求の範
   囲第７項記載のランプ信号発生装置。