JPH0427726B2 - - Google Patents
Info
- Publication number
- JPH0427726B2 JPH0427726B2 JP58066167A JP6616783A JPH0427726B2 JP H0427726 B2 JPH0427726 B2 JP H0427726B2 JP 58066167 A JP58066167 A JP 58066167A JP 6616783 A JP6616783 A JP 6616783A JP H0427726 B2 JPH0427726 B2 JP H0427726B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- transistor
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、増幅回路に係り、特に、そのミユ
ーテイング制御に関する。
ーテイング制御に関する。
一般に、テープレコーダの再生出力に対するミ
ユーテイング制御は、オーデイオ出力を取り出す
最終パワー増幅段で行う場合が多いが、その前段
の増幅器からライン出力を取り出すとき、そのラ
イン出力はミユーテイング制御前のものとなる。
このため、磁気ヘツドに接続された前置増幅段で
ミユーテイング制御を行つた場合、選曲信号等、
ミユーテイング制御を必要としない信号の取出し
に不都合を生じることになる。
ユーテイング制御は、オーデイオ出力を取り出す
最終パワー増幅段で行う場合が多いが、その前段
の増幅器からライン出力を取り出すとき、そのラ
イン出力はミユーテイング制御前のものとなる。
このため、磁気ヘツドに接続された前置増幅段で
ミユーテイング制御を行つた場合、選曲信号等、
ミユーテイング制御を必要としない信号の取出し
に不都合を生じることになる。
そこで、この発明は、入力信号の増幅ととも
に、そのミユーテイング制御前後の出力の取出し
を可能にした増幅回路の提供を目的とする。
に、そのミユーテイング制御前後の出力の取出し
を可能にした増幅回路の提供を目的とする。
即ち、この発明の増幅回路は、増幅すべき信号
を発生する信号源（磁気ヘツド１６）と、この信
号源の前記信号に対して直流基準レベルを設定す
るバイアス回路（直流バイアス回路１４）と、正
相入力端子に前記信号源が直結されて前記信号を
受け、その信号を増幅して第１の出力が取り出さ
れるとともに、逆相入力端子に前記第１の出力が
帰還回路を通して帰還され、かつ、前記バイアス
回路から一定のバイアス電圧が加えられる第１の
増幅器４と、第１及び第２のトランジスタ３４，
３６からなる差動対とともに、定電流源４８から
定電流を受けて前記第１及び第２のトランジスタ
に動作電流を供給する電流反転回路（トランジス
タ３８，４２）を備え、前記第１のトランジスタ
のベースに前記第１の出力を受け、前記第２のト
ランジスタのベースに前記第１の増幅器と共通に
前記バイアス回路から前記バイアス電圧が加えら
れて前記第１の出力を増幅して第２の出力を取り
出す第２の増幅器３０と、この第２の増幅器の前
記電流反転回路に並列に第３のトランジスタ６４
が接続され、この第３のトランジスタに抵抗６６
及びスイツチ６８を介して電源電圧が加えられ、
前記スイツチが閉じられたとき、前記第３のトラ
ンジスタを導通させて前記電流反転回路の動作を
遮断状態に移行させることにより、前記第１及び
第２のトランジスタに流れるべき前記動作電流を
解除させて前記第２の増幅器の前記第２の出力を
ミユーテイングさせるミユーテイング制御回路３
２とを備えたことを特徴とする。
を発生する信号源（磁気ヘツド１６）と、この信
号源の前記信号に対して直流基準レベルを設定す
るバイアス回路（直流バイアス回路１４）と、正
相入力端子に前記信号源が直結されて前記信号を
受け、その信号を増幅して第１の出力が取り出さ
れるとともに、逆相入力端子に前記第１の出力が
帰還回路を通して帰還され、かつ、前記バイアス
回路から一定のバイアス電圧が加えられる第１の
増幅器４と、第１及び第２のトランジスタ３４，
３６からなる差動対とともに、定電流源４８から
定電流を受けて前記第１及び第２のトランジスタ
に動作電流を供給する電流反転回路（トランジス
タ３８，４２）を備え、前記第１のトランジスタ
のベースに前記第１の出力を受け、前記第２のト
ランジスタのベースに前記第１の増幅器と共通に
前記バイアス回路から前記バイアス電圧が加えら
れて前記第１の出力を増幅して第２の出力を取り
出す第２の増幅器３０と、この第２の増幅器の前
記電流反転回路に並列に第３のトランジスタ６４
が接続され、この第３のトランジスタに抵抗６６
及びスイツチ６８を介して電源電圧が加えられ、
前記スイツチが閉じられたとき、前記第３のトラ
ンジスタを導通させて前記電流反転回路の動作を
遮断状態に移行させることにより、前記第１及び
第２のトランジスタに流れるべき前記動作電流を
解除させて前記第２の増幅器の前記第２の出力を
ミユーテイングさせるミユーテイング制御回路３
２とを備えたことを特徴とする。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第１図は、この発明の増幅回路の実施例を示
す。図において、入力端子２には磁気ヘツド等の
信号源から増幅すべき入力信号が加えられ、第１
の増幅器４は信号源から直接信号が加えられる前
置増幅器を構成している。この増幅器４の出力側
にはミユーテイング制御を伴わない第１の出力で
ある増幅出力を取り出すための出力端子６が形成
されているとともに、その増幅出力にミユーテイ
ング制御を行うためのバツフア回路８が設置され
ている。このバツフア回路８には、増幅利得１を
持つ増幅器とともに、その増幅動作を制御してミ
ユーテイング制御を行うミユーテイング制御回路
が設置されている。バツフア回路８にはミユーテ
イング制御電圧を加える制御入力端子１０が形成
され、ミユーテイング制御後の第２の出力である
増幅出力は出力端子１２から取り出されるように
成つている。
す。図において、入力端子２には磁気ヘツド等の
信号源から増幅すべき入力信号が加えられ、第１
の増幅器４は信号源から直接信号が加えられる前
置増幅器を構成している。この増幅器４の出力側
にはミユーテイング制御を伴わない第１の出力で
ある増幅出力を取り出すための出力端子６が形成
されているとともに、その増幅出力にミユーテイ
ング制御を行うためのバツフア回路８が設置され
ている。このバツフア回路８には、増幅利得１を
持つ増幅器とともに、その増幅動作を制御してミ
ユーテイング制御を行うミユーテイング制御回路
が設置されている。バツフア回路８にはミユーテ
イング制御電圧を加える制御入力端子１０が形成
され、ミユーテイング制御後の第２の出力である
増幅出力は出力端子１２から取り出されるように
成つている。
このような構成によれば、ミユーテイング制御
を必要としない信号処理系統には増幅器４の増幅
出力V01を出力端子６から加えるとともに、ミユ
ーテイング制御を必要とする信号処理系統にはバ
ツフア回路８を介してその出力端子１２から増幅
出力V02を加えることができる。従つて、このよ
うな増幅回路をテープレコーダの再生用回路に設
置すれば、出力端子６から選曲信号等を取り出
し、出力端子１２からミユーテイングを必要とす
るオーデイオ信号を取り出すことができる。ま
た、増幅利得１の増幅器でミユーテイング制御を
行うため、その過渡時の過渡音、即ち、ポツプ音
の発生を問題とならないレベルまで抑制すること
ができる。
を必要としない信号処理系統には増幅器４の増幅
出力V01を出力端子６から加えるとともに、ミユ
ーテイング制御を必要とする信号処理系統にはバ
ツフア回路８を介してその出力端子１２から増幅
出力V02を加えることができる。従つて、このよ
うな増幅回路をテープレコーダの再生用回路に設
置すれば、出力端子６から選曲信号等を取り出
し、出力端子１２からミユーテイングを必要とす
るオーデイオ信号を取り出すことができる。ま
た、増幅利得１の増幅器でミユーテイング制御を
行うため、その過渡時の過渡音、即ち、ポツプ音
の発生を問題とならないレベルまで抑制すること
ができる。
次に、第２図は、この発明の増幅回路の具体的
な回路構成例を示し、第１図と同一部分には同一
符号を付してある。
な回路構成例を示し、第１図と同一部分には同一
符号を付してある。
増幅器４は差動増幅器で構成され、この増幅器
の正相入力端子（＋）に形成された入力端子２
と、直流バイアス回路１４との間には磁気ヘツド
１６が接続され、この増幅器４の逆相入力端子
（−）には、帰還回路１８を介して出力側から増
幅出力が帰還されているとともに、直流バイアス
回路１４から直流バイアスが加えられている。帰
還回路１８は抵抗２０，２２，２４及びコンデン
サ２６で構成される。また、直流バイアス回路１
４の出力端子２８に発生する直流バイアス出力
は、他チヤンネルの磁気ヘツド及び増幅器に加え
られる。
の正相入力端子（＋）に形成された入力端子２
と、直流バイアス回路１４との間には磁気ヘツド
１６が接続され、この増幅器４の逆相入力端子
（−）には、帰還回路１８を介して出力側から増
幅出力が帰還されているとともに、直流バイアス
回路１４から直流バイアスが加えられている。帰
還回路１８は抵抗２０，２２，２４及びコンデン
サ２６で構成される。また、直流バイアス回路１
４の出力端子２８に発生する直流バイアス出力
は、他チヤンネルの磁気ヘツド及び増幅器に加え
られる。
また、バツフア回路８には、第２の増幅器とし
ての増幅利得１の増幅器３０とともに、その増幅
動作を制御してミユーテイング制御を行うミユー
テイング制御回路３２が設置されている。即ち、
増幅器３０にはエミツタを共通にして差動増幅器
を構成する一対の第１及び第２のトランジスタ３
４，３６が設置され、このトランジスタ３４，３
６のエミツタには動作電流を規制するトランジス
タ３８のコレクタが接続され、このトランジスタ
３８のベースにはトランジスタ４０のベース及び
トランジスタ４２のベース・コレクタが共通に接
続され、各トランジスタ３８，４０，４２のエミ
ツタは、接地（GND）される基準電位端子４４
が形成された基準電位ラインに接続されている。
トランジスタ４２のベース・コレクタと電源端子
４６から電源電圧Ｖc.c.が加えられる電源ラインと
の間には、定電流源４８が接続されている。トラ
ンジスタ４２とトランジスタ３８又はトランジス
タ４０とは電流反転回路を構成し、定電流源４８
から加えられる定電流がトランジスタ４２，３８
から成る電流反転回路を介してトランジスタ３
４，３６の動作電流となり、また、同様に、電流
反転回路を構成したトランジスタ４０のコレクタ
に形成された出力端子５０から他のチヤンネルの
増幅器に動作電流として加えられる。
ての増幅利得１の増幅器３０とともに、その増幅
動作を制御してミユーテイング制御を行うミユー
テイング制御回路３２が設置されている。即ち、
増幅器３０にはエミツタを共通にして差動増幅器
を構成する一対の第１及び第２のトランジスタ３
４，３６が設置され、このトランジスタ３４，３
６のエミツタには動作電流を規制するトランジス
タ３８のコレクタが接続され、このトランジスタ
３８のベースにはトランジスタ４０のベース及び
トランジスタ４２のベース・コレクタが共通に接
続され、各トランジスタ３８，４０，４２のエミ
ツタは、接地（GND）される基準電位端子４４
が形成された基準電位ラインに接続されている。
トランジスタ４２のベース・コレクタと電源端子
４６から電源電圧Ｖc.c.が加えられる電源ラインと
の間には、定電流源４８が接続されている。トラ
ンジスタ４２とトランジスタ３８又はトランジス
タ４０とは電流反転回路を構成し、定電流源４８
から加えられる定電流がトランジスタ４２，３８
から成る電流反転回路を介してトランジスタ３
４，３６の動作電流となり、また、同様に、電流
反転回路を構成したトランジスタ４０のコレクタ
に形成された出力端子５０から他のチヤンネルの
増幅器に動作電流として加えられる。
各トランジスタ３４，３６の出力はそのコレク
タから取り出され、コレクタと電源ラインとの間
にはベース・コレクタを共通にしてダイオードに
構成されたトランジスタ５２，５４がエミツタを
電源ライン側にして接続されている。トランジス
タ５２，５４のベース・コレクタにはトランジス
タ５６，５８のベースが共通に接続され、各トラ
ンジスタ５６，５８のエミツタは共通に電源ライ
ンに接続されている。トランジスタ５２とトラン
ジスタ５６、トランジスタ５４とトランジスタ５
８とは共に電流反転回路を構成している。トラン
ジスタ５８，５６のコレクタと基準電位ラインと
の間にはトランジスタ６０，６２が接続され、ト
ランジスタ６０のベース・コレクタとトランジス
タ６２のベースは共通に接続されて電流反転回路
を構成している。トランジスタ５６，６２のコレ
クタには出力端子１２が形成されているととも
に、この出力点にはトランジスタ３６のベースが
接続され、増幅器３０の全帰還増幅器を構成して
いる。また、トランジスタ３６のベースは抵抗６
３を介して直流バイアス回路１４に接続されてい
る。
タから取り出され、コレクタと電源ラインとの間
にはベース・コレクタを共通にしてダイオードに
構成されたトランジスタ５２，５４がエミツタを
電源ライン側にして接続されている。トランジス
タ５２，５４のベース・コレクタにはトランジス
タ５６，５８のベースが共通に接続され、各トラ
ンジスタ５６，５８のエミツタは共通に電源ライ
ンに接続されている。トランジスタ５２とトラン
ジスタ５６、トランジスタ５４とトランジスタ５
８とは共に電流反転回路を構成している。トラン
ジスタ５８，５６のコレクタと基準電位ラインと
の間にはトランジスタ６０，６２が接続され、ト
ランジスタ６０のベース・コレクタとトランジス
タ６２のベースは共通に接続されて電流反転回路
を構成している。トランジスタ５６，６２のコレ
クタには出力端子１２が形成されているととも
に、この出力点にはトランジスタ３６のベースが
接続され、増幅器３０の全帰還増幅器を構成して
いる。また、トランジスタ３６のベースは抵抗６
３を介して直流バイアス回路１４に接続されてい
る。
そして、この増幅器３０のトランジスタ４２の
コレクタ・エミツタ間には、定電流源４８の定電
流を分流させて増幅器３０の出力をミユーテイン
グさせるミユーテイング制御回路３２が設置され
ている。即ち、トランジスタ４２のコレクタ・エ
ミツタ間には、第３のトランジスタ６４がエミツ
タを基準電位点側にして並列に接続され、そのベ
ースには抵抗６６を介して制御入力端子１０が形
成されている。この実施例の場合、制御入力端子
１０と電源ラインとの間にはミユーテイングの切
換えを行うためのスイツチ６８が接続され、スイ
ツチ６８が閉じられたとき、制御入力端子１０に
は電源電圧Ｖc.c.がミユーテイング制御電圧として
加えられる。
コレクタ・エミツタ間には、定電流源４８の定電
流を分流させて増幅器３０の出力をミユーテイン
グさせるミユーテイング制御回路３２が設置され
ている。即ち、トランジスタ４２のコレクタ・エ
ミツタ間には、第３のトランジスタ６４がエミツ
タを基準電位点側にして並列に接続され、そのベ
ースには抵抗６６を介して制御入力端子１０が形
成されている。この実施例の場合、制御入力端子
１０と電源ラインとの間にはミユーテイングの切
換えを行うためのスイツチ６８が接続され、スイ
ツチ６８が閉じられたとき、制御入力端子１０に
は電源電圧Ｖc.c.がミユーテイング制御電圧として
加えられる。
以上の構成に基づき、その動作を説明する。
スイツチ６８が開いている場合、磁気ヘツド１
６から再生信号が増幅器４に加えられ、第１の出
力である増幅出力V01は、出力端子６からミユー
テイング制御を伴わない信号として取り出される
とともに、バツフア回路８に加えられ、その増幅
器３０を介して出力端子１２から取り出すことが
できる。この場合、スイツチ６８が開いているの
で、出力端子１２に発生する第２の出力である増
幅出力V02は増幅器３０の増幅利得１により出力
端子６の増幅出力V01と同レベルの信号と成つて
いる。
６から再生信号が増幅器４に加えられ、第１の出
力である増幅出力V01は、出力端子６からミユー
テイング制御を伴わない信号として取り出される
とともに、バツフア回路８に加えられ、その増幅
器３０を介して出力端子１２から取り出すことが
できる。この場合、スイツチ６８が開いているの
で、出力端子１２に発生する第２の出力である増
幅出力V02は増幅器３０の増幅利得１により出力
端子６の増幅出力V01と同レベルの信号と成つて
いる。
次に、スイツチ６８を閉じた場合、制御入力端
子１０を通してトランジスタ６４のベースに電源
電圧Ｖc.c.がミユーテイング制御電圧として加えら
れるので、トランジスタ６４が導通状態となるこ
とにより、増幅出力V02に対するミユーテイング
制御が行われる。即ち、トランジスタ６４が導通
状態に移行すると、トランジスタ４２のベース・
コレクタとエミツタとの間がトランジスタ６４で
短絡されるとともに、そのトランジスタ６４で側
路が形成され、定電流源４８からの定電流はトラ
ンジスタ６４側に流れる結果、トランジスタ３
４，３６の動作電流が遮断されてその増幅動作が
解除され、出力端子１２に得られる増幅出力V02
は無信号状態となる。この場合、増幅器３０の動
作が停止しても、出力端子１２が抵抗６３を介し
てバイアス回路１４に接続されていることから直
流電位が一定であり、また、増幅器３０の増幅利
得が１であるため、切換えに伴う過渡音即ちポツ
プ音の発生を抑制できる。
子１０を通してトランジスタ６４のベースに電源
電圧Ｖc.c.がミユーテイング制御電圧として加えら
れるので、トランジスタ６４が導通状態となるこ
とにより、増幅出力V02に対するミユーテイング
制御が行われる。即ち、トランジスタ６４が導通
状態に移行すると、トランジスタ４２のベース・
コレクタとエミツタとの間がトランジスタ６４で
短絡されるとともに、そのトランジスタ６４で側
路が形成され、定電流源４８からの定電流はトラ
ンジスタ６４側に流れる結果、トランジスタ３
４，３６の動作電流が遮断されてその増幅動作が
解除され、出力端子１２に得られる増幅出力V02
は無信号状態となる。この場合、増幅器３０の動
作が停止しても、出力端子１２が抵抗６３を介し
てバイアス回路１４に接続されていることから直
流電位が一定であり、また、増幅器３０の増幅利
得が１であるため、切換えに伴う過渡音即ちポツ
プ音の発生を抑制できる。
また、ミユーテイング制御において、ミユーテ
イング時の出力インピーダンスは、抵抗６３の抵
抗値で自由に設定することができる。さらに、複
数入力の増幅系統に対しては、ミユーテイング制
御回路３２、定電流源４８及びトランジスタ４２
を共通に構成し、制御入力端子１０を共通に形成
して直流的にミユーテイング制御を同時に行うこ
とができる。
イング時の出力インピーダンスは、抵抗６３の抵
抗値で自由に設定することができる。さらに、複
数入力の増幅系統に対しては、ミユーテイング制
御回路３２、定電流源４８及びトランジスタ４２
を共通に構成し、制御入力端子１０を共通に形成
して直流的にミユーテイング制御を同時に行うこ
とができる。
次に、第３図はこの発明の増幅回路の他の実施
例を示し、この実施例の増幅回路には、一対の増
幅器４Ａ，４Ｂが形成されるとともに、この増幅
器４Ａ，４Ｂに対応してバツフア回路８Ａ，８Ｂ
が設置されている。各増幅器４Ａ，４Ｂの入力端
子２Ａ，２Ｂには個別に信号源から入力信号が加
えられ、ミユーテイング信号出力は、バツフア回
路８Ａ，８Ｂの各出力端子１２Ａ，１２から取り
出される。そして、ミユーテイング制御を必要と
しない増幅出力を合成して取り出す場合には、各
増幅器４Ａ，４Ｂの出力インピーダンスを低く設
定し、各出力端子に抵抗７０，７２を介して共通
に出力端子７４を形成し、この出力端子７４から
選曲信号等のミユーテイングを必要としない信号
を合成して取り出すことができる。
例を示し、この実施例の増幅回路には、一対の増
幅器４Ａ，４Ｂが形成されるとともに、この増幅
器４Ａ，４Ｂに対応してバツフア回路８Ａ，８Ｂ
が設置されている。各増幅器４Ａ，４Ｂの入力端
子２Ａ，２Ｂには個別に信号源から入力信号が加
えられ、ミユーテイング信号出力は、バツフア回
路８Ａ，８Ｂの各出力端子１２Ａ，１２から取り
出される。そして、ミユーテイング制御を必要と
しない増幅出力を合成して取り出す場合には、各
増幅器４Ａ，４Ｂの出力インピーダンスを低く設
定し、各出力端子に抵抗７０，７２を介して共通
に出力端子７４を形成し、この出力端子７４から
選曲信号等のミユーテイングを必要としない信号
を合成して取り出すことができる。
なお、実施例ではテープレコーダの前置増幅部
を例に取つて説明したが、この発明は各種の信号
源から与えられる信号の増幅に用いることができ
る。
を例に取つて説明したが、この発明は各種の信号
源から与えられる信号の増幅に用いることができ
る。
以上説明したように、この発明によれば、第１
の出力を取り出す第１の増幅器とともに、その出
力側に第１の出力を増幅して第２の出力を取り出
す第２の増幅器を設置し、第２の増幅器側で第２
の出力に対しミユーテイング制御を行うようにし
たので、第１の増幅器からミユーテイング制御さ
れていない第１の出力、第２の増幅器からミユー
テイング制御された第２の出力を同時に取り出す
ことができ、また、第２の出力に対するミユーテ
イング制御は第２の増幅器に第１及び第２のトラ
ンジスタからなる差動対とともに設置されて第１
及び第２のトランジスタに動作電流を供給すべき
第３のトランジスタに対して並列に接続された第
４のトランジスタの導通により、動作電流を第４
のトランジスタに流してミユーテイング制御を行
うので、ミユーテイング制御に伴う過渡音を問題
とならないレベルまで抑制でき、過渡音のない出
力を取り出すことができる。
の出力を取り出す第１の増幅器とともに、その出
力側に第１の出力を増幅して第２の出力を取り出
す第２の増幅器を設置し、第２の増幅器側で第２
の出力に対しミユーテイング制御を行うようにし
たので、第１の増幅器からミユーテイング制御さ
れていない第１の出力、第２の増幅器からミユー
テイング制御された第２の出力を同時に取り出す
ことができ、また、第２の出力に対するミユーテ
イング制御は第２の増幅器に第１及び第２のトラ
ンジスタからなる差動対とともに設置されて第１
及び第２のトランジスタに動作電流を供給すべき
第３のトランジスタに対して並列に接続された第
４のトランジスタの導通により、動作電流を第４
のトランジスタに流してミユーテイング制御を行
うので、ミユーテイング制御に伴う過渡音を問題
とならないレベルまで抑制でき、過渡音のない出
力を取り出すことができる。
第１図はこの発明の増幅回路の実施例を示すブ
ロツク図、第２図及び第３図はこの発明の増幅回
路の他の実施例を示す回路図である。 ４…第１の増幅器、１４…直流バイアス回路、
１６…磁気ヘツド（信号原）、３０…第２の増幅
器、３２…ミユーテイング制御回路、３４…第１
のトランジスタ、３６…第２のトランジスタ、３
８，４２…トランジスタ（電流反転回路）、４８
…定電流源、６４…第３のトランジスタ、６６…
抵抗、６８…スイツチ。
ロツク図、第２図及び第３図はこの発明の増幅回
路の他の実施例を示す回路図である。 ４…第１の増幅器、１４…直流バイアス回路、
１６…磁気ヘツド（信号原）、３０…第２の増幅
器、３２…ミユーテイング制御回路、３４…第１
のトランジスタ、３６…第２のトランジスタ、３
８，４２…トランジスタ（電流反転回路）、４８
…定電流源、６４…第３のトランジスタ、６６…
抵抗、６８…スイツチ。
Claims (1)
- 【特許請求の範囲】 １ 増幅すべき信号を発生する信号源と、 この信号源の前記信号に対して直流基準レベル
を設定するバイアス回路と、 正相入力端子に前記信号源が直結されて前記信
号を受け、その信号を増幅して第１の出力が取り
出されるとともに、逆相入力端子に前記第１の出
力が帰還回路を通して帰還され、かつ、前記バイ
アス回路から一定のバイアス電圧が加えられる第
１の増幅器と、 第１及び第２のトランジスタからなる差動対と
ともに、定電流源から定電流を受けて前記第１及
び第２のトランジスタに動作電流を供給する電流
反転回路を備え、前記第１のトランジスタのベー
スに前記第１の出力を受け、前記第２のトランジ
スタのベースに前記第１の増幅器と共通に前記バ
イアス回路から前記バイアス電圧が加えられて前
記第１の出力を増幅して第２の出力を取り出す第
２の増幅器と、 この第２の増幅器の前記電流反転回路に並列に
第３のトランジスタが接続され、この第３のトラ
ンジスタに抵抗及びスイツチを介して電源電圧が
加えられ、前記スイツチが閉じられたとき、前記
第３のトランジスタを導通させ、前記電流反転回
路の動作を遮断状態に移行させることにより、前
記第１及び第２のトランジスタに流れるべき前記
動作電流を解除させて前記第２の増幅器の前記第
２の出力をミユーテイングさせるミユーテイング
制御回路と、 を備えたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066167A JPS59190704A (ja) | 1983-04-13 | 1983-04-13 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58066167A JPS59190704A (ja) | 1983-04-13 | 1983-04-13 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59190704A JPS59190704A (ja) | 1984-10-29 |
| JPH0427726B2 true JPH0427726B2 (ja) | 1992-05-12 |
Family
ID=13308017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58066167A Granted JPS59190704A (ja) | 1983-04-13 | 1983-04-13 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59190704A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12486061B2 (en) | 2018-09-26 | 2025-12-02 | Dexterity, Inc. | Robotic kitting system |
| US11731792B2 (en) | 2018-09-26 | 2023-08-22 | Dexterity, Inc. | Kitting machine |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS623940Y2 (ja) * | 1980-11-21 | 1987-01-29 |
-
1983
- 1983-04-13 JP JP58066167A patent/JPS59190704A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59190704A (ja) | 1984-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119173B2 (ja) | ||
| JPS648923B2 (ja) | ||
| US3267386A (en) | Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback | |
| US4498054A (en) | Differential amplifier circuit | |
| US4167708A (en) | Transistor amplifier | |
| US4015214A (en) | Push-pull amplifier | |
| JPS59190704A (ja) | 増幅回路 | |
| JPS58115930A (ja) | 電子切換増幅回路 | |
| JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
| US3829715A (en) | Noise reduction system | |
| JPH05110349A (ja) | オーデイオ電力増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP2823867B2 (ja) | 利得可変増幅器 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JPS6342638Y2 (ja) | ||
| JP3439253B2 (ja) | 記録増幅回路及び磁気記録装置 | |
| JP3361911B2 (ja) | Ｖｔｒ装置及びそれに用いるミュート回路 | |
| JPS6115621Y2 (ja) | ||
| JPH0528825Y2 (ja) | ||
| JPH0738539B2 (ja) | 音声信号増幅回路 | |
| JPH0215129B2 (ja) | ||
| SU1642514A1 (ru) | Предварительный усилитель воспроизведени | |
| JPH0135534B2 (ja) | ||
| JPH0535606B2 (ja) | ||
| JPH0370925B2 (ja) |