JPH04277882A - 塗り潰し装置 - Google Patents
塗り潰し装置Info
- Publication number
- JPH04277882A JPH04277882A JP6400891A JP6400891A JPH04277882A JP H04277882 A JPH04277882 A JP H04277882A JP 6400891 A JP6400891 A JP 6400891A JP 6400891 A JP6400891 A JP 6400891A JP H04277882 A JPH04277882 A JP H04277882A
- Authority
- JP
- Japan
- Prior art keywords
- information
- filling
- partial
- continuous
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 12
- 239000003973 paint Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 238000005429 filling process Methods 0.000 description 3
- 238000004040 coloring Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は文字や図形の輪郭情報に
基づいて内部の塗り潰しを行う、塗り潰し装置に関する
ものである。
基づいて内部の塗り潰しを行う、塗り潰し装置に関する
ものである。
【０００２】
【従来の技術】塗り潰しを行う従来技術として、例えば
特開昭５８−１４２３９０号公報の技術がある。この従
来技術で、与えられた画像輪郭からその内部の塗り潰し
を行うには、輪郭データより求めた輪郭ビットをビット
マップメモリに展開して記憶し、次に該メモリを各ビッ
トごとに順次読出してその内容が輪郭ビットか否かをチ
ェックし、同一ライン上で検出した奇数番目の輪郭ビッ
トから、次の輪郭ビットまでに相当する区間について、
別途出力用のリフレッシュメモリ等に順次画像「あり」
の情報を書き込むようにしている。
特開昭５８−１４２３９０号公報の技術がある。この従
来技術で、与えられた画像輪郭からその内部の塗り潰し
を行うには、輪郭データより求めた輪郭ビットをビット
マップメモリに展開して記憶し、次に該メモリを各ビッ
トごとに順次読出してその内容が輪郭ビットか否かをチ
ェックし、同一ライン上で検出した奇数番目の輪郭ビッ
トから、次の輪郭ビットまでに相当する区間について、
別途出力用のリフレッシュメモリ等に順次画像「あり」
の情報を書き込むようにしている。
【０００３】またその他の従来技術として、特公平１−
４８５９４号公報に開示された技術がある。これは輪郭
データより求めた輪郭ビットをビットマップメモリに展
開して記憶し、同一ライン上で隣接する輪郭ビットを複
数ビット（Ｎ）を単位として塗り潰し情報発生部に出力
して塗り潰し処理を行う。
４８５９４号公報に開示された技術がある。これは輪郭
データより求めた輪郭ビットをビットマップメモリに展
開して記憶し、同一ライン上で隣接する輪郭ビットを複
数ビット（Ｎ）を単位として塗り潰し情報発生部に出力
して塗り潰し処理を行う。
【０００４】図２は特公平１−４８５９４号公報に記載
された塗り潰し情報発生部である。該塗り潰し情報発生
部は、Ｎ段の処理単位５がカスケード状に接続され、Ｎ
ビットの輪郭ビット情報Ａに基づいて、Ｎビットの情報
に対応する区間についての塗り潰しビット情報Ｂ（Ｎビ
ット）を出力する。
された塗り潰し情報発生部である。該塗り潰し情報発生
部は、Ｎ段の処理単位５がカスケード状に接続され、Ｎ
ビットの輪郭ビット情報Ａに基づいて、Ｎビットの情報
に対応する区間についての塗り潰しビット情報Ｂ（Ｎビ
ット）を出力する。
【０００５】
【発明が解決しようとする課題】図２のように各処理単
位５はカスケード状に接続されているため、当該処理単
位では、前段の処理が終了した後、前段から送られる繰
上げ情報と輪郭ビットの論理演算を行う。例えば任意の
処理単位５ｉでは、輪郭ビットの情報Ｎビットのｉ桁目
の入力ビット情報Ａｉと、前段からの繰上げ情報Ｃｉ−
１との論理和をｉ桁目の出力ビット情報Ｂｉとして出力
し、また入力ビット情報Ａｉと前段からの繰上げ情報Ｃ
ｉ−１との排他的論理和を次段への繰上げ情報Ｃｉとし
て出力する。
位５はカスケード状に接続されているため、当該処理単
位では、前段の処理が終了した後、前段から送られる繰
上げ情報と輪郭ビットの論理演算を行う。例えば任意の
処理単位５ｉでは、輪郭ビットの情報Ｎビットのｉ桁目
の入力ビット情報Ａｉと、前段からの繰上げ情報Ｃｉ−
１との論理和をｉ桁目の出力ビット情報Ｂｉとして出力
し、また入力ビット情報Ａｉと前段からの繰上げ情報Ｃ
ｉ−１との排他的論理和を次段への繰上げ情報Ｃｉとし
て出力する。
【０００６】このようにｉ段目の処理は（ｉ−１）段目
の処理が終了した時点から行う。そのため、Ｎ段の全体
の処理に要する時間は、１つの処理単位に要する時間を
Ｔとすると（Ｎ×Ｔ）時間となり、段数が多いほど全体
の処理時間の増大をまねくという問題があった。
の処理が終了した時点から行う。そのため、Ｎ段の全体
の処理に要する時間は、１つの処理単位に要する時間を
Ｔとすると（Ｎ×Ｔ）時間となり、段数が多いほど全体
の処理時間の増大をまねくという問題があった。
【０００７】
【課題を解決するための手段】本発明は以上の点から成
したものであり、高速に文字や図形の塗り潰しができる
塗り潰し装置を提供することを目的とし、その特徴とす
るところは、文字，図形等の輪郭ビット情報から塗り潰
し情報を作成する塗り潰し装置において、同一ライン上
で隣接するＮビットの輪郭ビット情報Ａ１〜Ａｎをｋビ
ット単位でｍ個に分割した輪郭ビット情報Ａｊ＋１〜Ａ
ｊ＋ｋの塗り潰しを行って、部分塗り潰し情報Ｂｊ＋１
〜Ｂｊ＋ｋと部分繰上げ情報Ｃｉを生成するｍ個の部分
塗り潰し回路と、前記ｍ個の部分塗り潰し回路から出力
された部分繰上げ情報Ｃ１〜Ｃｍに基づいて、前記部分
塗り潰し回路で行った部分塗り潰しを連続性のある情報
にするための連続繰上げ情報Ｄ０〜Ｄｍ−１を生成する
連続繰上げ情報処理回路と、前記ｎビットの輪郭ビット
情報Ａ１〜Ａｎと、前記部分塗り潰し回路から出力され
た部分塗り潰し情報Ｂ１〜Ｂｎと、前記連続繰返し情報
処理回路から出力された連続繰上げ情報Ｄ０〜Ｄｍ−１
とに基づいて、連続塗り潰し情報Ｆ１〜Ｆｎを作成する
、ｍ個からなる連続塗り潰し処理回路とを具備すること
である。
したものであり、高速に文字や図形の塗り潰しができる
塗り潰し装置を提供することを目的とし、その特徴とす
るところは、文字，図形等の輪郭ビット情報から塗り潰
し情報を作成する塗り潰し装置において、同一ライン上
で隣接するＮビットの輪郭ビット情報Ａ１〜Ａｎをｋビ
ット単位でｍ個に分割した輪郭ビット情報Ａｊ＋１〜Ａ
ｊ＋ｋの塗り潰しを行って、部分塗り潰し情報Ｂｊ＋１
〜Ｂｊ＋ｋと部分繰上げ情報Ｃｉを生成するｍ個の部分
塗り潰し回路と、前記ｍ個の部分塗り潰し回路から出力
された部分繰上げ情報Ｃ１〜Ｃｍに基づいて、前記部分
塗り潰し回路で行った部分塗り潰しを連続性のある情報
にするための連続繰上げ情報Ｄ０〜Ｄｍ−１を生成する
連続繰上げ情報処理回路と、前記ｎビットの輪郭ビット
情報Ａ１〜Ａｎと、前記部分塗り潰し回路から出力され
た部分塗り潰し情報Ｂ１〜Ｂｎと、前記連続繰返し情報
処理回路から出力された連続繰上げ情報Ｄ０〜Ｄｍ−１
とに基づいて、連続塗り潰し情報Ｆ１〜Ｆｎを作成する
、ｍ個からなる連続塗り潰し処理回路とを具備すること
である。
【０００８】
【作用】本発明は、Ｎビットの処理をする際、Ｎ段の処
理単位を適当な数ｍ個に分割し、第１の処理で各分割さ
れた輪郭情報ビットだけで個々に塗り潰しを行い、第２
の処理でｍ個に分割された塗り潰し情報の連続情報を生
成し、第３の処理で連続したＮビットの塗り潰しを行う
。
理単位を適当な数ｍ個に分割し、第１の処理で各分割さ
れた輪郭情報ビットだけで個々に塗り潰しを行い、第２
の処理でｍ個に分割された塗り潰し情報の連続情報を生
成し、第３の処理で連続したＮビットの塗り潰しを行う
。
【０００９】
【実施例】図１は本発明の塗り潰し装置を示す図である
。１１は部分塗り潰し回路で、図のように１１−１〜１
１−ｍまでのｍ個で構成される。図３は１つの部分塗り
潰し回路１１の構成を例示する図である。各部分塗り潰
し回路１１は、それぞれの入力ビット数に合わせて、Ｅ
ＸＯＲ回路３１をカスケード状に従属接続して構成され
ている（但し第１ビット目はＥＸＯＲ回路３１は不要）
。
。１１は部分塗り潰し回路で、図のように１１−１〜１
１−ｍまでのｍ個で構成される。図３は１つの部分塗り
潰し回路１１の構成を例示する図である。各部分塗り潰
し回路１１は、それぞれの入力ビット数に合わせて、Ｅ
ＸＯＲ回路３１をカスケード状に従属接続して構成され
ている（但し第１ビット目はＥＸＯＲ回路３１は不要）
。
【００１０】塗り潰しを行う入力輪郭ビット情報Ａ１〜
Ａｎは、ｋビットずつｍ個に分割され、部分塗り潰し回
路１１−ｉでは、他の部分塗り潰し回路とは無関係にｋ
ビットの入力輪郭ビット情報に対応した部分塗り潰し処
理を行う。具体的には１ラインの塗り潰し方向の順に出
現する輪郭（即ちビット“１”の点）から塗り潰しを開
始し、偶数番目のビット“１”で塗り潰しを終了する。
Ａｎは、ｋビットずつｍ個に分割され、部分塗り潰し回
路１１−ｉでは、他の部分塗り潰し回路とは無関係にｋ
ビットの入力輪郭ビット情報に対応した部分塗り潰し処
理を行う。具体的には１ラインの塗り潰し方向の順に出
現する輪郭（即ちビット“１”の点）から塗り潰しを開
始し、偶数番目のビット“１”で塗り潰しを終了する。
【００１１】１２は連続繰上げ情報処理回路で、前記部
分塗り潰し回路１１でそれぞれ分割して行われた塗り潰
しを連続性のあるものにするための情報を生成する。図
４は連続繰上げ処理回路１２の構成を例示する図で、ｍ
個のＥＸＯＲ回路４１をカスケード状に従属接続して構
成され、更にラッチ回路４２を具備する。
分塗り潰し回路１１でそれぞれ分割して行われた塗り潰
しを連続性のあるものにするための情報を生成する。図
４は連続繰上げ処理回路１２の構成を例示する図で、ｍ
個のＥＸＯＲ回路４１をカスケード状に従属接続して構
成され、更にラッチ回路４２を具備する。
【００１２】連続繰上げ情報処理回路１２は、部分塗り
潰し回路１１から出力された部分繰上げ情報Ｃ１〜Ｃｍ
と、前回の塗り潰し処理の連続繰上げ情報Ｄ０と、ラッ
チのクロツクＣＫ及びリセットＲＳ等を入力とし、ｍ個
のＥＸＯＲ回路４１の出力の連続繰上げ情報Ｄ１〜Ｄｍ
中のＤ１〜Ｄｍ−１と前回の塗り潰し処理の連続繰上げ
ビット情報Ｄ０を後述する連続塗り潰し処理回路１３に
出力し、最終段の出力Ｄｍは一時的にラッチ回路４２に
ラッチする。ラッチしたＤｍは次回の連続繰上げ情報を
生成する際、第１段目のＥＸＯＲ回路４１−１に連続繰
上げ情報Ｄ０として出力する。ラッチ回路４２は、動作
の開始や１ラインの処理の終了のたびにＲＳ端子の指令
に従ってリセットされる。
潰し回路１１から出力された部分繰上げ情報Ｃ１〜Ｃｍ
と、前回の塗り潰し処理の連続繰上げ情報Ｄ０と、ラッ
チのクロツクＣＫ及びリセットＲＳ等を入力とし、ｍ個
のＥＸＯＲ回路４１の出力の連続繰上げ情報Ｄ１〜Ｄｍ
中のＤ１〜Ｄｍ−１と前回の塗り潰し処理の連続繰上げ
ビット情報Ｄ０を後述する連続塗り潰し処理回路１３に
出力し、最終段の出力Ｄｍは一時的にラッチ回路４２に
ラッチする。ラッチしたＤｍは次回の連続繰上げ情報を
生成する際、第１段目のＥＸＯＲ回路４１−１に連続繰
上げ情報Ｄ０として出力する。ラッチ回路４２は、動作
の開始や１ラインの処理の終了のたびにＲＳ端子の指令
に従ってリセットされる。
【００１３】１３は連続ぬりつぶし回路で、図１のよう
に１３−１〜１３−ｍまでのｍ個で構成する。図５は１
つの連続ぬりつぶし回路１３の構成を例示する図である
。連続塗り潰し処理回路１３はｋ個の処理単位５０で構
成され、各処理単位５０はＥＸＯＲ回路とＯＲ回路で構
成される。部分塗り潰し回路１１−１〜１１−ｍに対応
した連続塗り潰し処理回路１３−１〜１３−ｍは、部分
塗り潰し処理回路１１から出力されたｋビットの部分塗
り潰しビット情報Ｂｊ＋１〜Ｂｊ＋ｋと連続繰上げ情報
処理回路１２から出力された連続繰上げ情報Ｄｉ−１と
、輪郭ビット情報Ａｊ＋１〜Ａｊ＋ｋを入力とする。こ
の処理単位５０ｊ＋１〜５０ｊ＋ｋから連続塗り潰し情
報の１部分Ｆｊ＋１〜Ｆｊ＋ｋが出力され、ｍ個の連続
塗り潰し処理回路１３から連続塗り潰し情報Ｆ１〜Ｆｎ
が得られる。
に１３−１〜１３−ｍまでのｍ個で構成する。図５は１
つの連続ぬりつぶし回路１３の構成を例示する図である
。連続塗り潰し処理回路１３はｋ個の処理単位５０で構
成され、各処理単位５０はＥＸＯＲ回路とＯＲ回路で構
成される。部分塗り潰し回路１１−１〜１１−ｍに対応
した連続塗り潰し処理回路１３−１〜１３−ｍは、部分
塗り潰し処理回路１１から出力されたｋビットの部分塗
り潰しビット情報Ｂｊ＋１〜Ｂｊ＋ｋと連続繰上げ情報
処理回路１２から出力された連続繰上げ情報Ｄｉ−１と
、輪郭ビット情報Ａｊ＋１〜Ａｊ＋ｋを入力とする。こ
の処理単位５０ｊ＋１〜５０ｊ＋ｋから連続塗り潰し情
報の１部分Ｆｊ＋１〜Ｆｊ＋ｋが出力され、ｍ個の連続
塗り潰し処理回路１３から連続塗り潰し情報Ｆ１〜Ｆｎ
が得られる。
【００１４】次に図６に例示する１６ビットの輪郭ビッ
ト情報を４分割して４ビットごとに塗り潰しを行う場合
について本発明の動作を説明する。
ト情報を４分割して４ビットごとに塗り潰しを行う場合
について本発明の動作を説明する。
【００１５】はじめに４つの部分塗り潰し回路１１−１
〜１１−４でそれぞれ４ビット単位でＡ１〜Ａ４，Ａ５
〜Ａ８，Ａ９〜Ａ１２，Ａ１３〜Ａ１６の４ビットの部
分塗り潰しを行う。塗り潰しは上述したように奇数番目
に出現するビット“１”から偶数番目のビット“１”ま
でのビットを“１”とすることで行う。
〜１１−４でそれぞれ４ビット単位でＡ１〜Ａ４，Ａ５
〜Ａ８，Ａ９〜Ａ１２，Ａ１３〜Ａ１６の４ビットの部
分塗り潰しを行う。塗り潰しは上述したように奇数番目
に出現するビット“１”から偶数番目のビット“１”ま
でのビットを“１”とすることで行う。
【００１６】図７（１）は４つの部分塗り潰し回路１１
−１〜１１−４にそれぞれ入力される輪郭ビット情報と
、処理結果である部分塗り潰し情報Ｂ１〜Ｂ４，Ｂ５〜
Ｂ８，Ｂ９〜Ｂ１２，Ｂ１３〜Ｂ１６と部分繰上げ情報
Ｃ１〜Ｃ４を示す図である。部分塗り潰し回路１１−１
では部分輪郭ビット情報Ａ１〜Ａ４を入力とし、Ａ１は
そのまま部分塗り潰し情報Ｂ１＝Ａ１＝１として処理単
位３１−２（図３）への繰上げ情報となる。
−１〜１１−４にそれぞれ入力される輪郭ビット情報と
、処理結果である部分塗り潰し情報Ｂ１〜Ｂ４，Ｂ５〜
Ｂ８，Ｂ９〜Ｂ１２，Ｂ１３〜Ｂ１６と部分繰上げ情報
Ｃ１〜Ｃ４を示す図である。部分塗り潰し回路１１−１
では部分輪郭ビット情報Ａ１〜Ａ４を入力とし、Ａ１は
そのまま部分塗り潰し情報Ｂ１＝Ａ１＝１として処理単
位３１−２（図３）への繰上げ情報となる。
【００１７】処理単位３１−２ではＡ２＝０とＢ１＝１
のＥＸＯＲによってＢ２＝１となる。以下処理単位３１
−４まで同様の処理を繰返し、部分塗り潰し情報Ｂ１〜
Ｂ４を得る。また最後の処理単位３１−４の部分塗り潰
し情報Ｂ４は、そのまま部分繰上げ情報Ｃ１となる。残
りの３つの部分塗り潰し回路１１でも同様の処理を行い
、図７（１）のように部分塗り潰し情報Ｂ１〜Ｂ１６，
部分繰上げ情報Ｃ１〜Ｃ４を作成する。 次に、部分
塗り潰し回路１１−１〜１１−４から出力された部分繰
上げ情報Ｃ１〜Ｃ４と、ラッチ回路４２にラッチされて
いる前回の連続繰上げ情報Ｄ０（リセット直後の場合は
Ｄ０＝０）から、４つの連続繰上げ情報Ｄ１〜Ｄ４を作
成する。
のＥＸＯＲによってＢ２＝１となる。以下処理単位３１
−４まで同様の処理を繰返し、部分塗り潰し情報Ｂ１〜
Ｂ４を得る。また最後の処理単位３１−４の部分塗り潰
し情報Ｂ４は、そのまま部分繰上げ情報Ｃ１となる。残
りの３つの部分塗り潰し回路１１でも同様の処理を行い
、図７（１）のように部分塗り潰し情報Ｂ１〜Ｂ１６，
部分繰上げ情報Ｃ１〜Ｃ４を作成する。 次に、部分
塗り潰し回路１１−１〜１１−４から出力された部分繰
上げ情報Ｃ１〜Ｃ４と、ラッチ回路４２にラッチされて
いる前回の連続繰上げ情報Ｄ０（リセット直後の場合は
Ｄ０＝０）から、４つの連続繰上げ情報Ｄ１〜Ｄ４を作
成する。
【００１８】今の場合、Ｄ０＝０とＣ１＝１のＥＸＯＲ
によりＤ１＝１となり，Ｄ１＝１，Ｃ２＝０のＥＸＯＲ
によりＤ２＝１となり、以下Ｄ４までを出力する。連続
繰上げ情報Ｄ４はラッチ回路４２にＤ０としてラッチし
、次回の処理に備える。
によりＤ１＝１となり，Ｄ１＝１，Ｃ２＝０のＥＸＯＲ
によりＤ２＝１となり、以下Ｄ４までを出力する。連続
繰上げ情報Ｄ４はラッチ回路４２にＤ０としてラッチし
、次回の処理に備える。
【００１９】図７（２）は連続繰上げ情報処理回路１２
で作成した連続繰上げ情報Ｄ０〜Ｄ４を例示する図であ
る。
で作成した連続繰上げ情報Ｄ０〜Ｄ４を例示する図であ
る。
【００２０】連続繰上げ情報処理回路１２が出力するの
は今回作成した連続繰上げ情報Ｄ１〜Ｄ３と、前回作成
してラッチ回路４２にラッチしていた連続繰上げ情報Ｄ
０である。
は今回作成した連続繰上げ情報Ｄ１〜Ｄ３と、前回作成
してラッチ回路４２にラッチしていた連続繰上げ情報Ｄ
０である。
【００２１】次に、連続塗り潰し処理回路１３−１〜１
３−４で、部分輪郭ビット情報Ａ１〜Ａ１６と部分塗り
潰しビット情報Ｂ１〜Ｂ１６，及び連続繰上げ情報Ｄ０
〜Ｄ３から連続塗り潰しビット情報Ｆ１〜Ｆ１６を得る
。具体的には、連続塗り潰し処理回路１３−１の処理単
位５０−１では、Ｂ１＝１とＤ０＝０のＥＸＯＲよりＥ
１＝１となり，Ｅ１＝１とＡ１＝１のＯＲよりＦ１＝１
を出力する。他の処理単位５０でも同様の処理を行い、
それぞれＦ２＝１，Ｆ３＝１，Ｆ４＝１を出力する。
３−４で、部分輪郭ビット情報Ａ１〜Ａ１６と部分塗り
潰しビット情報Ｂ１〜Ｂ１６，及び連続繰上げ情報Ｄ０
〜Ｄ３から連続塗り潰しビット情報Ｆ１〜Ｆ１６を得る
。具体的には、連続塗り潰し処理回路１３−１の処理単
位５０−１では、Ｂ１＝１とＤ０＝０のＥＸＯＲよりＥ
１＝１となり，Ｅ１＝１とＡ１＝１のＯＲよりＦ１＝１
を出力する。他の処理単位５０でも同様の処理を行い、
それぞれＦ２＝１，Ｆ３＝１，Ｆ４＝１を出力する。
【００２２】他の連続塗り潰し処理回路１３でも同様の
処理を行い、Ｆ１〜Ｆ１６の連続塗り潰しビット情報を
得る。
処理を行い、Ｆ１〜Ｆ１６の連続塗り潰しビット情報を
得る。
【００２３】図７（３）は以上のようにして図６の１６
ビットの輪郭ビット情報Ａ１〜Ａ１６に対する塗り潰し
を行った結果を示す図である。このように不都合なく塗
り潰しを行うことができる。
ビットの輪郭ビット情報Ａ１〜Ａ１６に対する塗り潰し
を行った結果を示す図である。このように不都合なく塗
り潰しを行うことができる。
【００２４】以上本発明の実施例を説明したが、本発明
は図１の部分塗り潰し回路１１と連続塗り潰し処理回路
１３の入出力の部分に一時的にラッチを行うラッチ回路
を付け加え、パイプライン化して処理を行えるようにす
ることもできる。
は図１の部分塗り潰し回路１１と連続塗り潰し処理回路
１３の入出力の部分に一時的にラッチを行うラッチ回路
を付け加え、パイプライン化して処理を行えるようにす
ることもできる。
【００２５】
【発明の効果】以上説明したように、輪郭ビット情報を
複数に分割して処理を行うことで、これまで輪郭ビット
情報の桁数に比例していた処理時間を１／２にすること
ができ、桁数を２倍にしても処理時間の増加はわずかで
済む。例えば１６ビットの塗り潰しで、従来のカスケー
ド状の接続では１６個のＥＸＯＲ回路の遅延時間を要す
るのに対し、上記実施例のように１６ビットを４ビット
に分割すると、８個のＥＸＯＲ回路と１個のＯＲ回路の
遅延時間で済む。
複数に分割して処理を行うことで、これまで輪郭ビット
情報の桁数に比例していた処理時間を１／２にすること
ができ、桁数を２倍にしても処理時間の増加はわずかで
済む。例えば１６ビットの塗り潰しで、従来のカスケー
ド状の接続では１６個のＥＸＯＲ回路の遅延時間を要す
るのに対し、上記実施例のように１６ビットを４ビット
に分割すると、８個のＥＸＯＲ回路と１個のＯＲ回路の
遅延時間で済む。
【００２６】更に、上述したようにパイプライン化すれ
ば、各処理の桁数や段数を調整することで、処理時間を
従来の１／４にすることもできる。
ば、各処理の桁数や段数を調整することで、処理時間を
従来の１／４にすることもできる。
【００２７】このように、本発明は高速に塗り潰し処理
を行うことができるという効果を有する。
を行うことができるという効果を有する。
【図１】 本発明の塗り潰し装置の実施例を示す図
【
図２】 従来装置の塗り潰し情報発生部を示す図
図２】 従来装置の塗り潰し情報発生部を示す図
【図
３】 部分塗り潰し回路の構成図
３】 部分塗り潰し回路の構成図
【図４】 連続繰
上げ情報処理回路の構成図
上げ情報処理回路の構成図
【図５】 連続塗り潰し処
理回路の構成図
理回路の構成図
【図６】 本発明による塗り潰し処理
の説明図
の説明図
【図７】 本発明による塗り潰し処理の説明
図
図
１１ 部分塗り潰し回路
１２ 連続繰上げ情報処理回路
１３ 連続塗り潰し処理回路
Claims (1)
- 【請求項１】文字，図形等の輪郭ビット情報から塗り潰
し情報を作成する塗り潰し装置において、同一ライン上
で隣接するＮビットの輪郭ビット情報Ａ１〜Ａｎをｋビ
ット単位でｍ個に分割した輪郭ビット情報Ａｊ＋１〜Ａ
ｊ＋ｋの塗り潰しを行って、部分塗り潰し情報Ｂｊ＋１
〜Ｂｊ＋ｋと部分繰上げ情報Ｃｉを生成するｍ個の部分
塗り潰し回路と、前記ｍ個の部分塗り潰し回路から出力
された部分繰上げ情報Ｃ１〜Ｃｍに基づいて、前記部分
塗り潰し回路で行った部分塗り潰しを連続性のある情報
にするための連続繰上げ情報Ｄ０〜Ｄｍ−１を生成する
連続繰上げ情報処理回路と、前記ｎビットの輪郭ビット
情報Ａ１〜Ａｎと、前記部分塗り潰し回路から出力され
た部分塗り潰し情報Ｂ１〜Ｂｎと、前記連続繰返し情報
処理回路から出力された連続繰上げ情報Ｄ０〜Ｄｍ−１
とに基づいて、連続塗り潰し情報Ｆ１〜Ｆｎを作成する
、ｍ個からなる連続塗り潰し処理回路と、を具備するこ
とを特徴とする塗り潰し装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6400891A JPH04277882A (ja) | 1991-03-05 | 1991-03-05 | 塗り潰し装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6400891A JPH04277882A (ja) | 1991-03-05 | 1991-03-05 | 塗り潰し装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04277882A true JPH04277882A (ja) | 1992-10-02 |
Family
ID=13245727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6400891A Pending JPH04277882A (ja) | 1991-03-05 | 1991-03-05 | 塗り潰し装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04277882A (ja) |
-
1991
- 1991-03-05 JP JP6400891A patent/JPH04277882A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472788A (en) | Shift circuit having a plurality of cascade-connected data selectors | |
| US5103451A (en) | Parallel cyclic redundancy check circuit | |
| US5410719A (en) | Field compositor for merging data and including cells each receiving three control and two data inputs and generating one control and one data output therefrom | |
| US4130866A (en) | Data processor having a circuit structure suitable for fabrication in LSI form | |
| US4037085A (en) | Counter | |
| JPS592054B2 (ja) | 高速２進乗算の方法及び装置 | |
| JPH01310433A (ja) | 倍密度走査用ラインメモリ | |
| US4389723A (en) | High-speed pattern generator | |
| US6493794B1 (en) | Large scale FIFO circuit | |
| JPH04277882A (ja) | 塗り潰し装置 | |
| EP0478264B1 (en) | Digital chirp generator | |
| JP3283403B2 (ja) | 周期冗長検査方式の誤り検出符号生成装置及び誤り検出装置 | |
| US4958313A (en) | CMOS parallel-serial multiplication circuit and multiplying and adding stages thereof | |
| JP2766133B2 (ja) | パラレル・シリアル・データ変換回路 | |
| US3764791A (en) | A number input device using a multi-zero input key | |
| JP2000298577A (ja) | 乱数生成装置 | |
| US5912831A (en) | Process and system for adding or substracting symbols in any base without converting to a common base | |
| JPH0148594B2 (ja) | ||
| JP3097081B2 (ja) | 段数可変ｍ系列符号発生器 | |
| JPH06314091A (ja) | 輪郭塗り潰し方法及びその回路 | |
| SU860041A1 (ru) | Генератор случайных чисел | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JP2806459B2 (ja) | フリップフロップが評価可能な論理シミュレーション装置 | |
| SU1756879A1 (ru) | Устройство дл распознавани на линейность булевых функций | |
| KR20030032180A (ko) | 카운팅 스피드를 개선시킨 카운터 |