JPH04277956A - 位相オフセットキャンセル回路 - Google Patents
位相オフセットキャンセル回路Info
- Publication number
- JPH04277956A JPH04277956A JP3062494A JP6249491A JPH04277956A JP H04277956 A JPH04277956 A JP H04277956A JP 3062494 A JP3062494 A JP 3062494A JP 6249491 A JP6249491 A JP 6249491A JP H04277956 A JPH04277956 A JP H04277956A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- output
- value
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims description 17
- 230000010354 integration Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 238000012935 Averaging Methods 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、バースト伝送された多
値位相変調信号を受信して数値演算処理復調するために
用いられ、送信機と受信機の間の位相オフセットを除去
する機能を有する位相オフセットキャンセル回路に関す
る。
値位相変調信号を受信して数値演算処理復調するために
用いられ、送信機と受信機の間の位相オフセットを除去
する機能を有する位相オフセットキャンセル回路に関す
る。
【０００２】
【従来の技術】従来、位相変調信号の復調器においては
同期検波復調方式の復調器等が用いられている。上記同
期検波復調器には、検波時に発生する受信機内基準信号
と受信信号との間の位相オフセットを補正し、キャリア
同期を担う回路としてコスタスループ回路等が設備され
る。
同期検波復調方式の復調器等が用いられている。上記同
期検波復調器には、検波時に発生する受信機内基準信号
と受信信号との間の位相オフセットを補正し、キャリア
同期を担う回路としてコスタスループ回路等が設備され
る。
【０００３】
【発明が解決しようとする課題】上記従来の復調器にお
いては、時分割多元接続方式（ＴＤＭＡ：Ｔｉｍｅ
Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ
）通信のようなバースト伝送波を受信復調する場合、上
記キャリア同期動作に供するため、情報を伝達しない特
定のトレーニング信号を用いなければならないので、情
報の伝送効率が低下するという問題点がある。本発明は
、バースト伝送波を受信復調する場合に上記従来の復調
方式において生ずるトレーニング信号による情報伝送効
率低下の問題を解決しようとするもので、トレーニング
信号を用いないにもかかわらず、送受信間のオフセット
すなわち受信機の局部発振周波数の周波数ずれによる位
相オフセット（Δｆ）をキャンセルすることのできる位
相オフセットキャンセル回路を提供することを目的とす
る。
いては、時分割多元接続方式（ＴＤＭＡ：Ｔｉｍｅ
Ｄｉｖｉｓｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ
）通信のようなバースト伝送波を受信復調する場合、上
記キャリア同期動作に供するため、情報を伝達しない特
定のトレーニング信号を用いなければならないので、情
報の伝送効率が低下するという問題点がある。本発明は
、バースト伝送波を受信復調する場合に上記従来の復調
方式において生ずるトレーニング信号による情報伝送効
率低下の問題を解決しようとするもので、トレーニング
信号を用いないにもかかわらず、送受信間のオフセット
すなわち受信機の局部発振周波数の周波数ずれによる位
相オフセット（Δｆ）をキャンセルすることのできる位
相オフセットキャンセル回路を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明の位相オフセット
キャンセル回路は、多値位相変調された受信信号の位相
オフセットをキャンセルするために、シンボルタイミン
グｉでアナログ／ディジタル変換された前記受信信号の
位相成分θｉを記憶する受信位相メモリと、該記位相成
分θｉ をＫ逓倍し次式 φｉ ＝［Ｋ・θｉ ＋π］ＭＯＤ２π−πに従って加
工する位相逓倍回路と、該位相逓倍回路からの出力を記
憶する逓倍位相メモリと、該逓倍位相メモリの出力の差
分から次式 Ｋ・Δωｉ ＝［φｉ −φｉ−１ ＋π］ＭＯＤ２π
−πによって得られる周波数オフセット成分Ｋ・Δωｉ
を計算する差分回路と、該周波数オフセット成分Ｋ・
Δωｉ の平均値＜Ｋ・Δω＞を計算する第１の平均回
路と、該平均値＜Ｋ・Δω＞を時系列ｉで積算した値＜
Ｋ・Δω＞・ｉを出力する第１の積算回路と、 次式 Ｋ・θ０ｉ＝［φｉ −＜Ｋ・Δω＞・ｉ
＋π］ＭＯＤ２π−πによって前記逓倍位相メモリから
の出力φｉ から周波数オフセット成分＜Ｋ・Δω＞・
ｉを除去した初期位相成分Ｋ・θ０ｉを出力する初期位
相算出回路と、該初期位相算出回路の出力Ｋ・θ０ｉの
平均値＜Ｋ・θ０ ＞を求める第２の平均回路と、該第
２の平均回路の出力＜Ｋ・θ０ ＞を前記初期位相算出
回路の出力Ｋ・θ０ｉから減算して初期位相成分をキャ
ンセルした値φ’ｉ を出力する加算器と、該加算器の
出力φ’ｉ とステップ関数との相関値を計算し、該相
関値が所定のしきい値の範囲を超えている場合、該加算
器出力に２πラジアンに該相関値の極性に対応する符号
（±）を乗じた値（±２π）を加算し、補正した値で前
記位相逓倍メモリの内容を更新する位相ジャンプ補正回
路と、前記差分回路から前記位相ジャンプ補正回路まで
の一連のループ動作毎に前記周波数オフセットの平均値
＜Ｋ・Δω＞を積算した値Σｊ ＜Ｋ・Δω＞を得る第
２の積算回路と、前記差分回路から前記位相ジャンプ補
正回路までの一連のループ動作毎に前記初期位相の平均
値＜Ｋ・Δθ０ ＞を積算した値ΣＪ ＜Ｋ・θ０ ＞
を得る第３の積算回路と、前記第２の積算回路の出力Σ
ｊ ＜Ｋ・Δω＞と前記第３の積算回路の出力Σｊ ＜
Ｋ・θ０ ＞を用いて前記受信信号の位相を１／Ｋ・｛
＜Ｋ・Δω＞ｉ＋＜Ｋ・θ０ ＞｝ラジアンだけ逆に回
転させて前記位相オフセットのキャンセルされた出力を
得る位相回転回路とを備えたことを特徴とするものであ
る。
キャンセル回路は、多値位相変調された受信信号の位相
オフセットをキャンセルするために、シンボルタイミン
グｉでアナログ／ディジタル変換された前記受信信号の
位相成分θｉを記憶する受信位相メモリと、該記位相成
分θｉ をＫ逓倍し次式 φｉ ＝［Ｋ・θｉ ＋π］ＭＯＤ２π−πに従って加
工する位相逓倍回路と、該位相逓倍回路からの出力を記
憶する逓倍位相メモリと、該逓倍位相メモリの出力の差
分から次式 Ｋ・Δωｉ ＝［φｉ −φｉ−１ ＋π］ＭＯＤ２π
−πによって得られる周波数オフセット成分Ｋ・Δωｉ
を計算する差分回路と、該周波数オフセット成分Ｋ・
Δωｉ の平均値＜Ｋ・Δω＞を計算する第１の平均回
路と、該平均値＜Ｋ・Δω＞を時系列ｉで積算した値＜
Ｋ・Δω＞・ｉを出力する第１の積算回路と、 次式 Ｋ・θ０ｉ＝［φｉ −＜Ｋ・Δω＞・ｉ
＋π］ＭＯＤ２π−πによって前記逓倍位相メモリから
の出力φｉ から周波数オフセット成分＜Ｋ・Δω＞・
ｉを除去した初期位相成分Ｋ・θ０ｉを出力する初期位
相算出回路と、該初期位相算出回路の出力Ｋ・θ０ｉの
平均値＜Ｋ・θ０ ＞を求める第２の平均回路と、該第
２の平均回路の出力＜Ｋ・θ０ ＞を前記初期位相算出
回路の出力Ｋ・θ０ｉから減算して初期位相成分をキャ
ンセルした値φ’ｉ を出力する加算器と、該加算器の
出力φ’ｉ とステップ関数との相関値を計算し、該相
関値が所定のしきい値の範囲を超えている場合、該加算
器出力に２πラジアンに該相関値の極性に対応する符号
（±）を乗じた値（±２π）を加算し、補正した値で前
記位相逓倍メモリの内容を更新する位相ジャンプ補正回
路と、前記差分回路から前記位相ジャンプ補正回路まで
の一連のループ動作毎に前記周波数オフセットの平均値
＜Ｋ・Δω＞を積算した値Σｊ ＜Ｋ・Δω＞を得る第
２の積算回路と、前記差分回路から前記位相ジャンプ補
正回路までの一連のループ動作毎に前記初期位相の平均
値＜Ｋ・Δθ０ ＞を積算した値ΣＪ ＜Ｋ・θ０ ＞
を得る第３の積算回路と、前記第２の積算回路の出力Σ
ｊ ＜Ｋ・Δω＞と前記第３の積算回路の出力Σｊ ＜
Ｋ・θ０ ＞を用いて前記受信信号の位相を１／Ｋ・｛
＜Ｋ・Δω＞ｉ＋＜Ｋ・θ０ ＞｝ラジアンだけ逆に回
転させて前記位相オフセットのキャンセルされた出力を
得る位相回転回路とを備えたことを特徴とするものであ
る。
【０００５】
【実施例】図１は本発明による位相オフセットキャンセ
ル回路の一構成例図である。図において、１１はシンボ
ルタイミングｉの受信信号の位相成分θｉ を記憶する
受信位相メモリ、１２は上記θｉ をＫ倍に逓倍した値
φｉ を出力する位相逓倍回路、１３は位相逓倍回路１
２の出力φｉ を記憶する逓倍位相メモリ、１４は逓倍
位相メモリ１３の出力の差分をとることによりＫ逓倍さ
れた周波数オフセット成分Ｋ・Δωｉ を計算する差分
回路、１５は上記Ｋ・Δωｉ の平均値＜Ｋ・Δω＞を
得る平均回路、１６は上記角速度の平均値＜Ｋ・Δω＞
をシンボルｉ毎に積算した値＜Ｋ・Δω＞・ｉを出力す
る積算回路、１７は上記＜Ｋ・Δω＞・ｉを用いて上記
逓倍位相メモリ１３の出力φｉ から周波数オフセット
成分を除去した値Ｋ・θ０ｉを出力する初期位相算出回
路、１８は上記Ｋ・θ０ｉの平均値＜Ｋ・θ０ ＞を出
力する平均回路、１９は上記＜Ｋ・θ０ ＞を初期位相
算出回路１７の出力Ｋ・θ０ｉから減算した値φ’ｉ
を出力する加算器、２０は加算器１９の出力に含まれる
位相ジャンプ成分を除去した結果の出力φ”ｉ を用い
て逓倍位相メモリ１３の内容を更新する位相ジャンプ補
正回路、２１は上記１４から２０までの回路の処理が一
巡するごとに上記平均値＜Ｋ・Δω＞を積算する積算回
路、２２は上記１４から２０までの回路の処理が一巡す
るごとに上記初期位相の平均値＜Ｋ・θ０ ＞を積算す
る積算回路、２３は積算回路２１の出力Σｊ ＜Ｋ・Δ
ω＞と積算回路２２の出力Σｊ ＜Ｋ・θ０ ＞を入力
し、受信位相メモリ１１に記憶された受信信号の位相θ
ｉ を１／Ｋ・｛＜Ｋ・Δω＞ｉ＋＜Ｋ・θ０ ＞｝ラ
ジアンだけ逆に回転させる位相回転させる位相回転回路
である。
ル回路の一構成例図である。図において、１１はシンボ
ルタイミングｉの受信信号の位相成分θｉ を記憶する
受信位相メモリ、１２は上記θｉ をＫ倍に逓倍した値
φｉ を出力する位相逓倍回路、１３は位相逓倍回路１
２の出力φｉ を記憶する逓倍位相メモリ、１４は逓倍
位相メモリ１３の出力の差分をとることによりＫ逓倍さ
れた周波数オフセット成分Ｋ・Δωｉ を計算する差分
回路、１５は上記Ｋ・Δωｉ の平均値＜Ｋ・Δω＞を
得る平均回路、１６は上記角速度の平均値＜Ｋ・Δω＞
をシンボルｉ毎に積算した値＜Ｋ・Δω＞・ｉを出力す
る積算回路、１７は上記＜Ｋ・Δω＞・ｉを用いて上記
逓倍位相メモリ１３の出力φｉ から周波数オフセット
成分を除去した値Ｋ・θ０ｉを出力する初期位相算出回
路、１８は上記Ｋ・θ０ｉの平均値＜Ｋ・θ０ ＞を出
力する平均回路、１９は上記＜Ｋ・θ０ ＞を初期位相
算出回路１７の出力Ｋ・θ０ｉから減算した値φ’ｉ
を出力する加算器、２０は加算器１９の出力に含まれる
位相ジャンプ成分を除去した結果の出力φ”ｉ を用い
て逓倍位相メモリ１３の内容を更新する位相ジャンプ補
正回路、２１は上記１４から２０までの回路の処理が一
巡するごとに上記平均値＜Ｋ・Δω＞を積算する積算回
路、２２は上記１４から２０までの回路の処理が一巡す
るごとに上記初期位相の平均値＜Ｋ・θ０ ＞を積算す
る積算回路、２３は積算回路２１の出力Σｊ ＜Ｋ・Δ
ω＞と積算回路２２の出力Σｊ ＜Ｋ・θ０ ＞を入力
し、受信位相メモリ１１に記憶された受信信号の位相θ
ｉ を１／Ｋ・｛＜Ｋ・Δω＞ｉ＋＜Ｋ・θ０ ＞｝ラ
ジアンだけ逆に回転させる位相回転させる位相回転回路
である。
【０００６】以下本発明の作用について説明する。アナ
ログ／ディジタル変換器を用いて所定の周期でサンプリ
ングされた多値位相変調信号の位相成分θｉは、変調成
分θＭｉと周波数オフセット成分Δω・ｉと初期位相オ
フセット成分θ０ とからなる位相オフセットに大別さ
れる。上記位相成分θｉ の式を式（１）に示す。 θｉ ＝θＭｉ＋Δω・ｉ＋θ０
……………（１）
ログ／ディジタル変換器を用いて所定の周期でサンプリ
ングされた多値位相変調信号の位相成分θｉは、変調成
分θＭｉと周波数オフセット成分Δω・ｉと初期位相オ
フセット成分θ０ とからなる位相オフセットに大別さ
れる。上記位相成分θｉ の式を式（１）に示す。 θｉ ＝θＭｉ＋Δω・ｉ＋θ０
……………（１）
【０００７】上記θｉ から演算処理によってΔωとθ
０ を推定し、その値を用いて位相オフセットをキャン
セルする手段を提供することが本発明の目的であり、そ
の手段を以下に示す。■ θｉ は、位相逓倍回路１
２でＫ倍に逓倍されることにより変調成分が除去された
後、逓倍位相信号φｉ として逓倍位相メモリ１３に記
憶される。 上記逓倍処理を式（２）に示す。 φｉ ＝［Ｋ・θｉ ＋π］ＭＯＤ２π−π
……………（２）ここで［・］
ＭＯＤ２πは２πラジアンを法とする剰余（非負値）を
表し、その領域は０≦［・］ＭＯＤ２π＜２πである。 ■ 次に、差分回路１４と第１の平均回路１５により
、上記（２）式のφｉ の差分値から周波数オフセット
成分Ｋ・Δωｉ とその平均値＜Ｋ・Δω＞が求められ
る。その処理を式（３）に示す。 ＜Ｋ・Δω＞＝＜［φｉ −φｉ−１ ＋π］
ＭＯＤ２π−π＞ ……（３）上式で＜ ＞は算術
平均を表す。■ ここで第１の積算回路１６と初期位
相算出回路１７において、上記（３）式の＜Ｋ・Δω＞
を用いて（２）式のφｉ から周波数オフセット成分を
除去することにより、初期位相オフセット成分が求めら
れる。その処理を式（４）に示す。 Ｋ・θ０ｉ＝［θｉ−＜Ｋ・Δω＞ｉ＋π］Ｍ
ＯＤ２π−π ……（４）第２の平均回路１８によっ
て求められる上記Ｋ・θ０ｉの平均値＜Ｋ・θ０ ＞が
初期位相オフセット成分となる。 ■ 以上の処理により、位相オフセットのキャンセル
に必要な初期位相＜Ｋ・θ０ ＞と周波数オフセット＜
Ｋ・Δω＞が求まるが、θｉ にはフェージングや雑音
の位相成分も含まれているため、上記各処理において不
適切な位相間のジャンプが発生することがある。その一
例を図２に示す。図２は横軸が時系列番号ｉ、縦軸がＫ
・θ０ｉであって、矢印で示す箇所に−２πのジャンプ
が発生している。これは、雑音による位相変動が変調成
分として処理されたことによる。上記不適切位相ジャン
プの結果＜Ｋ・θ０ ＞と＜Ｋ・Δω＞の値にも不適切
な誤差が生じる。従って、不適切位相ジャンプの影響を
回避するため、本発明では以下の処理が行われる。 （ｉ） 加算器１９において、上記＜Ｋ・θ０ ＞を用
いて上記φｉ の位相オフセットを次式（５）に従って
キャンセルし、φ’ｉとする。 φ’ｉ ＝Ｋ・θ０ｉ−＜Ｋ・θ０ ＞
……………（５）（ｉｉ） 位相
ジャンプ補正回路２０により、上記φ’に対して位相間
ジャンプをキャンセルする処理を行う。 まず、上記φ’ｉ とステップ関数 Ｓ（ｔ）＝
＋１ ｔ≧０
−１ ｔ＜０との任意長（ｎシンボル）の小区間で
の相関値ｍを次式（６）によって求める。 但し、ｐはシフトレジスタの先頭に格納されているデー
タの時系列番号を示す。この用途に用いる位相ジャンプ
補正回路２０の詳細を示す構成例を図３に示す。図にお
いて、３１はＫ逓倍された位相成分φ’ｉ をｎシンボ
ル長保持するシフトレジスタ、３２は上記シフトレジス
タ３１の出力の極性を反転する極性反転回路、３３は極
性反転回路出力３２のｎシンボル長保持するシフトレジ
スタ、３４は上記２組のシフトレジスタ３１，３３に保
持されているφ’ｉ の総和をとる加算器、３５は上記
加算器３４の出力のレベルを判定して位相ジャンプ補正
値２πを出力する判定回路、３６は位相ジャンプを補正
するタイミングを合わせるためにφ’ｉ をｎシンボル
遅延させるシフトレジスタ、３７は上記シフトレジスタ
３６の出力と上記補正値を加算する加算器である。この
ように構成することにより、φ’ｉ を入力とするｎシ
ンボル長のシフトレジスタの中間に符号反転回路３２を
挿入し各シフトレジスタ出力の総和をとっているので、
その出力は（６）式に示した相関値ｍと同一となること
が明らかである。次に判定回路３５では、上記相関値ｍ
が既定のしきい値の範囲を超えている場合は不適切な位
相ジャンプが発生していると見なし、ｍの極性に対応し
た符号を付した２πラジアンの値（±２π）を補正値と
して出力する。上記補正値は、上記φ’ｉ を位相ジャ
ンプ点とのタイミングをとるためにｎシンボル長遅延し
たものと加えられることにより、不適切位相ジャンプを
キャンセルしφ”ｉ として出力する。 （ｉｉｉ） φ”ｉ を上記位相逓倍メモリ１３に更新
記憶し上記■から■の処理を繰り返すことにより、再び
＜Ｋ・θ０ ＞ｊ と＜Ｋ・Δω＞ｊ を求める。ここ
でｊは繰り返しの番号である。φ”ｉ から求めた＜Ｋ
・θ０ ＞ｊ と＜Ｋ・Δω＞ｊ は、前回φから求め
た＜Ｋ・θ０ ＞ｊ−１ と＜Ｋ・Δω＞ｊ−１ の不
適切位相ジャンプの影響による誤差の補正値となる。 （ｉｖ） 上記■から■の処理ループのｊ回目に得ら
れる＜Ｋ・Δω＞と＜Ｋ・θ０＞の値を＜Ｋ・Δω＞ｊ
、＜Ｋ・θ０＞ｊ とおくと、積算回路２１，２２に
より＜Ｋ・Δω＞ｊ と＜Ｋ・θ０ ＞ｊ のそれぞれ
の合計Σｊ ＜Ｋ・Δω＞ｊ とΣｊ ＜Ｋ・θ０ ＞
ｊ とが求められ最終的な位相オフセット量となる。 ■ 上記■から■までの処理ループを所定回数繰り返
して得られるΣｊ ＜Ｋ・Δω＞ｊ ，Σｊ ＜Ｋ・θ
０ ＞ｊ を用いて位相回転回路２３により受信位相メ
モリ１１の出力θｉ 中の位相オフセット成分による回
転を逆回転することによりキャンセルする。
０ を推定し、その値を用いて位相オフセットをキャン
セルする手段を提供することが本発明の目的であり、そ
の手段を以下に示す。■ θｉ は、位相逓倍回路１
２でＫ倍に逓倍されることにより変調成分が除去された
後、逓倍位相信号φｉ として逓倍位相メモリ１３に記
憶される。 上記逓倍処理を式（２）に示す。 φｉ ＝［Ｋ・θｉ ＋π］ＭＯＤ２π−π
……………（２）ここで［・］
ＭＯＤ２πは２πラジアンを法とする剰余（非負値）を
表し、その領域は０≦［・］ＭＯＤ２π＜２πである。 ■ 次に、差分回路１４と第１の平均回路１５により
、上記（２）式のφｉ の差分値から周波数オフセット
成分Ｋ・Δωｉ とその平均値＜Ｋ・Δω＞が求められ
る。その処理を式（３）に示す。 ＜Ｋ・Δω＞＝＜［φｉ −φｉ−１ ＋π］
ＭＯＤ２π−π＞ ……（３）上式で＜ ＞は算術
平均を表す。■ ここで第１の積算回路１６と初期位
相算出回路１７において、上記（３）式の＜Ｋ・Δω＞
を用いて（２）式のφｉ から周波数オフセット成分を
除去することにより、初期位相オフセット成分が求めら
れる。その処理を式（４）に示す。 Ｋ・θ０ｉ＝［θｉ−＜Ｋ・Δω＞ｉ＋π］Ｍ
ＯＤ２π−π ……（４）第２の平均回路１８によっ
て求められる上記Ｋ・θ０ｉの平均値＜Ｋ・θ０ ＞が
初期位相オフセット成分となる。 ■ 以上の処理により、位相オフセットのキャンセル
に必要な初期位相＜Ｋ・θ０ ＞と周波数オフセット＜
Ｋ・Δω＞が求まるが、θｉ にはフェージングや雑音
の位相成分も含まれているため、上記各処理において不
適切な位相間のジャンプが発生することがある。その一
例を図２に示す。図２は横軸が時系列番号ｉ、縦軸がＫ
・θ０ｉであって、矢印で示す箇所に−２πのジャンプ
が発生している。これは、雑音による位相変動が変調成
分として処理されたことによる。上記不適切位相ジャン
プの結果＜Ｋ・θ０ ＞と＜Ｋ・Δω＞の値にも不適切
な誤差が生じる。従って、不適切位相ジャンプの影響を
回避するため、本発明では以下の処理が行われる。 （ｉ） 加算器１９において、上記＜Ｋ・θ０ ＞を用
いて上記φｉ の位相オフセットを次式（５）に従って
キャンセルし、φ’ｉとする。 φ’ｉ ＝Ｋ・θ０ｉ−＜Ｋ・θ０ ＞
……………（５）（ｉｉ） 位相
ジャンプ補正回路２０により、上記φ’に対して位相間
ジャンプをキャンセルする処理を行う。 まず、上記φ’ｉ とステップ関数 Ｓ（ｔ）＝
＋１ ｔ≧０
−１ ｔ＜０との任意長（ｎシンボル）の小区間で
の相関値ｍを次式（６）によって求める。 但し、ｐはシフトレジスタの先頭に格納されているデー
タの時系列番号を示す。この用途に用いる位相ジャンプ
補正回路２０の詳細を示す構成例を図３に示す。図にお
いて、３１はＫ逓倍された位相成分φ’ｉ をｎシンボ
ル長保持するシフトレジスタ、３２は上記シフトレジス
タ３１の出力の極性を反転する極性反転回路、３３は極
性反転回路出力３２のｎシンボル長保持するシフトレジ
スタ、３４は上記２組のシフトレジスタ３１，３３に保
持されているφ’ｉ の総和をとる加算器、３５は上記
加算器３４の出力のレベルを判定して位相ジャンプ補正
値２πを出力する判定回路、３６は位相ジャンプを補正
するタイミングを合わせるためにφ’ｉ をｎシンボル
遅延させるシフトレジスタ、３７は上記シフトレジスタ
３６の出力と上記補正値を加算する加算器である。この
ように構成することにより、φ’ｉ を入力とするｎシ
ンボル長のシフトレジスタの中間に符号反転回路３２を
挿入し各シフトレジスタ出力の総和をとっているので、
その出力は（６）式に示した相関値ｍと同一となること
が明らかである。次に判定回路３５では、上記相関値ｍ
が既定のしきい値の範囲を超えている場合は不適切な位
相ジャンプが発生していると見なし、ｍの極性に対応し
た符号を付した２πラジアンの値（±２π）を補正値と
して出力する。上記補正値は、上記φ’ｉ を位相ジャ
ンプ点とのタイミングをとるためにｎシンボル長遅延し
たものと加えられることにより、不適切位相ジャンプを
キャンセルしφ”ｉ として出力する。 （ｉｉｉ） φ”ｉ を上記位相逓倍メモリ１３に更新
記憶し上記■から■の処理を繰り返すことにより、再び
＜Ｋ・θ０ ＞ｊ と＜Ｋ・Δω＞ｊ を求める。ここ
でｊは繰り返しの番号である。φ”ｉ から求めた＜Ｋ
・θ０ ＞ｊ と＜Ｋ・Δω＞ｊ は、前回φから求め
た＜Ｋ・θ０ ＞ｊ−１ と＜Ｋ・Δω＞ｊ−１ の不
適切位相ジャンプの影響による誤差の補正値となる。 （ｉｖ） 上記■から■の処理ループのｊ回目に得ら
れる＜Ｋ・Δω＞と＜Ｋ・θ０＞の値を＜Ｋ・Δω＞ｊ
、＜Ｋ・θ０＞ｊ とおくと、積算回路２１，２２に
より＜Ｋ・Δω＞ｊ と＜Ｋ・θ０ ＞ｊ のそれぞれ
の合計Σｊ ＜Ｋ・Δω＞ｊ とΣｊ ＜Ｋ・θ０ ＞
ｊ とが求められ最終的な位相オフセット量となる。 ■ 上記■から■までの処理ループを所定回数繰り返
して得られるΣｊ ＜Ｋ・Δω＞ｊ ，Σｊ ＜Ｋ・θ
０ ＞ｊ を用いて位相回転回路２３により受信位相メ
モリ１１の出力θｉ 中の位相オフセット成分による回
転を逆回転することによりキャンセルする。
【０００８】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、位相オフセット補正終了までのトレーニング信
号を必要としないので、より効率的なデータ転送を行う
ことが可能である。また、処理に乗算，除算を本質的に
含まないので回路規模を小さくすることができるばかり
でなく高速処理を達成することができる等の効果がある
。
よれば、位相オフセット補正終了までのトレーニング信
号を必要としないので、より効率的なデータ転送を行う
ことが可能である。また、処理に乗算，除算を本質的に
含まないので回路規模を小さくすることができるばかり
でなく高速処理を達成することができる等の効果がある
。
【図１】本発明の一実施例を示す回路の構成例図である
。
。
【図２】位相ジャンプの説明図である。
【図３】本発明の一部詳細を示す回路例図である。
１１ 受信位相メモリ
１２ 位相逓倍回路
１３ 逓倍位相メモリ
１４ 差分回路
１５ 平均回路
１６ 積算回路
１７ 初期位相算出回路
１８ 平均回路
１９ 加算器
２０ 位相ジャンプ補正回路
２１ 積算回路
２２ 積算回路
２３ 位相回転回路
３１ シフトレジスタ
３２ 極性反転回路
３３ シフトレジスタ
３４ シフトレジスタ
３５ 判定回路
３６ 遅延回路
３７ 加算器
Claims (1)
- 【請求項１】 多値位相変調された受信信号の位相オ
フセットをキャンセルするために、シンボルタイミング
ｉでアナログ／ディジタル変換された前記受信信号の位
相成分θｉ を記憶する受信位相メモリと、該記位相成
分θｉをＫ逓倍し次式 φｉ ＝［Ｋ・θｉ ＋π］ＭＯＤ２π−πに従って加
工する位相逓倍回路と、該位相逓倍回路からの出力を記
憶する逓倍位相メモリと、該逓倍位相メモリの出力の差
分から次式 Ｋ・Δωｉ ＝［φｉ −φｉ−１ ＋π］ＭＯＤ２π
−πによって得られる周波数オフセット成分Ｋ・Δωｉ
を計算する差分回路と、該周波数オフセット成分Ｋ・
Δωｉ の平均値＜Ｋ・Δω＞を計算する第１の平均回
路と、該平均値＜Ｋ・Δω＞を時系列ｉで積算した値＜
Ｋ・Δω＞・ｉを出力する第１の積算回路と、 次式 Ｋ・θ０ｉ＝［φｉ −＜Ｋ・Δω＞・ｉ
＋π］ＭＯＤ２π−πによって前記逓倍位相メモリから
の出力φｉ から周波数オフセット成分＜Ｋ・Δω＞・
ｉを除去した初期位相成分Ｋ・θ０ｉを出力する初期位
相算出回路と、該初期位相算出回路の出力Ｋ・θ０ｉの
平均値＜Ｋ・θ０ ＞を求める第２の平均回路と、該第
２の平均回路の出力＜Ｋ・θ０ ＞を前記初期位相算出
回路の出力Ｋ・θ０ｉから減算して初期位相成分をキャ
ンセルした値φ’ｉ を出力する加算器と、該加算器の
出力φ’ｉ とステップ関数との相関値を計算し、該相
関値が所定のしきい値の範囲を超えている場合、該加算
器出力に２πラジアンに該相関値の極性に対応する符号
（±）を乗じた値（±２π）を加算し、補正した値で前
記位相逓倍メモリの内容を更新する位相ジャンプ補正回
路と、前記差分回路から前記位相ジャンプ補正回路まで
の一連のループ動作毎に前記周波数オフセットの平均値
＜Ｋ・Δω＞を積算した値Σｊ ＜Ｋ・Δω＞を得る第
２の積算回路と、前記差分回路から前記位相ジャンプ補
正回路までの一連のループ動作毎に前記初期位相の平均
値＜Ｋ・Δθ０ ＞を積算した値ΣＪ ＜Ｋ・θ０ ＞
を得る第３の積算回路と、前記第２の積算回路の出力Σ
ｊ ＜Ｋ・Δω＞と前記第３の積算回路の出力Σｊ ＜
Ｋ・θ０ ＞を用いて前記受信信号の位相を１／Ｋ・｛
＜Ｋ・Δω＞ｉ＋＜Ｋ・θ０ ＞｝ラジアンだけ逆に回
転させて前記位相オフセットのキャンセルされた出力を
得る位相回転回路とを備えた位相オフセットキャンセル
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062494A JPH04277956A (ja) | 1991-03-05 | 1991-03-05 | 位相オフセットキャンセル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062494A JPH04277956A (ja) | 1991-03-05 | 1991-03-05 | 位相オフセットキャンセル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04277956A true JPH04277956A (ja) | 1992-10-02 |
Family
ID=13201781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062494A Pending JPH04277956A (ja) | 1991-03-05 | 1991-03-05 | 位相オフセットキャンセル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04277956A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400778B1 (en) | 1997-12-04 | 2002-06-04 | Nec Corporation | DC-offset canceller |
| JP2004502346A (ja) * | 2000-06-27 | 2004-01-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 位相シーケンスにおける位相ジャンプの検出及び訂正 |
-
1991
- 1991-03-05 JP JP3062494A patent/JPH04277956A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400778B1 (en) | 1997-12-04 | 2002-06-04 | Nec Corporation | DC-offset canceller |
| JP2004502346A (ja) * | 2000-06-27 | 2004-01-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 位相シーケンスにおける位相ジャンプの検出及び訂正 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095067B2 (ja) | Ｄｃオフセットキャンセラーおよびこれを備えた受信機と通信システムとｄｃオフセットキャンセル方法 | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| US20010020866A1 (en) | Digital demodulator | |
| US4688096A (en) | Demodulation phase error compensation circuitry as for an automatic deghosting system | |
| JPH04277956A (ja) | 位相オフセットキャンセル回路 | |
| JPH01273464A (ja) | オフセット四分割位相シフトキーイング用同期回路 | |
| JP5639777B2 (ja) | Ｄｃオフセット補償システムおよび方法 | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| JP2885052B2 (ja) | 自動周波数制御装置 | |
| WO2000041373A1 (en) | Demodulator having rotation means for frequency offset correction | |
| JP3086144B2 (ja) | バースト復調器 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JP3088906B2 (ja) | 同期装置 | |
| JP2627270B2 (ja) | 復調位相誤差を減じるための回路 | |
| JP3446684B2 (ja) | マルチキャリア受信方式、受信装置及び受信装置用周波数オフセット検出回路 | |
| JP2782146B2 (ja) | Ｐｓｋ変調信号評価装置及びｐｓｋ変調信号のｉｑ原点オフセット検出装置 | |
| JP2000324192A (ja) | デジタル復調器及びその復調方法 | |
| JPH0758730A (ja) | 同期検出回路 | |
| JPH07176994A (ja) | 自動周波数制御回路 | |
| JPH04261248A (ja) | 一括復調装置 | |
| JPS6111494B2 (ja) | ||
| JP3394276B2 (ja) | Ａｆｃ回路 | |
| JP2002111543A (ja) | マッチドフィルタ及びそれを用いた受信機 | |
| JPH03230649A (ja) | 自動周波数調整付復調器 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 |