JPH04278480A - メモリテスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板内部のデータ転送
のための内部バスと、基板外部とのデータ転送のための
外部バスと、これら両バス間のデータ転送の仲介のため
のメモリ領域を備えるとともに、このメモリ領域を診断
プログラムによって診断する手段を備えたメモリテスト
装置に関する。

【０００２】

【従来の技術】この種のテスト装置の従来例は、図２に
示すように、基板内回路を制御するマイクロプロセッサ
（ＣＰＵ）１と、このＣＰＵ１と直接接続された、基板
内部のデータ転送のための内部バス２と、基板外部との
データ転送のための外部バス３と、内部バス２と外部バ
ス３とのデータ転送を仲介するためのデュアルポートメ
モリ（バッファと呼ぶ）４と、このバッファ４の診断を
実行するプログラム（診断プログラム）やその他のプロ
グラムを格納したＲＯＭ５と、データを一時記憶するた
めのＲＡＭ６と、バッファ４の内部バス２または外部バ
ス３との接続切り離しを行なうバッファ制御回路７と、
バッファ４を外部バス３を介してアクセスする場合に用
いられる前記バッファ上のメモリ領域を示すロケーショ
ン値（外部ロケーション値と呼ぶ）を設定するためのジ
ャンパ（外部ジャンパと呼ぶ）８と、この外部ジャンパ
８で設定された値と外部バス３上に指定されたアドレス
値とが一致したときにバッファ制御回路７に対しバッフ
ァ４の外部バス３との接続要求信号を出力する一致回路
９と、バッファ４を内部バス２を介してアクセスする場
合に用いられる前記バッファ上のメモリ領域を示すロケ
ーション値（内部ロケーション値と呼ぶ）を設定するた
めのジャンパ（内部ジャンパと呼ぶ）１０と、この内部
ジャンパ１０で設定された値と内部バス２上に指定され
たアドレス値とが一致したときにバッファ制御回路７に
対しバッファ４の内部バス２との接続要求信号を出力す
る一致回路１１と、内部バス２と外部バス３との間の通
信のためのゲート１２とを、単層または多層の配線基板
（図示せず）に実装してなる。

【０００３】そして、診断プログラムは、バッファ４を
診断するために、内部バス２または外部バス３を経由し
てＲＡＭ６上のデータのバッファ４への書き込み、また
はバッファ４上のデータの読み込みを行なうが、この場
合に診断プログラムは、診断プログラム上に予め設定さ
れた内部ジャンパ１０または外部ジャンパ８による設定
値と同一の内部ロケーション値または外部ロケーション
値を指定して、ＣＰＵ１の制御により、内部バス２また
は外部バス３を経由して、バッファ４上の該ロケーショ
ン値で示されるメモリ領域をアクセスしていた。

【０００４】

【発明が解決しようとする課題】しかし、かかる構成に
よれば、外部バス経由でバッファをアクセスする場合に
用いる外部ロケーション値に自由度がなく、この点に関
し回路基板の汎用性に欠けるという問題があった。

【０００５】すなわち、診断プログラム側から外部ジャ
ンパの設定値を読み込む手段がないので、診断プログラ
ムは外部バス経由でバッファをアクセスする場合、診断
プログラムに予め設定された外部ロケーション値を用い
なければならない。その結果として、外部ロケーション
値は予め固定された値となり、これと同一の値を外部ジ
ャンパで設定しなければならず、それと異なる外部ロケ
ーション値を外部ジャンパで設定することは許されなか
ったのである。

【０００６】本発明は、上述の問題点に鑑みてなされた
もので、内部バスと外部バスとの間のデータ転送仲介用
バッファを外部バス経由でアクセスするために用いられ
る外部ロケーション値を変更できるようにし、汎用性を
向上させたメモリテスト装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】本発明は上述の課題を解
決するため、プロセッサと直接接続された基板内部デー
タ転送のための内部バスと、基板外部とのデータ転送の
ための外部バスと、この外部バスと前記内部バスとの間
のデータ転送を仲介するためのメモリ領域としてのバッ
ファと、このバッファに対する前記外部バス経由のアク
セスのために用いられるロケーション値（外部ロケーシ
ョン値）を設定するための第１設定手段と、前記バッフ
ァに対する前記内部バス経由のアクセスのために用いら
れるロケーション値（内部ロケーション値）を設定する
ための第２設定手段と、前記第１設定手段による設定値
と前記外部バス上に指定されたアドレス値とが一致した
場合に前記バッファを前記外部バスよりアクセス可能に
し、また前記第２設定手段による設定値と前記内部バス
上に指定されたアドレス値とが一致した場合に前記バッ
ファを前記内部バスよりアクセス可能にする回路と、前
記内部バッファと前記外部バッファとの間に通信路を提
供するためのゲートと、前記バッファのテストのための
、記憶手段に記憶された診断プログラムとを有する各種
の回路基板において、前記プロセッサが前記診断プログ
ラムからの要求に応じて前記内部バスを介し前記第１設
定手段による設定値を読み込むための設定値読み出し手
段とを有するという構成を備えたものである。

【０００８】

【作用】本発明は上述のように設定値読み出し手段を備
えることによって、診断プログラムが、バッファの診断
を実行中に外部バス経由でバッファをアクセスしたい場
合、プロセッサに要求することにより第１設定手段の設
定値を獲得し、この設定値を外部ロケーション値として
用い、プロセッサの制御により内部バス、ゲート、外部
バスを介しバッファのアクセスを実行することができる
。

【０００９】したがって、従来のように診断プログラム
上に予め固定値として外部ロケーション値を設定する必
要がなく、第１設定手段により必要な値を外部ロケーシ
ョン値として設定することが可能である。

【００１０】

【実施例】図１は、本発明の一実施例によるメモリテス
ト装置における回路基板の回路構成図である。なお、こ
の図において、図２中の符号と同一の符号は同等部を示
す。

【００１１】本回路基板においては、外部ジャンパ８の
設定値を診断プログラム側で読み込み可能とするための
手段としてゲート１３が追加されている。また、ＲＯＭ
５上の診断プログラムは、外部バス３経由でバッファ４
をアクセスする場合に用いる外部ロケーション値を、外
部ジャンパ８より読み込むように修正されている。これ
以外の構成は、図２に示した従来例と同様である。以下
、診断プログラムによるバッファ４のアクセスに関する
動作について説明する。

【００１２】ＲＯＭ５上の診断プログラムは、外部バス
３を介してバッファ４をアクセスする場合、ＣＰＵ１に
対し外部ジャンパ８の設定値の読み込みを要求する。こ
の要求に応じ、ＣＰＵ１は内部バス２の制御信号線１４
によりゲート１３を制御し、外部ジャンパ８の設定値す
なわち信号線１５上の外部ロケーション値をゲート１３
を通して内部バス２に読み出させ、これを診断プログラ
ムに与える。

【００１３】診断プログラムは、外部ジャンパ８より読
み込まれた外部ロケーション値により示されるバッファ
４上のメモリ領域（バッファ外部領域と呼ぶ）へのアク
セスをＣＰＵ１に要求する。そして、診断プログラムは
、外部バス３経由でバッファ４をアクセスするためのア
ドレス（外部アドレスと呼ぶ）として、外部ロケーショ
ン値とバッファ内アドレス値を出力する。

【００１４】ＣＰＵ１の制御により、診断プログラムで
指定された外部アドレスは内部バス２とゲート１２を介
して外部バス３へ送られ、バッファ制御回路７に入力す
るとともに、信号線１６を通じ一致回路９に入力する。 この場合、一致回路１２は、信号線１６より入力したア
ドレス値と外部ジャンパ８により設定された信号線１７
上の外部ロケーション値とが一致するので、外部バス３
との接続要求信号を信号線２０に出力する。この要求信
号に応答し、バッファ制御回路７はバッファ４を外部バ
ス３と接続して外部バス３よりアクセス可能とし、また
バッファ４を内部バス２から切り離す。

【００１５】かくして、診断プログラムは外部バス３経
由でバッファ４をアクセス可能となり、必要なアクセス
を実行する。すなわち、ＣＰＵ１の制御により、ＲＡＭ
６上のデータを読み出して内部バス２とゲート１２を介
して外部バス３へ転送し、これをバッファ外部領域に書
き込む。あるいは、バッファ外部領域よりデータを読み
出し、これを外部バス３、ゲート１２、内部バス２を介
してＲＡＭ６へ転送する。

【００１６】診断プログラムが内部バス２経由でバッフ
ァ４をアクセスする場合は、従来と同様であって、診断
プログラム上に予め設定されている内部ロケーション値
（内部ジャンパ１０の設定値と同一）で示されるバッフ
ァ４上のメモリ領域（バッファ内部領域と呼ぶ）への内
部バス２経由のアクセスを、ＣＰＵ１に要求する。そし
て、診断プログラムは、内部バス２経由でバッファ４を
アクセスするためのアドレス（内部アドレスと呼ぶ）と
して、内部ロケーション値とバッファ内アドレス値を出
力する。

【００１７】ＣＰＵ１の制御により、診断プログラムで
指定された内部アドレスは内部バス２を介してバッファ
制御回路７へ送られるとともに、信号線１８を通じ一致
回路１１に入力する。この場合、一致回路１１は、信号
線１８より入力した外部アドレスと内部ジャンパ１０に
より設定された信号線１９上の内部ロケーション値とが
一致するので、内部バス２との接続要求信号を信号線２
１に出力する。この要求信号に応答し、バッファ制御回
路７はバッファ４を内部バス２と接続し、外部バス３か
ら切り離す。

【００１８】かくして、診断プログラムは内部バス２経
由でバッファ４をアクセス可能となり、必要なアクセス
を実行する。すなわち、ＣＰＵ１の制御により、ＲＡＭ
６上のデータを読み出して内部バス２経由でバッファ内
部領域に書き込む。あるいは、バッファ内部領域よりデ
ータを読み出し、これを内部バス２を介してＲＡＭ６に
書き込む。

【００１９】

【発明の効果】以上の説明から明らかなように、本発明
は、プロセッサと直接接続された基板内部データ転送の
ための内部バスと、基板外部とのデータ転送のための外
部バスと、この外部バスと前記外部バスとの間のデータ
転送を仲介するためのメモリ領域としてのバッファと、
このバッファに対する前記外部バス経由のアクセスのた
めに用いられる外部ロケーション値の設定手段と、前記
バッファに対する前記内部バス経由のアクセスのために
用いられる内部ロケーション値の設定手段と、前記外部
ロケーション値設定手段による設定値と前記外部バス上
に指定されたアドレス値とが一致した場合に前記バッフ
ァを前記外部バスよりアクセス可能にし、また前記内部
ロケーション値設定手段による設定値と前記内部バス上
に指定されたアドレス値とが一致した場合に前記バッフ
ァを前記内部バスよりアクセス可能にする回路と、前記
内部バッファと前記外部バッファとの間に通信路を提供
するためのゲートと、前記バッファのテストのための、
記憶手段に記憶された診断プログラムとを有するメモリ
テスト装置において、前記プロセッサが前記診断プログ
ラムからの要求に応じて前記内部バスを介し前記外部ロ
ケーション値設定手段による設定値を読み込むための設
定値読み出し手段を設けることによって、診断プログラ
ムが、バッファの診断を実行中に外部バス経由でバッフ
ァをアクセスしたい場合、プロセッサに要求することに
より外部ロケーション値設定手段の設定値を獲得し、こ
の設定値を外部ロケーション値として用い、プロセッサ
の制御により内部バス、ゲート、外部バスを介しバッフ
ァのアクセスを実行することができるため、従来のよう
に診断プログラム上に予め固定値として外部ロケーショ
ン値を設定する必要がなくなるので、必要な値を外部ロ
ケーション値として外部ロケーション値設定手段により
設定することが可能となって、外部ロケーション値に関
する自由度が増加し、回路基板の汎用性が向上する。

【図面の簡単な説明】

【図１】本発明の一実施例によるメモリテスト装置にお
ける回路基板の回路構成図

【図２】従来のメモリテスト装置における回路基板の回
路構成図

【符号の説明】

１　　マイクロプロセッサ（ＣＰＵ） ２　　内部バス ３　　外部バス ４　　バッファ（デュアルポートメモリ）５　　ＲＯＭ ６　　ＲＡＭ ７　　バッファ制御回路 ８　　外部ジャンパ ９　　一致回路 １０　　内部ジャンパ １１　　一致回路 １２　　ゲート １３　　ゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】プログラムを実行するプロセッサと、この
   プロセッサと直接接続された、基板内部のデータ転送の
   ための内部バスと、基板外部とのデータ転送のための外
   部バスと、この外部バスと前記内部バスとの間のデータ
   転送を仲介するためのメモリ領域としてのバッファと、
   このバッファに対する前記外部バス経由のアクセスのた
   めに用いられるロケーション値を設定するための第１設
   定手段と、前記バッファに対する前記内部バス経由のア
   クセスのために用いられるロケーション値の設定のため
   の第２設定手段と、前記第１設定手段による設定値と前
   記外部バス上に指定されたアドレス値とが一致した場合
   に前記バッファを前記外部バスよりアクセス可能にし、
   また前記第２設定手段による設定値と前記内部バス上に
   指定されたアドレス値とが一致した場合に前記バッファ
   を前記内部バスよりアクセス可能にする回路と、前記内
   部バッファと前記外部バッファとの間に通信路を提供す
   るためのゲートと、前記バッファのテストのための、記
   憶手段に記憶された診断プログラムと、前記プロセッサ
   が前記診断プログラムからの要求に応じて前記内部バス
   を介し前記第１設定手段による設定値を読み込むための
   手段とを有することを特徴とするメモリテスト装置。