JPS62143151A - 共有メモリの診断方式 - Google Patents
共有メモリの診断方式Info
- Publication number
- JPS62143151A JPS62143151A JP60283037A JP28303785A JPS62143151A JP S62143151 A JPS62143151 A JP S62143151A JP 60283037 A JP60283037 A JP 60283037A JP 28303785 A JP28303785 A JP 28303785A JP S62143151 A JPS62143151 A JP S62143151A
- Authority
- JP
- Japan
- Prior art keywords
- address
- diagnosis
- area
- processors
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003745 diagnosis Methods 0.000 title claims abstract description 31
- 230000004044 response Effects 0.000 claims abstract description 27
- 238000002405 diagnostic procedure Methods 0.000 claims description 4
- 101100481778 Caenorhabditis elegans mup-2 gene Proteins 0.000 abstract 5
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- OWNRRUFOJXFKCU-UHFFFAOYSA-N Bromadiolone Chemical compound C=1C=C(C=2C=CC(Br)=CC=2)C=CC=1C(O)CC(C=1C(OC2=CC=CC=C2C=1O)=O)C1=CC=CC=C1 OWNRRUFOJXFKCU-UHFFFAOYSA-N 0.000 description 1
- RPNUMPOLZDHAAY-UHFFFAOYSA-N Diethylenetriamine Chemical compound NCCNCCN RPNUMPOLZDHAAY-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は共有メモリの診断方式に関するものである。
(従来の技術)
第2図は共有メモリを有する通信制御装置の概略構成図
である。第2図において1は図示せぬ上位装置とのイン
タフェースを行うインタフェース部(I/1″)、2ハ
マイクロプロセッサ(スレーブ)、3はマイクロプロセ
、す(マスタ)、・lは図示せぬ下位装置とのインタフ
ェースを行うインタフェース部(1/F)、5はμP2
、μP3の両方からアクセス可能な共有メモリでありロ
ーカルメモIJ (LM)と呼ばれている。6はLM
5へのアクセスの競合を制御するアービタ、7はアドレ
ス線、8はデータ線、9は割込み線、10はアドレス線
、1ノはデータ線である。
である。第2図において1は図示せぬ上位装置とのイン
タフェースを行うインタフェース部(I/1″)、2ハ
マイクロプロセッサ(スレーブ)、3はマイクロプロセ
、す(マスタ)、・lは図示せぬ下位装置とのインタフ
ェースを行うインタフェース部(1/F)、5はμP2
、μP3の両方からアクセス可能な共有メモリでありロ
ーカルメモIJ (LM)と呼ばれている。6はLM
5へのアクセスの競合を制御するアービタ、7はアドレ
ス線、8はデータ線、9は割込み線、10はアドレス線
、1ノはデータ線である。
この様な構成で従来どのようにしてLM 6を診断して
いたかを以下に説明する。
いたかを以下に説明する。
第3図はこの診断の流れを図にしたものであシ、第1段
階としてμP3がLM 5の所定エリアに特定のデータ
を書き込み(W)、その後LM 5からこのデータを読
み出しくR)てこれらデータを比較チェックし、アドレ
スを更新して同じ事を繰り返し、LM 5の所定エリア
の診断を行う。その後μP3は割込線9にてμP2に診
断の終了を知らせる(IPT)。第2段階はこの割込み
を受けてμP2がLM 5の所定エリアを同様に診断す
る。その後μP2は割込線9にてμP3に診断の終了を
知らせる(IPT)。第3段階はμP3がLM 5の別
のエリアを再び診断する。以下これらの繰9返しである
。
階としてμP3がLM 5の所定エリアに特定のデータ
を書き込み(W)、その後LM 5からこのデータを読
み出しくR)てこれらデータを比較チェックし、アドレ
スを更新して同じ事を繰り返し、LM 5の所定エリア
の診断を行う。その後μP3は割込線9にてμP2に診
断の終了を知らせる(IPT)。第2段階はこの割込み
を受けてμP2がLM 5の所定エリアを同様に診断す
る。その後μP2は割込線9にてμP3に診断の終了を
知らせる(IPT)。第3段階はμP3がLM 5の別
のエリアを再び診断する。以下これらの繰9返しである
。
(発明が解決しようとする問題点)
このように従来の共有メモリの診断は片方のマイクロプ
ロセッサが診断を終了してからでないと他方のマイクロ
プロセ、すが診断を行えなかった。
ロセッサが診断を終了してからでないと他方のマイクロ
プロセ、すが診断を行えなかった。
従って、診断に時間がかかるという問題点がちった。
また両方のマイクロプロセッサが同時に共有メモリをア
クセスするような、いわゆる競合が生じる時の共有メモ
リのアクセスチェックができないため、競合回路部分(
アービタ)のチェックができないという問題点があった
。
クセスするような、いわゆる競合が生じる時の共有メモ
リのアクセスチェックができないため、競合回路部分(
アービタ)のチェックができないという問題点があった
。
本発明は以上述べた診断に時間がかかるという問題点と
、競合回路部分のチェックができないという問題点を除
去し、診断精度の向上を計ることを目的とする。
、競合回路部分のチェックができないという問題点を除
去し、診断精度の向上を計ることを目的とする。
(問題点を解決するための手段)
本発明は上記問題点を解決するため複数のプロセッサが
共有する共有メモリの診断方式において、共有メモリ上
に診断時のゾロセッサからの命令、プロセッサからの応
答および詳細情報を格納するエリアを設け、さらにプロ
セッサ間に割込み信号による通知手段を設け、診断を行
う時、マスタとなるプロセッサが詳細情報格納エリアに
アドレス情報を書き込み、これを受けてこのアドレス情
報を他プロセッサが読み、他プロセッサはこのアドレス
情報に基づき共有メモリの所定アドレスの書込み/読出
しチェックを行い、マスタプロセッサはこれと並行して
所定アドレスの書込み/読出しチェックを行い、他プロ
セッサは上記チェックを終了するとチェック結果を応答
情報格納エリアに書き込み、これを受けてマスタプロセ
ッサがこの応答情報格納エリアを読み他プロセッサのチ
ェック結果を知るものである。
共有する共有メモリの診断方式において、共有メモリ上
に診断時のゾロセッサからの命令、プロセッサからの応
答および詳細情報を格納するエリアを設け、さらにプロ
セッサ間に割込み信号による通知手段を設け、診断を行
う時、マスタとなるプロセッサが詳細情報格納エリアに
アドレス情報を書き込み、これを受けてこのアドレス情
報を他プロセッサが読み、他プロセッサはこのアドレス
情報に基づき共有メモリの所定アドレスの書込み/読出
しチェックを行い、マスタプロセッサはこれと並行して
所定アドレスの書込み/読出しチェックを行い、他プロ
セッサは上記チェックを終了するとチェック結果を応答
情報格納エリアに書き込み、これを受けてマスタプロセ
ッサがこの応答情報格納エリアを読み他プロセッサのチ
ェック結果を知るものである。
(作用)
本発明は上記構成により、他プロセッサはアドレス情報
を基にマスタプロセッサとは無関係に共有メモリの診断
を行う。またマスタプロセッサと他プロセッサとは並行
して共有メモリの診断を行うのでアービタ部のチェック
も同時に行う。
を基にマスタプロセッサとは無関係に共有メモリの診断
を行う。またマスタプロセッサと他プロセッサとは並行
して共有メモリの診断を行うのでアービタ部のチェック
も同時に行う。
従って上記問題点を除去できるのである。
(実施例)
第1図は本発明に係る共有メモリの構成図であり、第2
図のLM 5の記憶内容を示している。第1図において
アドレスAからは相手プロセッサに診断内容を指示し、
その結果を確認するだめのコマンド・レスポンスエリア
(CMD/RESエリア)、アドレスBからは第2図の
μP2が使用するエリア、アドレスCからは第2図のμ
P2とμP3が共有して共通に使用するエリア、アドレ
スDからは第2図のμP3が使用するエリアである。
図のLM 5の記憶内容を示している。第1図において
アドレスAからは相手プロセッサに診断内容を指示し、
その結果を確認するだめのコマンド・レスポンスエリア
(CMD/RESエリア)、アドレスBからは第2図の
μP2が使用するエリア、アドレスCからは第2図のμ
P2とμP3が共有して共通に使用するエリア、アドレ
スDからは第2図のμP3が使用するエリアである。
ここで上記CMD/RESエリアはLM sの初期診断
を行うだめの固定エリアであり、これ以外のエリアはシ
ステムにより決定されるエリアである。
を行うだめの固定エリアであり、これ以外のエリアはシ
ステムにより決定されるエリアである。
第4図は第1図のCMD/RESエリアの詳細構成図で
あり、CMDは診断内容を指示するコマンドフィールド
、RESは診断結果を格納するレスポンスフィールド、
DETAILO; 1 、・・・nは詳細情報を格納す
るフィールドである。
あり、CMDは診断内容を指示するコマンドフィールド
、RESは診断結果を格納するレスポンスフィールド、
DETAILO; 1 、・・・nは詳細情報を格納す
るフィールドである。
表1にC>ff)/RESフィールドの詳細を示す。
例えばコマンド1はお断すべきアドレス範囲を指示する
コマンドであり、DETAIL O,lに各々先頭アド
レス、最終アドレスが格納される。コマンド2はすでに
指示されたアドレス範囲に対する診゛析開始コマンドで
ある。レスポンス1は診断が正常に終了したことを示し
、レスポンス2は診断が異常に終了したことを示しくD
ETAILOに異常の詳細が入っている)、レスポンス
3はアドレスを正常に受信シたことを示し、レスポンス
4は診断開始コマンドを正常に受信したことを示す。
コマンドであり、DETAIL O,lに各々先頭アド
レス、最終アドレスが格納される。コマンド2はすでに
指示されたアドレス範囲に対する診゛析開始コマンドで
ある。レスポンス1は診断が正常に終了したことを示し
、レスポンス2は診断が異常に終了したことを示しくD
ETAILOに異常の詳細が入っている)、レスポンス
3はアドレスを正常に受信シたことを示し、レスポンス
4は診断開始コマンドを正常に受信したことを示す。
次に第5図のシーケンスチャートを用いて共有メモリの
診断動作を説明する。
診断動作を説明する。
μP3からμP2へ割込みがかかる。この割込みを正常
受信するとμP2からμP3へ割込みがかかる。
受信するとμP2からμP3へ割込みがかかる。
この割込みをチェックすることで第2図の割込み線9の
チェックが終わる。
チェックが終わる。
μP3がLM5のCMD/RESエリアに所定データ(
例えば”5555(16進)”)を書き込み、(第5図
では記号Wで示す)μP2へ割込みをかける。μP2は
CMD/RESエリアのデータを読み取り(第5図では
記号Rで示す)、データが’5555(16進)”かど
うかチェックする。データが正しいとCMD/RESエ
リアに所定データ(例えば” AAAA(16進)″)
を書き込み、μP3へ割込みをかける。μP3はCMD
/RESエリアのデータを読み取り、データが” AA
AA(16進)″かどうかチェックする。これによりC
MD/RESエリアを用いて情報を正しくやυとりでき
ることを確認する。
例えば”5555(16進)”)を書き込み、(第5図
では記号Wで示す)μP2へ割込みをかける。μP2は
CMD/RESエリアのデータを読み取り(第5図では
記号Rで示す)、データが’5555(16進)”かど
うかチェックする。データが正しいとCMD/RESエ
リアに所定データ(例えば” AAAA(16進)″)
を書き込み、μP3へ割込みをかける。μP3はCMD
/RESエリアのデータを読み取り、データが” AA
AA(16進)″かどうかチェックする。これによりC
MD/RESエリアを用いて情報を正しくやυとりでき
ることを確認する。
μP3がLM 5のCMDフィールドにコマンド1(ア
ドレス指示)を示すデータを書き込み、さらにDETA
ILOフィールドに診断する先頭アドレス、DETAI
LIフィールドに最終アドレスを書き込み、μP2へ割
込みをかける。μP2は正常にコマンドIを受は取ると
アドレス情報を取ジ込んだ後、RESフィールドにレス
ポンス3(アドレス正常受信)を書き込んでμP3へ割
込みをかける。μP3はレスポンス3を読み取ってアド
レス情報が正常にμP2へ渡ったことを確認する。
ドレス指示)を示すデータを書き込み、さらにDETA
ILOフィールドに診断する先頭アドレス、DETAI
LIフィールドに最終アドレスを書き込み、μP2へ割
込みをかける。μP2は正常にコマンドIを受は取ると
アドレス情報を取ジ込んだ後、RESフィールドにレス
ポンス3(アドレス正常受信)を書き込んでμP3へ割
込みをかける。μP3はレスポンス3を読み取ってアド
レス情報が正常にμP2へ渡ったことを確認する。
μP3がLM 5のCMDフィールドにコマンド2(S
TART指示)を示すデータを書き込み、μP2へ割込
みをかける。μP2は正常にコマンド2を受は取るとR
ESフィールドにレスポンス4 (START指示正常
受信)を書き込んでμP3へ割込みをかける。
TART指示)を示すデータを書き込み、μP2へ割込
みをかける。μP2は正常にコマンド2を受は取るとR
ESフィールドにレスポンス4 (START指示正常
受信)を書き込んでμP3へ割込みをかける。
μP3はレスポンス4を読み取って5TART指示情報
が正常にμP2へ渡ったことを確認する。これによυC
MD/RESエリア以外のエリアの診断が開始される。
が正常にμP2へ渡ったことを確認する。これによυC
MD/RESエリア以外のエリアの診断が開始される。
5TART指示が正常に伝ったことによりμP2は指示
されたアドレスの書込み/読出しチェックを行う。μP
2によってチェックされるエリアは第1図のμP2.μ
P2/μP 、3のエリアである。またμP3もμP2
とは無関係に書込み/読出しチェックを行う。
されたアドレスの書込み/読出しチェックを行う。μP
2によってチェックされるエリアは第1図のμP2.μ
P2/μP 、3のエリアである。またμP3もμP2
とは無関係に書込み/読出しチェックを行う。
μP3によってチェックされるエリアは第1図のμP3
.μP27μP3のエリアである。なおμP3は自分が
チェックするアドレスとμP2がチェックするアドレス
とが重複しないようμP2にアドレス指示を行うもので
ある。
.μP27μP3のエリアである。なおμP3は自分が
チェックするアドレスとμP2がチェックするアドレス
とが重複しないようμP2にアドレス指示を行うもので
ある。
このようにしてμP2とμP3とは独立してLM5をチ
ェックする。
ェックする。
この時μP2とμP3からのLM 5へのアクセスが競
合することもあるので第2図のアービタ6を含めた診断
ができる。指示アドレスの診断が正常に終了するとRE
SフィールドにレスポンスIC診断正常終了)を書き込
んでμP3へ割込みをかける。
合することもあるので第2図のアービタ6を含めた診断
ができる。指示アドレスの診断が正常に終了するとRE
SフィールドにレスポンスIC診断正常終了)を書き込
んでμP3へ割込みをかける。
μP3はレスポンス1を受は取ってμP2の診断が正常
に終了したことを確認する。このときまだμP2のチェ
ックするエリアが残っていれば同様にして残りエリアの
チェックを行う。このときも上記のようにμP3は自分
がチェ、りするアドレスとμP2がチェックするアドレ
スとが重複しないようμP2にアドレス指示を行うもの
である。
に終了したことを確認する。このときまだμP2のチェ
ックするエリアが残っていれば同様にして残りエリアの
チェックを行う。このときも上記のようにμP3は自分
がチェ、りするアドレスとμP2がチェックするアドレ
スとが重複しないようμP2にアドレス指示を行うもの
である。
なお第5図ではμP3に正常なレスポンスが返ってくる
ものとして説明したが実際にはレスポンスが返って来な
かったり、異常なレスポンスが返って来ることもある。
ものとして説明したが実際にはレスポンスが返って来な
かったり、異常なレスポンスが返って来ることもある。
μP3にはそのための異常処理機能があることはもちろ
んのことである。
んのことである。
以上詳細に説明してきたが本発明は第2図のように2台
のプロセッサが共有する共有メモリの診断方式に限定さ
れるものではなくそれ以上のプロセッサが共有する共有
メモリの診断方式であっても良い。この場合もCMD/
RESエリアを使用して上記同様に診断が行なわれる。
のプロセッサが共有する共有メモリの診断方式に限定さ
れるものではなくそれ以上のプロセッサが共有する共有
メモリの診断方式であっても良い。この場合もCMD/
RESエリアを使用して上記同様に診断が行なわれる。
表1
(発明の効果)
以上詳細に説明したように、本発明によれば、相手μP
に診断すべき共有メモリのアドレス情報を渡す様にした
ので、診断が必要最小限の短時間でできる様になるとい
う効果が期待できる。
に診断すべき共有メモリのアドレス情報を渡す様にした
ので、診断が必要最小限の短時間でできる様になるとい
う効果が期待できる。
また相手μPが診断するアドレスを自μPが管理できる
様になるので、アドレスを選ぶことによって上位からの
指示がなくても共有メモリのラッシュテストが容易に実
現でき、メモリ競合回路(アービター)の診断を効率よ
く行える様になるという効果が有る。
様になるので、アドレスを選ぶことによって上位からの
指示がなくても共有メモリのラッシュテストが容易に実
現でき、メモリ競合回路(アービター)の診断を効率よ
く行える様になるという効果が有る。
また共有メモリの割振りをマスターとなるμPが制御で
きる様にしたので、システムによって異なる割振りに対
しても、マスタμPのアドレス管理を一部変更すること
で容易に対応できる様になるという効果が期待できる。
きる様にしたので、システムによって異なる割振りに対
しても、マスタμPのアドレス管理を一部変更すること
で容易に対応できる様になるという効果が期待できる。
第1図は本発明に係る共有メモリの構成図、第2図は通
信制御装置の概略構成図、第3図は従来の共有メモリの
診断を示すシーケンスチャート図、第4図は第1図のC
MD/RESエリアの詳細構成図、第5図は共有メモリ
の診断動作を示すシーケンスチャート図である。 2.3:マイクロプロセッサ、5:共有メモリ。 本発明1て係bMlt“島構へm 第1図 誦侶利脚装置。檄帽に八m 第2図 μP2 LM μp3徒宋の夫
肩ノt’)43断七A11シ一γレスナイート図第3図 IIn 、ICMD/RESXJ7/3!糸旧槙Am第
4図
信制御装置の概略構成図、第3図は従来の共有メモリの
診断を示すシーケンスチャート図、第4図は第1図のC
MD/RESエリアの詳細構成図、第5図は共有メモリ
の診断動作を示すシーケンスチャート図である。 2.3:マイクロプロセッサ、5:共有メモリ。 本発明1て係bMlt“島構へm 第1図 誦侶利脚装置。檄帽に八m 第2図 μP2 LM μp3徒宋の夫
肩ノt’)43断七A11シ一γレスナイート図第3図 IIn 、ICMD/RESXJ7/3!糸旧槙Am第
4図
Claims (1)
- 【特許請求の範囲】 複数のプロセッサが共有する共有メモリの診断方式にお
いて、 共有メモリ上に診断時のプロセッサからの命令、プロセ
ッサからの応答および詳細情報を格納するエリアを設け
、 さらにプロセッサ間に割込み信号による通知手段を設け
、 診断を行う時、マスタとなるプロセッサが詳細情報格納
エリアにアドレス情報を書き込み、これを受けてこのア
ドレス情報を他プロセッサが読み、 他プロセッサはこのアドレス情報に基づき共有メモリの
所定アドレスの書込み/読出しチェックを行い、 マスタプロセッサはこれと並行して所定アドレスの書込
み/読出しチェックを行い、 他プロセッサは上記チェックを終了するとチェック結果
を応答情報格納エリアに書き込み、これを受けてマスタ
プロセッサがこの応答情報格納エリアを読み、他プロセ
ッサのチェック結果を知る ことを特徴とする共有メモリの診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283037A JPH0610795B2 (ja) | 1985-12-18 | 1985-12-18 | 共有メモリの診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283037A JPH0610795B2 (ja) | 1985-12-18 | 1985-12-18 | 共有メモリの診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62143151A true JPS62143151A (ja) | 1987-06-26 |
| JPH0610795B2 JPH0610795B2 (ja) | 1994-02-09 |
Family
ID=17660398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283037A Expired - Lifetime JPH0610795B2 (ja) | 1985-12-18 | 1985-12-18 | 共有メモリの診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0610795B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426940A (en) * | 1987-07-23 | 1989-01-30 | Fujitsu Ltd | Maintenance test system for shared device |
| JPH0346054A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | マルチプロセッサ |
-
1985
- 1985-12-18 JP JP60283037A patent/JPH0610795B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426940A (en) * | 1987-07-23 | 1989-01-30 | Fujitsu Ltd | Maintenance test system for shared device |
| JPH0346054A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | マルチプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0610795B2 (ja) | 1994-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4381542A (en) | System for interrupt arbitration | |
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| EP0522582A2 (en) | Memory sharing for communication between processors | |
| JPS62143151A (ja) | 共有メモリの診断方式 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JPS6159558A (ja) | Dma診断方式 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS583246B2 (ja) | デ−タ処理システム | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JP2890426B2 (ja) | 情報処理装置 | |
| KR0146521B1 (ko) | 멀티프로세서 시스템에 있어서의 버스프로토콜 제어기와 데이타 전송방법 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPH03292540A (ja) | 計算機異常診断装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH0934726A (ja) | 割り込み制御方法 | |
| JPH0116193Y2 (ja) | ||
| JPS61196336A (ja) | 割込対象認識方式 | |
| JPH01140357A (ja) | メモリアクセス制御装置 | |
| JPH05324541A (ja) | バスインターフェース装置 | |
| JPS6051746B2 (ja) | 制御回路の診断方式 | |
| JPS6258354A (ja) | 主記憶のテスト方法 | |
| JPH04330549A (ja) | 制御装置 | |
| JPS61165160A (ja) | バス制御方式 | |
| JPH0488450A (ja) | メモリアクセス制御装置 |