JPH04278531A - 凹凸断面形状を有する半導体デバイスの製造方法 - Google Patents
凹凸断面形状を有する半導体デバイスの製造方法Info
- Publication number
- JPH04278531A JPH04278531A JP3063792A JP6379291A JPH04278531A JP H04278531 A JPH04278531 A JP H04278531A JP 3063792 A JP3063792 A JP 3063792A JP 6379291 A JP6379291 A JP 6379291A JP H04278531 A JPH04278531 A JP H04278531A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- positive resist
- sectional shape
- manufacturing
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は一般的に凹凸断面形状を
有する半導体デバイスの製造方法に関し、特に多素子型
赤外線検知素子の製造方法に関する。
有する半導体デバイスの製造方法に関し、特に多素子型
赤外線検知素子の製造方法に関する。
【０００２】赤外線センサは目標物体に接触することな
く物体の存在、形状、温度、組成等を知ることができる
ため、人工衛星による気象観測、防犯、防災、地質・資
源調査、赤外線サーモグラフィによる医療用等の多くの
分野で用いられている。
く物体の存在、形状、温度、組成等を知ることができる
ため、人工衛星による気象観測、防犯、防災、地質・資
源調査、赤外線サーモグラフィによる医療用等の多くの
分野で用いられている。
【０００３】このような赤外線センサのうち、二元また
は三元化合物半導体を利用した光電効果型センサは、感
度が高く応答速度も早いが、通常素子の概略液体窒素温
度での冷却が必要である。
は三元化合物半導体を利用した光電効果型センサは、感
度が高く応答速度も早いが、通常素子の概略液体窒素温
度での冷却が必要である。
【０００４】光電効果型の赤外線センサとして、基板上
に化合物半導体結晶を櫛歯状に貼付し、各々の化合物半
導体結晶部分から信号を取り出す多素子型センサが知ら
れている。このように櫛歯状の凹凸を有する多素子型半
導体デバイスに、選択的に蒸着物を蒸着する際に、リフ
トオフ法がよく用いられる。
に化合物半導体結晶を櫛歯状に貼付し、各々の化合物半
導体結晶部分から信号を取り出す多素子型センサが知ら
れている。このように櫛歯状の凹凸を有する多素子型半
導体デバイスに、選択的に蒸着物を蒸着する際に、リフ
トオフ法がよく用いられる。
【０００５】
【従来の技術】凹凸のある半導体デバイスに蒸着パター
ンを形成する従来の方法を図４及び図５を参照して説明
する。図４は露光・現像後の理想状態のレジストパター
ンを示している。基板２上に化合物半導体４が櫛歯状に
貼付された凹凸断面形状を有する半導体デバイスの凸部
上に蒸着物を蒸着する場合には、全面にポジレジストを
塗布した後、凹凸パターンに応じて露光し、現像すると
図４に示すように凹部内に露光されないポジレジスト６
が残ることになる。
ンを形成する従来の方法を図４及び図５を参照して説明
する。図４は露光・現像後の理想状態のレジストパター
ンを示している。基板２上に化合物半導体４が櫛歯状に
貼付された凹凸断面形状を有する半導体デバイスの凸部
上に蒸着物を蒸着する場合には、全面にポジレジストを
塗布した後、凹凸パターンに応じて露光し、現像すると
図４に示すように凹部内に露光されないポジレジスト６
が残ることになる。
【０００６】この状態で所定の蒸着物を全面に蒸着し、
アセトン等の有機溶剤によりポジレジスト６をリフトオ
フすることにより、凸部の化合物半導体結晶４上にのみ
所望の蒸着膜を形成することができる。
アセトン等の有機溶剤によりポジレジスト６をリフトオ
フすることにより、凸部の化合物半導体結晶４上にのみ
所望の蒸着膜を形成することができる。
【０００７】
【発明が解決しようとする課題】しかし、実際には図５
に示すように、ポジレジスト６´は露光、現像及びベイ
キングによりその形状が変形してしまい、全面に蒸着物
８を蒸着すると、蒸着物８がポジレジスト６´のエッジ
部分で切れることなく繋がってしまい、リフトオフによ
り不要部分の蒸着物を除去できなくなるといる問題があ
る。特に、蒸着物８の膜厚が厚くなるほど、この傾向は
強くなる。
に示すように、ポジレジスト６´は露光、現像及びベイ
キングによりその形状が変形してしまい、全面に蒸着物
８を蒸着すると、蒸着物８がポジレジスト６´のエッジ
部分で切れることなく繋がってしまい、リフトオフによ
り不要部分の蒸着物を除去できなくなるといる問題があ
る。特に、蒸着物８の膜厚が厚くなるほど、この傾向は
強くなる。
【０００８】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、リフトオフにより
確実に不要部分の蒸着物を除去できる凹凸断面形状を有
する半導体デバイスの製造方法を提供することである。
のであり、その目的とするところは、リフトオフにより
確実に不要部分の蒸着物を除去できる凹凸断面形状を有
する半導体デバイスの製造方法を提供することである。
【０００９】
【課題を解決するための手段】凹凸断面形状を有する半
導体デバイスの凸部上に選択的に蒸着膜を形成する半導
体デバイスの製造方法において、半導体デバイス全面に
ポジレジストを塗布し、凸部の幅よりも所定幅広めに該
ポジレジストを露光し、現像により露光部分のポジレジ
ストを除去する。次いで、全面に所定の蒸着物を蒸着し
、非露光部のポジレジストをリフトオフのより除去する
。
導体デバイスの凸部上に選択的に蒸着膜を形成する半導
体デバイスの製造方法において、半導体デバイス全面に
ポジレジストを塗布し、凸部の幅よりも所定幅広めに該
ポジレジストを露光し、現像により露光部分のポジレジ
ストを除去する。次いで、全面に所定の蒸着物を蒸着し
、非露光部のポジレジストをリフトオフのより除去する
。
【００１０】本発明は、凹凸断面形状を有する半導体デ
バイスの凹部上に選択的に蒸着膜を形成する場合にも適
用でき、この場合には凹部の幅よりも所定幅狭くポジレ
ジストを露光することにより、リフトオフにより確実に
凸部上の蒸着物を除去することができる。
バイスの凹部上に選択的に蒸着膜を形成する場合にも適
用でき、この場合には凹部の幅よりも所定幅狭くポジレ
ジストを露光することにより、リフトオフにより確実に
凸部上の蒸着物を除去することができる。
【００１１】
【作用】凹凸断面形状を有する半導体デバイスの凸部よ
りも所定幅、例えば５μｍ広くポジレジストを露光する
ことにより、レジストのエッジ部分での変形があっても
、蒸着物を分離することができ、リフトオフにより確実
に不要部分の蒸着物を除去することができる。
りも所定幅、例えば５μｍ広くポジレジストを露光する
ことにより、レジストのエッジ部分での変形があっても
、蒸着物を分離することができ、リフトオフにより確実
に不要部分の蒸着物を除去することができる。
【００１２】
【実施例】以下、本発明の製造方法を多素子型赤外線検
知素子に適用した例について説明する。
知素子に適用した例について説明する。
【００１３】図１は多素子型赤外線検知素子１０の概略
斜視図を示しており、サファイア基板１２上にはＨｇＣ
ｄＴｅ等の化合物半導体結晶１４が櫛歯状に接着剤によ
り接着されている。凸状に形成された各々の化合物半導
体結晶１４には一対の遮光膜１８により赤外線を受光す
る受光部１６が画成されており、反射防止膜２０が遮光
膜１８の下を通り受光部１６に渡り伸長して形成されて
いる。遮光膜１８は例えばアルミニウム等から形成され
、反射防止膜２０はＺｎＳ等から形成される。
斜視図を示しており、サファイア基板１２上にはＨｇＣ
ｄＴｅ等の化合物半導体結晶１４が櫛歯状に接着剤によ
り接着されている。凸状に形成された各々の化合物半導
体結晶１４には一対の遮光膜１８により赤外線を受光す
る受光部１６が画成されており、反射防止膜２０が遮光
膜１８の下を通り受光部１６に渡り伸長して形成されて
いる。遮光膜１８は例えばアルミニウム等から形成され
、反射防止膜２０はＺｎＳ等から形成される。
【００１４】各々の化合物半導体結晶１４の一端にはワ
イヤボンディングにより信号を取り出す個別電極２２が
それぞれ設けられており、他端にはアースに接続される
共通アース電極２４が設けられている。
イヤボンディングにより信号を取り出す個別電極２２が
それぞれ設けられており、他端にはアースに接続される
共通アース電極２４が設けられている。
【００１５】このような構造を有する多素子型赤外線検
知素子１０を製造するにあたり、凸形状の各々の化合物
半導体結晶１４上に電極、反射防止膜又は遮光膜以下に
説明するリフトオフ法により形成する。
知素子１０を製造するにあたり、凸形状の各々の化合物
半導体結晶１４上に電極、反射防止膜又は遮光膜以下に
説明するリフトオフ法により形成する。
【００１６】本発明の製造プロセスを多素子型赤外線検
知素子の製造に適用した例を図２を用いて説明する。図
２は図１のＡ−Ａ線断面である。
知素子の製造に適用した例を図２を用いて説明する。図
２は図１のＡ−Ａ線断面である。
【００１７】先ず、図２（ａ）に示すように、例えばス
ピンコートにより一回目のポジレジスト２６ａを全面に
塗布する。化合物半導体結晶１４が凸状に基板１２上に
貼付されているため、ポジレジスト２６ａは凹部中に溜
まる傾向があるため、ポジレジスト２６ａを７０〜８０
℃である程度ベイキングした後、図２（ｂ）に示すよう
に、２回目のポジレジスト２６ｂを全面に塗布し、ベイ
キングを行う。
ピンコートにより一回目のポジレジスト２６ａを全面に
塗布する。化合物半導体結晶１４が凸状に基板１２上に
貼付されているため、ポジレジスト２６ａは凹部中に溜
まる傾向があるため、ポジレジスト２６ａを７０〜８０
℃である程度ベイキングした後、図２（ｂ）に示すよう
に、２回目のポジレジスト２６ｂを全面に塗布し、ベイ
キングを行う。
【００１８】このようにレジストを複数回塗布すること
により、凹凸断面形状上にある程度一様にポジレジスト
２６を形成することができる。
により、凹凸断面形状上にある程度一様にポジレジスト
２６を形成することができる。
【００１９】このようにポジレジスト２６を全面に形成
した後、図２（ｃ）に示すマスク２８を用いて露光を行
う。マスク２８は透明部分２８ａと不透明部分２８ｂが
交互に形成されており、透明部分２８ａの幅は凸状化合
物半導体結晶１４の幅よりもわずかに広く、例えば１０
μｍ広く形成されている。本実施例の場合、凸状化合物
半導体結晶１４の幅は約５０μｍであり、凹部の幅は約
１００μｍである。
した後、図２（ｃ）に示すマスク２８を用いて露光を行
う。マスク２８は透明部分２８ａと不透明部分２８ｂが
交互に形成されており、透明部分２８ａの幅は凸状化合
物半導体結晶１４の幅よりもわずかに広く、例えば１０
μｍ広く形成されている。本実施例の場合、凸状化合物
半導体結晶１４の幅は約５０μｍであり、凹部の幅は約
１００μｍである。
【００２０】上述したようなパターンを有するマスク２
８を使用してポジレジスト２６を露光し、これを現像す
ると露光部分のポジレジストが除去され、図２（ｄ）に
示すように凸状化合物半導体１４とポジレジスト２６と
の間に約５μｍの隙間２７が形成される。
８を使用してポジレジスト２６を露光し、これを現像す
ると露光部分のポジレジストが除去され、図２（ｄ）に
示すように凸状化合物半導体１４とポジレジスト２６と
の間に約５μｍの隙間２７が形成される。
【００２１】その後、図２（ｅ）に示すように、所望の
蒸着物３０を全面に所定厚さ、例えば１〜２μｍの厚さ
で蒸着する。蒸着物３０としては、電極の場合にはＡｕ
、Ｃｒ、Ｎｉ、Ａｌ等が採用可能であり、反射防止膜の
場合には例えばＺｎＳが採用可能であり、遮光膜の場合
には例えばＡｌが採用可能である。
蒸着物３０を全面に所定厚さ、例えば１〜２μｍの厚さ
で蒸着する。蒸着物３０としては、電極の場合にはＡｕ
、Ｃｒ、Ｎｉ、Ａｌ等が採用可能であり、反射防止膜の
場合には例えばＺｎＳが採用可能であり、遮光膜の場合
には例えばＡｌが採用可能である。
【００２２】凸状化合物半導体１４とレジスト２６との
間に隙間２７が形成されているため、蒸着物３０はこれ
らの隙間２７部分で分離されることになり、アセトン等
の有機溶剤中に浸漬すると、有機溶剤が容易にポジレジ
ストを溶かすことができ、不要部分の蒸着物３０がレジ
スト２６とともに容易に剥離（リフトオフ）され、図２
（ｆ）に示すような蒸着パターンを得ることができる。
間に隙間２７が形成されているため、蒸着物３０はこれ
らの隙間２７部分で分離されることになり、アセトン等
の有機溶剤中に浸漬すると、有機溶剤が容易にポジレジ
ストを溶かすことができ、不要部分の蒸着物３０がレジ
スト２６とともに容易に剥離（リフトオフ）され、図２
（ｆ）に示すような蒸着パターンを得ることができる。
【００２３】隙間２７部分に付着した蒸着物３０はその
まま残ることになるが、この不要蒸着物により赤外線検
知素子の性能が何ら影響されることはない。
まま残ることになるが、この不要蒸着物により赤外線検
知素子の性能が何ら影響されることはない。
【００２４】上述した実施例は本発明の製造方法を多素
子型赤外線検知素子の製造に適用した例について説明し
たが、本発明は何らこれに限定されるものではなく、凹
凸断面形状を有する一般的半導体デバイスの製造に適用
可能である。
子型赤外線検知素子の製造に適用した例について説明し
たが、本発明は何らこれに限定されるものではなく、凹
凸断面形状を有する一般的半導体デバイスの製造に適用
可能である。
【００２５】図３を参照すると、凹部に蒸着膜を形成す
る本発明の他の実施例が示されている。
る本発明の他の実施例が示されている。
【００２６】凸部３４ａ及び凹部３４ｂが交互に形成さ
れた凹凸断面形状を有する半導体３２の凹部３４ｂに蒸
着膜を形成する場合には、全面に塗布したポジレジスト
３６を凹部３４部分において凹部の幅よりもわずかばか
り狭く露光する。
れた凹凸断面形状を有する半導体３２の凹部３４ｂに蒸
着膜を形成する場合には、全面に塗布したポジレジスト
３６を凹部３４部分において凹部の幅よりもわずかばか
り狭く露光する。
【００２７】現像すると、ポジレジスト３６は凸部３４
ａの両側に残るように形成される。この状態で蒸着物３
８を全面に蒸着すると、図３に示すような状態となり、
有機溶剤中に浸漬することにより、有機溶剤がポジレジ
スト３６を容易に溶かし、不要部分の蒸着物３８をポジ
レジスト３６とともに容易に除去することができる。
ａの両側に残るように形成される。この状態で蒸着物３
８を全面に蒸着すると、図３に示すような状態となり、
有機溶剤中に浸漬することにより、有機溶剤がポジレジ
スト３６を容易に溶かし、不要部分の蒸着物３８をポジ
レジスト３６とともに容易に除去することができる。
【００２８】
【発明の効果】本発明は以上詳述したように構成したの
で、リフトオフにより確実に不要部分の蒸着物を除去で
きるという効果を奏する。
で、リフトオフにより確実に不要部分の蒸着物を除去で
きるという効果を奏する。
【図１】赤外線検知素子の概略斜視図である。
【図２】本発明実施例の製造プロセスを示す図である。
【図３】凹部に蒸着膜を形成する本発明の他の実施例を
示す図である。
示す図である。
【図４】露光・現像後の理想状態のレジストパターンを
示す図である。
示す図である。
【図５】従来の問題点説明図である。
１０ 多素子型赤外線検知素子
１２ サファイア基板
１４ 化合物半導体結晶
１６ 受光部
２２ 個別電極
２４ 共通電極
２６，２６ａ，２６ｂ，３６ ポジレジスト２８
マスク ３０，３８ 蒸着物
マスク ３０，３８ 蒸着物
Claims (4)
- 【請求項１】 凹凸断面形状を有する半導体デバイス
の凸部（１４）上に選択的に蒸着膜を形成する半導体デ
バイスの製造方法であって、半導体デバイス全面にポジ
レジスト（２６）を塗布し、前記凸部（１４）の幅より
も所定幅広めに該ポジレジスト（２６）を露光し、現像
により露光部分のポジレジスト（２６）を除去した後、
全面に所定の蒸着物（３０）を蒸着し、非露光部のポジ
レジスト（２６）をリフトオフにより除去することを特
徴とする凹凸断面形状を有する半導体デバイスの製造方
法。 - 【請求項２】 前記半導体デバイスは基板（１２）上
に化合物半導体結晶（１４）を櫛歯状に貼付した多素子
型赤外線検知素子（１０）である請求項１記載の凹凸断
面形状を有する半導体デバイスの製造方法。 - 【請求項３】 前記基板（１２）はサファイア基板で
あり、前記化合物半導体結晶（１４）はＨｇＣｄＴｅ結
晶である請求項２記載の凹凸断面形状を有する半導体デ
バイスの製造方法。 - 【請求項４】 凹凸断面形状を有する半導体デバイス
の凹部（３４ｂ） に選択的に蒸着膜を形成する半導体
デバイスの製造方法であって、半導体デバイス全面にポ
ジレジスト（３６）を塗布し、前記凹部（３４ｂ） の
幅よりも所定幅狭く該ポジレジスト（３６）を露光し、
現像により露光部分のポジレジスト（３６）を除去した
後、全面に所定の蒸着物（３８）を蒸着し、非露光部の
ポジレジスト（３６）をリフトオフにより除去すること
を特徴とする凹凸断面形状を有する半導体デバイスの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063792A JPH04278531A (ja) | 1991-03-06 | 1991-03-06 | 凹凸断面形状を有する半導体デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3063792A JPH04278531A (ja) | 1991-03-06 | 1991-03-06 | 凹凸断面形状を有する半導体デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278531A true JPH04278531A (ja) | 1992-10-05 |
Family
ID=13239586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3063792A Pending JPH04278531A (ja) | 1991-03-06 | 1991-03-06 | 凹凸断面形状を有する半導体デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278531A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468179A (en) * | 1977-11-11 | 1979-06-01 | Fujitsu Ltd | Forming method of wiring layer having minute interval |
| JPS5713740A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Forming method for conductor pattern |
| JPS59195863A (ja) * | 1983-04-20 | 1984-11-07 | Fujitsu Ltd | 多素子型光電変換素子の製造方法 |
-
1991
- 1991-03-06 JP JP3063792A patent/JPH04278531A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468179A (en) * | 1977-11-11 | 1979-06-01 | Fujitsu Ltd | Forming method of wiring layer having minute interval |
| JPS5713740A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Forming method for conductor pattern |
| JPS59195863A (ja) * | 1983-04-20 | 1984-11-07 | Fujitsu Ltd | 多素子型光電変換素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2749963A1 (fr) | Dispositif d'affichage a cristal liquide a matrice active et procede de fabrication d'un tel dispositif | |
| JPS6212454B2 (ja) | ||
| JPH04278531A (ja) | 凹凸断面形状を有する半導体デバイスの製造方法 | |
| US4366229A (en) | Method of making cold shield for infrared detector array | |
| US4443303A (en) | Method of making cold shield and antireflector for infrared detector array and product thereof | |
| KR100207653B1 (ko) | 초전형 적외선 센서 및 그 제조방법 | |
| JPH04152678A (ja) | 赤外線検知素子の製造方法 | |
| JPH02299265A (ja) | 赤外線検知素子の製造方法 | |
| JP2744356B2 (ja) | 半導体素子の製造方法 | |
| JPS59125656A (ja) | 光導電素子アレイの製造方法 | |
| JP2000221161A (ja) | 集積センサアレイの製造方法 | |
| JP2756749B2 (ja) | 感湿素子の製造方法 | |
| JPS59104523A (ja) | 赤外線検知素子の製造方法 | |
| JPS5956126A (ja) | 赤外線検出素子 | |
| JPS6142943A (ja) | 複合半導体装置の製造方法 | |
| JPS61198669A (ja) | アモルフアスシリコンイメ−ジセンサの製造方法 | |
| JPS5812337B2 (ja) | ビサイパタ−ンノ トウメイマクノケイセイホウホウホウ | |
| JPS60225481A (ja) | 赤外線検知素子の製造方法 | |
| JPS61198051A (ja) | 半導体イオンセンサの電極形成方法 | |
| JPS6159824A (ja) | 半導体素子の製造方法 | |
| JPS6233755B2 (ja) | ||
| WO1993001517A1 (fr) | Affichage a cristaux liquides et procede de fabrication d'un tel affichage | |
| JPS5928068B2 (ja) | 光導電薄膜の形成法 | |
| JPS6259894B2 (ja) | ||
| JPS6159786A (ja) | チツプホ−ル素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980901 |