JPH04280141A

JPH04280141A - 伝送装置

Info

Publication number: JPH04280141A
Application number: JP3041721A
Authority: JP
Inventors: Akito Fukui; 福　井　章　人
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-03-07
Filing date: 1991-03-07
Publication date: 1992-10-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ペアケーブルを用いて
有極性符号化された２値符号型式のディジタル信号を伝
送するための伝送装置に関する。

【０００２】

【従来の技術】図４は従来の伝送装置の構成を示してい
る。図４において、１２は送信側の伝送装置であり、ペ
アケーブル１３を介して受信側の伝送装置１４に接続さ
れている。ベアケーブル１３は、受信側の伝送装置１４
内に設けられ、線路インタフェース１５に接続されてお
り、線路インタフェース１５は、ビット同期回路１６、
ブロック同期回路１７および復号器１８にそれぞれ接続
されている。２０１は線路インタフェース１５の送出信
号であり、２０２はビット同期回路１６から送出される
ビット同期タイミング信号である。２０３はブロック同
期回路１７から送出されるブロック同期タイミング信号
であり、２０４は復号器１８から送出される復号化信号
である。

【０００３】次に上記従来の動作について、図５に示す
タイミング図を参照しながら説明する。送信側の伝送装
置１２からペアケーブル１３を経由して到来した信号は
、線路インタフェース１５で受信される。図５（ａ）は
線路インタフェース１５が｛１１１０１０００１０１１
０｝で表されるＣＭＩ符号形式を持つ送出信号２０１を
受信した場合の例である。線路インタフェース１５の送
出信号２０１は、ビット同期回路１６とブロック同期回
路１７と復号器１８に送出される。ビット同期回路１６
は、線路インタフェース１５の送出信号２０１のビット
同期を確立し、ビットタイミングを示すビット同期タイ
ミング信号２０２（図５（ｂ））をブロック同期回路１
７および復号器１８に送出する。

【０００４】ブロック同期回路１７は、ビット同期タイ
ミング信号２０２をもとに、線路インタフェース１５の
送出信号２０１のブロック同期タイミングを示すブロッ
ク同期タイミング信号２０３（図５（ｄ））を復号器１
９に送出する。

【０００５】ここで、ブロック同期回路１７の動作につ
いて図６を参照して説明する。図６はブロック同期回路
１７の構成例を示しており、１７１は分周器であり、切
替器１７３に接続されており、切替器１７３は、ブロッ
ク同期外れ有無検出回路１７４に接続されている。３０
１は分周器１７１から送出される分周信号であり、３０
２はブロック同期外れ有無検出回路１７４から送出され
るブロック同期外れ信号である。

【０００６】ビット同期回路１６から受信したビット同
期タイミング信号２０２は（図５（ｂ））、まず分周器
１７１に入力される。分周器１７１は、ビット同期タイ
ミング信号２０２を２倍に分周した分周信号３０１（図
５（ｃ））を切替器１７３に送出する。切替器１７３は
、ブロック同期外れ有無検出回路１７４からブロック同
期外れ信号３０２（図５（ｇ））を受信すると、スイッ
チＳＷ１の接続を端子Ａから端子Ｂまたは端子Ｂから端
子Ａへと交互に切り替える。切替器１７３は、スイッチ
ＳＷ１が端子Ｂに接続されていると分周信号３０１（図
５（ｃ）の極性をＮＯＴ回路１７２によって反転した信
号を送出する。

【０００７】図５（ｄ）は、切替器１７３から送出され
るブロック同期タイミング信号２０３であり、切替器１
７３がブロック同期外れ有無検出回路１７４からブロッ
ク同期外れ信号３０２（図５（ｇ））を受信すると、ブ
ロック同期タイミング信号２０３の極性を反転させる。

【０００８】ブロック同期外れ有無検出回路１７４は、
ブロック同期タイミング信号２０３（図５（ｄ））をも
とに線路インタフェース１５の送出信号２０１（図５（
ａ））のブロック同期外れを検出してブロック同期外れ
信号３０２（図５（ｇ））を切替器１７３に送出する。

【０００９】ここで、ブロック同期外れ有無検出回路１
７４の動作について説明する。図７は、ブロック同期外
れ有無検出回路１７４の構成例を示すブロック図である
。図７において、１７４１は線路インタフェース１５の
送出信号２０１の立ち下がりを検出する立ち下がり検出
回路であり、ＡＮＤ回路１７４３とＡＮＤ回路１７４８
に接続されている。１７４７は切替器１７３から送出さ
れるブロック同期タイミング信号２０３の立ち下がりを
検出する立ち下がり検出回路であり、ＡＮＤ回路１７４
８とＮＯＴ回路１７４２を介してＡＮＤ回路１７４３に
接続されているＡＮＤ回路１７４３は、カウンタ１７４
５のカウントアップ端子とＯＲ回路１７４９を介してカ
ウンタ１７５０のリセット端子に接続されている。ＡＮ
Ｄ回路１７４８は、カウンタ１７５０のカウントアップ
端子とＯＲ回路１７４４を介してカウンタ１７４５のリ
セット端子に接続されている。

【００１０】カウンタ１７４５は、比較器１７４６に接
続されており、比較器１７４６は、カウンタ１７４５の
値とあらかじめ設定した前方保護段数とを比較し、その
出力は、ＯＲ回路１７４４を介してカウンタ１７４５の
リセット端子に接続されている。カウンタ１７５０は、
比較器１７５１に接続されており、比較器１７５１はカ
ウンタ１７５０の値と予め設定した後方保護段数とを比
較し、その出力は、ＯＲ回路１７４９を介してカウンタ
１７５０のリセット端子に接続されている。

【００１１】４０１は立ち上がり不一致信号であり、４
０２は立ち上がり一致信号である。４０３はブロック同
期確立信号であり、３０２は前記したブロック同期外れ
信号である。

【００１２】このブロック同期外れ有無検出回路１７４
に入力された線路インタフェース１５の送出信号２０１
（図５（ａ））は、まず一方の立ち下がり検出回路１７
４１に入力される。この立ち下がり検出回路１７４１は
、線路インタフェース１５の送出信号２０１（図５（ａ
））の立ち下がりを検出し、立ち下がりを示すパルスを
ＡＮＤ回路１７４３および１７４８に送出する。

【００１３】また、このブロック同期外れ有無検出回路
１７４に入力されたブロック同期タイミング信号２０３
（図５（ｄ））は、他方の立ち下がり検出回路１７４７
に入力される。この立ち下がり検出回路１７４７は、ブ
ロック同期タイミング信号２０３（図５（ｄ））の立ち
下がりを検出し、立ち下がりを示すパルスをＡＮＤ回路
１７４８およびＮＯＴ回路１７４２を介してＡＮＤ回路
１７４３に送出する。

【００１４】ＡＮＤ回路１７４３は、線路インタフェー
ス１５の送出信号２０１（図５（ａ））の立ち下がりが
検出されたにもかかわらず、ブロック同期タイミング信
号２０３（図５（ｄ））の立ち下がりが検出されなかっ
た時、立ち下がり不一致信号４０１（図５（ｅ））を送
出する。

【００１５】ＡＮＤ回路１７４８は、線路インタフェー
ス１５の送出信号２０１（図５（ａ））の立ち下がりを
検出した時に、ブロック同期タイミング信号２０３（図
５（ｄ））の立ち下がりも検出した場合、立ち下がり一
致信号４０２（図５（ｆ））を送出する。

【００１６】ＡＮＤ回路１７４３からの立ち下がり不一
致信号４０１（図５（ｅ））は、カウンタ１７４５のカ
ウントアップ端子とＯＲ回路１７４９を介してカウンタ
１７５０のリセット端子に送出される。

【００１７】ＡＮＤ回路１７４８からの立ち下がり一致
信号４０２（図５（ｆ））は、カウンタ１７５０のカウ
ントアップ端子とＯＲ回路１７４４を介してカウンタ１
７４５のリセット端子に送出される。

【００１８】カウンタ１７４５は、ＡＮＤ回路１７４３
からの立ち下がり不一致信号４０１（図５（ｅ））を受
信するとカウンタの値を１増加し、立ち下がり一致信号
４０２（図５（ｆ））または比較器１７４６からのブロ
ック同期外れ信号３０２（図５（ｇ））を受信するとカ
ウンタの値を０にリセットして、その値を比較器１７４
６に送出する。

【００１９】比較器１７４６は、カウンタ１７４５の値
があらかじめ設定した前方保護段数に達するとブロック
同期外れとみなし、ブロック同期外れ信号３０２（図５
（ｇｇ））を送出する。図５（ｇ）は、前方保護段数を
２段として場合の例である。

【００２０】カウンタ１７５０は、立ち下がり一致信号
４０２（図５（ｆ））を受信するとカウンタの値を１増
加し、立ち下がり不一致信号４０１（図５（ｅ））また
は比較器１７５１からのブロック同期確立信号４０３（
図５（ｈ））を受信するとカウンタの値を０にリセット
して、その値を比較器１７５１に送出する。

【００２１】比較器１７５１は、カウンタ１７５０の値
があらかじめ設定した後方保護段数に達するとブロック
同期確立とみなし、ブロック同期確立信号４０３（図５
（ｈ））を送出する。図５（ｈ）は、後方保護段数を２
段とした場合の例である。

【００２２】図４において、復号器１８は、ビット同期
回路１６から入力されるビット同期タイミング信号２０
２（図５（ｂ））とブロック同期回路１７から入力され
るブロック同期タイミング信号２０３（図５（ｄ））を
もとに、線路インタフェース１５の送出信号２０１（図
５（ａ））をＮＲＺ符号に復号する。

【００２３】図５（ｉ）は、復号器１８から送出される
復号化信号２０４であり、ブロック同期が確立された後
、すなわち図５（ｈ）のブロック同期確立信号４０３を
受信した後は、受信信号が正しく復号化されていること
がわかる。

【００２４】このように、上記従来のペアケーブル用伝
送装置でも、ペアケーブルを経由して到来する信号を復
号化することができる。

【００２５】

【発明が解決しようとする課題】しかしながら、上記従
来のペアケーブル用伝送装置では、伝送路を構成してい
るペアケーブルが、送信側または受信側において誤って
反転して接続されていると、通信時にペアケーブルを介
して接続された両伝送装置の一方から送信したディジタ
ル信号は、他方における受信時に反転してしまい、正し
く復号化できないという問題点がある。

【００２６】図８はこの問題点を説明するためのタイミ
ング図である。図８（ａ）は、送信側からの信号で｛１
１１０１０００１０｝がＣＭＩ符号形式で表されている
。図８（ｂ）は、受信側の線路インタフェース１５の送
出信号２０１であり、ペアケーブルが送信側または受信
側において反転して接続されているために、受信信号の
極性が反転していることを示している。図８（ｃ）は、
ブロック同期回路１７から送出されるブロック同期タイ
ミング信号２０３である。

【００２７】図８（ｄ）は、ＡＮＤ回路１７４８から送
出される立ち上がり一致信号４０２である。ＡＮＤ回路
１７４８は、一方の立ち下がり検出回路１７４１が線路
インタフェース１５の送出信号２０１（図８（ｂ））の
立ち下がりを検出し、かつ他方の立ち下がり検出回路１
７４７がブロック同期タイミング信号２０３（図８（ｃ
））の立ち下がりを検出した時に、立ち下がり一致信号
４０２を送出する。

【００２８】図８（ｅ））は、ＡＮＤ回路１７４３から
送出される立ち下がり不一致信号４０１である。ＡＮＤ
回路１７４３は、一方の立ち下がり検出回路１７４１が
線路インタフェース１５の送出信号２０１（図８（ｂ）
）の立ち下がりを検出し、かつ他方の立ち下がり検出回
路１７４７がブロック同期タイミング信号２０３（図８
（ｃ））の立ち下がりを検出しなかった時に、立ち下が
り不一致信号４０１を送出する。

【００２９】図８（ｆ）は、ブロック同期外れ有無検出
回路１７４から送出されるブロック同期外れ信号３０２
である。図８（ｆ）は、前方保護段数を２段とした場合
の例である。

【００３０】図８（ｇ）は、ビット同期タイミング信号
２０２とブロック同期タイミング信号２０３（図８（ｃ
））をもとに、線路インタフェース１５の送出信号２０
１（図８（ｂ））を復号器１８で復号化した復号化信号
２０４であり、正しく復号化できていないことを示して
いる。

【００３１】このように、伝送路を構成しているペアケ
ーブルが、送信側または受信側において誤って反転して
接続されていると、通信時にペアケーブルを介して接続
された両伝送装置の一方から送信したディジタル信号は
、他方における受信時に反転してしまい、正しく復号化
することができない。

【００３２】本発明は、このような従来の問題を解決す
るものであり、ペアケーブルが送信側または受信側にお
いて反転して接続されていても、正しく復号化すること
のできる優れた伝送装置を提供することを目的とするも
のである。

【００３３】

【課題を解決するための手段】本発明は、上記目的を達
成するために、従来の線路インタフェースとビット同期
回路とブロック同期回路（第１のブロック同期回路）と
復号器に加え、第２のブロック同期回路と極性判定回路
と極性切替器を新たに設け、前記第１のブロック同期回
路は、線路インタフェースで受信した信号を入力とし、
ブロック同期タイミング信号と、ブロック同期を確立し
た時にはブロック同期確立信号を、ブロック同期外れを
検出した時にはブロック同期外れ信号を極性判定回路に
それぞれ送出し、前記第２のブロック同期回路は、線路
インタフェースで受信した信号の極性を反転した信号を
入力とし、ブロック同期タイミング信号と、ブロック同
期を確立した時にはブロック同期確立信号を、ブロック
同期外れを検出した時にはブロック同期外れ信号を極性
判定回路にそれぞれ送出し、前記極性判定回路は、前記
第１および第２のブロック同期回路からのブロック同期
確立信号とブロック同期外れ信号とをそれぞれ受信して
、前記線路インタフェースで受信した信号の極性を判定
して極性指示信号を極性切替器に送出し、前記極性切替
器は、前記極性指示信号と前記線路インタフェースで受
信した信号と前記線路インタフェースで受信した信号の
極性を反転した信号と前記第１のブロック同期回路の送
出するブロック同期タイミング信号と前記第２のブロッ
ク同期回路の送出する同期タイミング信号とをそれぞれ
入力とし、前記極性指示信号にしたがって前記線路イン
タフェースで受信した信号と前記線路インタフェースで
受信した信号の極性を反転した信号のうち正しい極性の
信号を選択して復号器に送出し、また前記極性指示信号
にしたがって前記第１のブロック同期回路から受信した
ブロック同期タイミング信号と前記第２のブロック同期
回路から受信したブロック同期タイミング信号のうち正
しいブロック同期タイミング信号を選択して復号器に送
出するようにしたものである。

【００３４】

【作用】本発明は、上記のような構成により次のような
作用を有する。すなわち、極性判定回路が伝送路を構成
しているペアケーブルが反転して接続されていることを
検出し、反転して接続されている時には極性切替器が受
信信号の極性を反転するため、復号器はペアケーブルが
反転して接続されていても正しく復号化できる。

【００３５】図１は本発明の一実施例の構成を示すもの
である。図１において、１は送信側の伝送装置であり、
ペアケーブル２を介して受信側の伝送装置３に接続され
ている。ペアケーブル２は、受信側の伝送装置３内に設
けられた線路インタフェース４に接続されている。線路
インタフェース４は、ビット同期回路６と第１のブロッ
ク同期回路７とＮＯＴ回路５を介して第２のブロック同
期回路８と極性切替器１０とにそれぞれ接続されている
。ビット同期回路６は、第１のブロック同期回路７と第
２のブロック同期回路８と復号器１１とにそれぞれ接続
されている。第１のブロック同期回路７は、極性判定回
路９と極性切替器１０とにそれぞれ接続されている。第２のブロック同期回路８は、極性判定回路９と極性切
替器１０とにそれぞれ接続されている。極性判定回路９
は極性切替器１０に接続されており、極性切替器１０は
、復号器１１に接続されている。

【００３６】１０１は線路インタフェース４の送出信号
であり、１０２はビット同期回路６から送出されるビッ
ト同期タイミング信号である。１０３は第１のブロック
同期回路７から送出される第１のブロック同期タイミン
グ信号であり、１０４は第１のブロック同期回路７から
送出される第１のブロック同期外れ信号であり、１０５
は第１のブロック同期回路７から送出される第１のブロ
ック同期確立信号である。１０６は第２のブロック同期
回路８から送出される第２のブロック同期タイミング信
号であり、１０７は第２のブロック同期回路８から送出
される第２のブロック同期外れ信号であり、１０８は第
２のブロック同期回路８から送出される第２のブロック
同期確立信号である。１０９は極性判定回路９から送出
される極性指示信号であり、１１０は復号器１１から送
出される復号化信号である。

【００３７】次に上記実施例の動作について、図２に示
すタイミング図を参照しながら説明する。上記実施例に
おいて、送信側の伝送装置１からペアケーブル２を経由
して到来した信号は、受信側の伝送装置３の線路インタ
フェース４で受信される。

【００３８】図２（ａ）は、送信側の伝送装置１の送出
信号で｛１１１１０１０００１０１１１００｝がＣＭＩ
符号形式で表されている。

【００３９】図２（ｂ）は、線路インタフェース４の送
出信号１０１であり、ペアケーブル２が送信側または受
信側において反転して接続されているために、受信信号
の極性が反転している状態を示している。

【００４０】線路インタフェース４の送出信号１０１は
、ビット同期回路６と第１のブロック同期回路７とＮＯ
Ｔ回路５を介して第２のブロック同期回路８と極性切替
器１０に送出される。

【００４１】ビット同期回路６は、線路インタフェース
４の送出信号１０１のビット同期を確立し、ビット同期
タイミングを示すビット同期タイミング信号１０２（図
２（ｃ））を第１のブロック同期回路７と第２のブロッ
ク同期回路８と復号器１１に送出する。

【００４２】第１のブロック同期回路７は、ビット同期
タイミング信号１０２をもとに、線路インタフェース４
の送出信号１０１のブロック同期タイミングを示す第１
のブロック同期タイミング信号１０３（図２（ｄ））を
送出する。また第１のブロック同期回路７は、ブロック
同期外れを検出すると第１のブロック同期外れ信号１０
４（図２（ｅ））を極性判定回路９に送出し、ブロック
同期を確立すると第１のブロック同期確立信号１０５（
図２（ｆ））を極性判定回路９に送出する。

【００４３】第２のブロック同期回路８は、ビット同期
タイミング信号１０２（図２（ｃ））をもとに、線路イ
ンタフェース４の送出信号１０１（図２（ｂ））の極性
をＮＯＴ回路５によって反転した信号のブロック同期タ
イミングを示す第２のブロック同期タイミング信号１０
６（図２（ｇ））を送出する。また第２のブロック同期
回路８は、ブロック同期外れを検出すると第２のブロッ
ク同期外れ信号１０７（図２（ｈ））を極性判定回路９
に送出し、ブロック同期を確立すると第２のブロック同
期確立信号１０８（図２（ｉ））を極性判定回路９に送
出する。

【００４４】極性判定回路９は、第１のブロック同期回
路７から第１のブロック同期外れ信号１０４（図２（ｅ
））および第１のブロック同期確立信号１０５（図２（
ｆ））と、第２のブロック同期回路８から第２のブロッ
ク同期外れ信号１０７（図２（ｈ））および第２のブロ
ック同期確立信号１０８（図２（ｉ））とを受信し、極
性反転の有無を判定する。極性判定回路９は、極性反転
有りと判定すると、極性反転有りを示す極性指示信号１
０９（図２（ｊ））を極性切替器１０に送出する。

【００４５】極性切替器１０は、極性判定回路９から極
性反転有りを示す極性指示信号１０９（図２（ｊ））を
受信すると、スイッチＳＷ２とＳＷ３の接続を端子Ａか
ら端子Ｂまたは端子Ｂから端子Ａへと交互に切り替える
。極性切替器１０は、スイッチＳＷ２とＳＷ３が端子Ａ
に接続されていると、線路インタフェース４の送出信号
１０１（図２（ｂ））と、第１のブロック同期回路７か
ら送出される第１のブロック同期タイミング信号１０３
（図２（ｄ））とを復号器１１に送出する。また極性切
替器１０は、スイッチＳＷ２とＳＷ３が端子Ｂに接続さ
れていると、線路インタフェース４の送出信号１０１（
図２（ｂ））の極性を反転した信号と、第２のブロック
同期回路８から送出される第２のブロック同期タイミン
グ信号１０６（図２（ｇ））とを復号器１２に送出する
。

【００４６】ここで、極性判定回路９の動作について説
明する。図３は極性判定回路９の構成例を示すものであ
る。

【００４７】９１はスイッチ回路であり、カウンタ９２
に接続されており、カウンタ９２は比較器９３の入力側
に接続されている。比較器９３の出力側は、スイッチ回
路９１とＯＲ回路９４を介してカウンタ９２のリセット
端子に接続されている。スイッチ回路９１は、比較器９
３から極性判定有りを示す極性指示信号１０９（図２（
ｊ））を受信すると、スイッチＳＷ４とＳＷ５とＳＷ６
の接続を端子Ａから端子Ｂまたは端子Ｂから端子Ａへと
交互に切り替える。

【００４８】カウンタ９２は、カウントアップ端子にパ
ルスが入力されるとカウンタの値を１増加し、リセット
端子にパルスが入力されるとカウンタの値を０にリセッ
トするタイプのものである。したがって、第１のブロッ
ク同期回路７からの第１のブロック同期外れ信号１０４
（図２（ｅ））がカウントアップ端子に入力されるとカ
ウントアップされ、第１ブロック同期回路７からの第１
のブロック同期確立信号１０５（図２（ｆ））または第
２のブロック同期回路８からの第２のブロック同期外れ
信号１０７（図２（ｈ））または比較器９３から送出さ
れる極性反転有りを示す極性指示信号１０９（図２（ｊ
））がリセット端子に入力されると０にリセットされる
。また、カウンタ９２は、スイッチ回路９１が比較器９
３から極性反転有りを示す極性指示信号１０９を受信し
た後は、第２のブロック同期回路８からの第２のブロッ
ク同期外れ信号１０７（図２（ｈ））によってカウント
アップされ、第２のブロック同期回路８からの第２のブ
ロック同期確立信号１０８（図２（ｉ））または第１の
ブロック同期回路７からの第１のブロック同期外れ信号
１０４（図２（ｅ））または比較器９３から送出される
極性有りを示す極性指示信号１０９（図２（ｊ））によ
って０にリセットされ、その値が比較器９３に入力され
る。

【００４９】比較器９３は、カウンタ９２から受信した
カウンタの値があらかじめ設定した前方保護段数と等し
くなると受信信号１０１の極性が反転していると判定し
て、極性指示信号１０９（図２（ｊ））を送出する。比
較器９３から送出される極性指示信号１０９は、ＯＲ回
路９４を介してカウンタ９２のリセット端子に送出され
、カウンタ９２の値を０にリセットする。

【００５０】すなわち、極性判定回路９は、第１のブロ
ック同期回路７からの第１のブロック同期外れ信号１０
４（図２（ｅ））を前方保護段数と等しい回数連続して
受信したとき、極性反転有りと判定して極性指示信号１
０９（図２（ｊ））を極性切替器１０に送出する。その
後、極性判定回路９は、第２のブロック同期回路８から
第２のブロック同期外れ信号１０７（図２（ｈ））を前
方保護段数と等しい回数連続して受信すると、極性反転
有りと判定して極性指示信号１０９（図２（ｊ））を極
性切替器１０に送出する。図２（ｊ）は、前方保護段数
を２段とした場合の例である。

【００５１】復号器１１は、極性切替器１０から受信し
たブロック同期タイミング信号をもとに、線路インタフ
ェース４の送出信号１０１（図２（ｂ））をＮＲＺ符号
に復号化する。

【００５２】図２（ｋ）、復号器１１から送出される復
号化信号１１０である。極性切替器１０が極性判定回路
９から極性反転有りを示す極性指示信号１０９（図２（
ｊ））を受信した後は、正しく復号化されている。

【００５３】このように、上記実施例によれば、ペアケ
ーブル２が送信側または受信側において反転して接続さ
れていても、極性判定回路９が極性反転ありを検出する
ことによって、極性切替器１０が受信信号の極性を反転
するため、有極性符号化された信号を正しく復号化でき
るという効果を有する。

【００５４】

【発明の効果】本発明は、上記実施例から明らかなよう
に、ペアケーブルが送信側および受信側において反転し
て接続されていても、極性判定回路が反転の有無を検出
し、反転ありの時は極性切替器が受信信号の極性を反転
するため、有極性符号化された信号を正しく復号化でき
るという効果を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示す伝送装置の概略ブロッ
ク図

【図２】同実施例における動作を説明するためのタイミ
ング図

【図３】同実施例における極性判定回路の構成例を示す
概略ブロック図

【図４】従来の伝送装置の一例を示す概略ブロック図

【
図５】従来の伝送装置の動作を説明するためのタイミン
グ図

【図６】従来の伝送装置におけるブロック同期回路の概
略ブロック図

【図７】従来の伝送装置におけるブロック同期外れ有無
検出回路の概略ブロック図

【図８】従来の伝送装置における問題点を説明するため
のタイミング図

【符号の説明】

１　　送信側伝送装置２　　ペアケーブル３　　受信側伝送装置４　　線路インタフェース５　　ＮＯＴ回路６　　ビット同期回路７　　第１のブロック同期回路８　　第２のブロック同期回路９　　極性判定回路１０　　極性切替器１１　　復号器９１　　スイッチ回路９２　　カウンタ９３　　比較器９４　　ＯＲ回路１０１　　線路インタフェース４の送出信号１０２　　
ビット同期タイミング信号１０３　　第１のブロック同期タイミング信号１０４　
　第１のブロック同期外れ信号１０５　　第１のブロッ
ク同期確立信号１０６　　第２のブロック同期タイミン
グ信号１０７　　第２のブロック同期外れ信号１０８　
　第２のブロック同期確立信号１０９　　極性指示信号１１０　　復号化信号

Claims

【特許請求の範囲】

【請求項１】　　有極性符号化された２値ディジタル信
号がペアケーブルの介在する伝送路を経由して到来する
のを受信して受信信号とする線路インタフェースと、前
記受信信号を受信してビット同期タイミング信号を送出
するビット同期回路と、前記受信信号とビット同期タイ
ミング信号とを受信してブロック同期タイミング信号を
送出し、前記受信信号のブロック同期を確立した時には
ブロック同期確立信号を送出し、前記受信信号のブロッ
ク同期外れを検出した時にはブロック同期外れ信号を送
出する第１のブロック同期回路と、前記受信信号の極性
を反転した信号と前記ビット同期タイミング信号とを受
信してブロック同期タイミング信号を送出し、前記受信
信号の極性を反転した信号のブロック同期を確立した時
にはブロック同期確立信号を送出し、前記受信信号の極
性を反転した信号のブロック同期外れを検出した時には
ブロック同期外れ信号を送出する第２のブロック同期回
路と、前記第１および第２のブロック同期回路からのブ
ロック同期確立信号とブロック同期外れ信号とをそれぞ
れ受信して、前記受信信号の極性を判定して極性指示信
号を極性切替器に送出する極性判定回路と、前記極性指
示信号と前記受信信号と前記受信信号の極性を反転した
信号と前記第１のブロック同期回路の送出するブロック
同期タイミング信号と前記第２のブロック同期回路の送
出するブロック同期タイミング信号とをそれぞれ受信し
て、前記極性指示信号にしたがって、前記受信信号また
は前記受信信号の極性を反転した信号のうち正しい極性
の信号を選択して復号器に送出するとともに、前記第１
のブロック同期回路から受信したブロック同期タイミン
グ信号と前記第２のブロック同期回路から受信したブロ
ック同期タイミング信号のうち正しい極性の受信信号に
対応したブロック同期タイミング信号を選択して復号器
に送出する極性切替器と、前記ビット同期タイミング信
号と前記極性切替器からのブロック同期タイミング信号
とを受信して、前記極性切替器からの受信信号を復号化
する復号器とを受信部に備えていることを特徴とする伝
送装置。