JPS6041342A - クロツク選択制御方式 - Google Patents
クロツク選択制御方式Info
- Publication number
- JPS6041342A JPS6041342A JP58149235A JP14923583A JPS6041342A JP S6041342 A JPS6041342 A JP S6041342A JP 58149235 A JP58149235 A JP 58149235A JP 14923583 A JP14923583 A JP 14923583A JP S6041342 A JPS6041342 A JP S6041342A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- signal
- phase
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、加入考宅内網終（Ｉｉｉｌ装置と加入者６Ｈ
７５末との接続形態に応して、ディジタル位相同期回路
（ＤＰＬＬ）によるクロック信号と、固定位相のクロッ
ク信号とを自動的に切換えてリタイミンククロツク信号
とするクロック選択制御方式に関Ｊるものである。
７５末との接続形態に応して、ディジタル位相同期回路
（ＤＰＬＬ）によるクロック信号と、固定位相のクロッ
ク信号とを自動的に切換えてリタイミンククロツク信号
とするクロック選択制御方式に関Ｊるものである。
従来技術と問題点
ザービス総合ディジタル網（ＩｓＤＮ）に於し）で、加
入者宅内網終端装置と加入者端末との接続形態には、第
１図に示ずようなポイン１へパソウ・マルチポイン形式
と、第２図に示すような；］ミイント・ツウ・ポイン１
〜形式とがある。第１図に示１−接続形態は、網終端装
置ＮＴと複数の端末装置ＴＥａ−ＴＥｎとが、バス形式
のＴ線及びＲ線により接続されるものであり、網終端装
置ＮＴと端末装置Ｔ Ｅ”’ ａ ” Ｔ Ｅ ｎとの
最大距離β１は、ＣＣＩＴＴ案によると、１００〜１５
０ｍ以下となっている。又第２図に示す接続形態は、網
終端装置Ｎ１゛と端末装置ＴＥとが一対一にＴ線とＲ線
とにより接続されるものであり、それらの間の最大距離
β２は、第１図に示す接続形態よりも長くすることがで
きるものであり、ＣＣＩＴＴ案によると、ＩＫｍ以下と
なっている。
入者宅内網終端装置と加入者端末との接続形態には、第
１図に示ずようなポイン１へパソウ・マルチポイン形式
と、第２図に示すような；］ミイント・ツウ・ポイン１
〜形式とがある。第１図に示１−接続形態は、網終端装
置ＮＴと複数の端末装置ＴＥａ−ＴＥｎとが、バス形式
のＴ線及びＲ線により接続されるものであり、網終端装
置ＮＴと端末装置Ｔ Ｅ”’ ａ ” Ｔ Ｅ ｎとの
最大距離β１は、ＣＣＩＴＴ案によると、１００〜１５
０ｍ以下となっている。又第２図に示す接続形態は、網
終端装置Ｎ１゛と端末装置ＴＥとが一対一にＴ線とＲ線
とにより接続されるものであり、それらの間の最大距離
β２は、第１図に示す接続形態よりも長くすることがで
きるものであり、ＣＣＩＴＴ案によると、ＩＫｍ以下と
なっている。
Ｔ線及びＲ線上のフレーム構成は、第３図に示すように
、例えば６４ Ｋ ｂ ／ ｓのチャネルＢｌ。
、例えば６４ Ｋ ｂ ／ ｓのチャネルＢｌ。
Ｂ２と、１６ Ｋ ｂ ／ ｓのチャネルＤとを時分割
多重形式で多重化して、フレーム同期信号Ｆを付加した
ものが検討されている。又伝送符号としては、１００％
ＡＭＩ（“ビはｏ、”ｏ”は正と負とのパルスを交互に
用いる）符号とし、フレーム同期信号は、バイオレーシ
ョンを用いることが検討されている。例えば第４図に示
すように、フレーム同期信号Ｆは、“０”、０”とし、
それ以前（Ｄ ” ０”が正極性パルスであると、正極
性パルスと負極性パルスとし、又それ以前の“０°′が
負極性であると、負極性パルスと正極性パルスとするも
ので、（Ｖ）でバイオレーションを示している。
多重形式で多重化して、フレーム同期信号Ｆを付加した
ものが検討されている。又伝送符号としては、１００％
ＡＭＩ（“ビはｏ、”ｏ”は正と負とのパルスを交互に
用いる）符号とし、フレーム同期信号は、バイオレーシ
ョンを用いることが検討されている。例えば第４図に示
すように、フレーム同期信号Ｆは、“０”、０”とし、
それ以前（Ｄ ” ０”が正極性パルスであると、正極
性パルスと負極性パルスとし、又それ以前の“０°′が
負極性であると、負極性パルスと正極性パルスとするも
ので、（Ｖ）でバイオレーションを示している。
第１図に示す接続形態では、網終端装置ＮＴからＲ線に
フレーム同期信号Ｆが送出され、それぞれの端末装置で
はフレーム位相を検出して、自端末装置のフレームを作
成し、Ｔ線により網終端装置ＮＴへ送出するものである
。又第２図に示す接続形態に於いても、網終端装置ＮＴ
からＲ線に送出されたフレーム同期信号Ｆを端末装置で
検出し、端末装置でフレームを作成して、′ｒ線により
網終端装置ＮＴに送出するものである。この第２図に示
すポイント・ツウ・ポイント形式の場合は、１１ｉ１１
終端装置ＮＴ及び端末装置ＴＥに於いて、通電のディジ
クル位相同期回路（Ｄ Ｐ Ｌ Ｌ）により。
フレーム同期信号Ｆが送出され、それぞれの端末装置で
はフレーム位相を検出して、自端末装置のフレームを作
成し、Ｔ線により網終端装置ＮＴへ送出するものである
。又第２図に示す接続形態に於いても、網終端装置ＮＴ
からＲ線に送出されたフレーム同期信号Ｆを端末装置で
検出し、端末装置でフレームを作成して、′ｒ線により
網終端装置ＮＴに送出するものである。この第２図に示
すポイント・ツウ・ポイント形式の場合は、１１ｉ１１
終端装置ＮＴ及び端末装置ＴＥに於いて、通電のディジ
クル位相同期回路（Ｄ Ｐ Ｌ Ｌ）により。
受信データからクロック成分を抽出することができるも
のであるが、第１図に示すポイント・ツウ・マルチポイ
ント形式の場合は、特に網終端装置ＮＴに於けるクロッ
ク成分の抽出が問題となる。
のであるが、第１図に示すポイント・ツウ・マルチポイ
ント形式の場合は、特に網終端装置ＮＴに於けるクロッ
ク成分の抽出が問題となる。
即ち網終端装置ＮＴから各端末装置までの距離が異なり
、且つＴ線上に多重化されるので、網終端装置ＮＴの受
信点での各端末装置からのデータ位相が異なり、通電の
ＤＰＬＬ形式でクロック成分を抽出することは技術的に
極めて難しく、むしろｔ、Ｉ２Ｉ終端装置ＮＴに於ける
リタイミングクロック信号を送信クロック信号位相に基
づいて作成した固定位相のクロック信号を用いるも方が
良い。
、且つＴ線上に多重化されるので、網終端装置ＮＴの受
信点での各端末装置からのデータ位相が異なり、通電の
ＤＰＬＬ形式でクロック成分を抽出することは技術的に
極めて難しく、むしろｔ、Ｉ２Ｉ終端装置ＮＴに於ける
リタイミングクロック信号を送信クロック信号位相に基
づいて作成した固定位相のクロック信号を用いるも方が
良い。
例えば第５図に於いて、６１１を網終端装置ＮＴからＲ
線に送出した信号、（ｂｌを網終端装置ＮＴに近いｖ１
！１末装置ＴＥａの受信信号、（Ｃ）を端末装置ＴＥａ
の送信信号、（ｄｉを網終端装置ＮＴから遠い端末装置
ＴＥｎの受信信号、（８）を端末装置ＴＥｎの送信信号
とし、チャネルＢ、、Ｂ２はそれぞれ３ピッ１−、チャ
ネルＤは２ビツト、フレーム同期信号Ｆは１ピッ１−で
構成され、１ビツト幅をＴとすると、端末装置ＴＥａか
らは（Ｃ１に示すように、フレーム同期信号Ｆに同期し
たチャネルＢ２により、ｂ２Ｌ、ｂ２２．ｂ２３のデー
タが送出され、網終端装置ＮＴでは殆ど遅れがない状態
で受信されるが、遠い端末装置ＴＥｎでば、網終端装置
ＮＴからのフレーム同期信号Ｆが距離に対応して遅れて
受信され、（ｅｌに示すように、受信フレーＪ・同期信
号Ｆに同期したチャネルＢ、により、ｂｌｌ。
線に送出した信号、（ｂｌを網終端装置ＮＴに近いｖ１
！１末装置ＴＥａの受信信号、（Ｃ）を端末装置ＴＥａ
の送信信号、（ｄｉを網終端装置ＮＴから遠い端末装置
ＴＥｎの受信信号、（８）を端末装置ＴＥｎの送信信号
とし、チャネルＢ、、Ｂ２はそれぞれ３ピッ１−、チャ
ネルＤは２ビツト、フレーム同期信号Ｆは１ピッ１−で
構成され、１ビツト幅をＴとすると、端末装置ＴＥａか
らは（Ｃ１に示すように、フレーム同期信号Ｆに同期し
たチャネルＢ２により、ｂ２Ｌ、ｂ２２．ｂ２３のデー
タが送出され、網終端装置ＮＴでは殆ど遅れがない状態
で受信されるが、遠い端末装置ＴＥｎでば、網終端装置
ＮＴからのフレーム同期信号Ｆが距離に対応して遅れて
受信され、（ｅｌに示すように、受信フレーＪ・同期信
号Ｆに同期したチャネルＢ、により、ｂｌｌ。
ｂｌ２．ｂｌ３のデータが送出され、網終端装置ＮＴで
は、端末装置ＴＥａから送出されたデータｂ２１．ｂ２
２．ｂ２３と、端末装置ＴＥｎから送出されたデータｂ
ｌｌ、ｂ１２．ｂ１３とが、（０に示すように、−ｇ１
％重なることになる。
は、端末装置ＴＥａから送出されたデータｂ２１．ｂ２
２．ｂ２３と、端末装置ＴＥｎから送出されたデータｂ
ｌｌ、ｂ１２．ｂ１３とが、（０に示すように、−ｇ１
％重なることになる。
従って網終端装置ＮＴでは、このような受信データから
ＤＰＬＬによりクロック成分を抽出することは困難とな
る。そこで、（［１に示すように、送信フレーム同期信
号Ｆに同期し、（３／４）Ｔの位相から開始された固定
位相のクロック信号によリタイミングを行うものである
。このような位相のりタイミング・クロック信号を用い
ることから、ポイント・ツウ・マルチポイント方式では
、網終端装置ＮＴと端末装置ＴＥｎとの間の距８１【に
制限を設けているものである。
ＤＰＬＬによりクロック成分を抽出することは困難とな
る。そこで、（［１に示すように、送信フレーム同期信
号Ｆに同期し、（３／４）Ｔの位相から開始された固定
位相のクロック信号によリタイミングを行うものである
。このような位相のりタイミング・クロック信号を用い
ることから、ポイント・ツウ・マルチポイント方式では
、網終端装置ＮＴと端末装置ＴＥｎとの間の距８１【に
制限を設けているものである。
網終端装置ＮＴに対して、端末装置の距離を長くする必
要がある場合は、第２図に示すポイント・ツウ・ポイン
ト形式で端末装置を接続し、端末装置の距離を短くし、
且つ複数の端末装置を接続する必要がある場合は、第１
図に示すポイント・ツウ・マルチポイント形式で端末装
置を接続することになる。このように接続形態が異なる
場合に於いて、網終端装置ＮＴでは、リタイミング・ク
ロック信号として、ＤＰＬＬ出力のクロック信号を用い
るか、固定位相のクロック信号を用いるかを選択する必
要がある。このような選択を行う為に、第６図に示す構
成が考えられる。同図に於いて、ＲＣＶはＴ線からの信
号を受信するレシーバ、ＤＰＬＬはディジクル位相同期
回路、ＲＴＭはリタイミング回路、ＳＥＬはセレクタ、
ＳＣは送信制御回路、ＳＷは切換スイッチである。
要がある場合は、第２図に示すポイント・ツウ・ポイン
ト形式で端末装置を接続し、端末装置の距離を短くし、
且つ複数の端末装置を接続する必要がある場合は、第１
図に示すポイント・ツウ・マルチポイント形式で端末装
置を接続することになる。このように接続形態が異なる
場合に於いて、網終端装置ＮＴでは、リタイミング・ク
ロック信号として、ＤＰＬＬ出力のクロック信号を用い
るか、固定位相のクロック信号を用いるかを選択する必
要がある。このような選択を行う為に、第６図に示す構
成が考えられる。同図に於いて、ＲＣＶはＴ線からの信
号を受信するレシーバ、ＤＰＬＬはディジクル位相同期
回路、ＲＴＭはリタイミング回路、ＳＥＬはセレクタ、
ＳＣは送信制御回路、ＳＷは切換スイッチである。
送信制御回路ＳＣからは固定位相のクロック信号がセレ
クタＳＥＬに加えられ、又ディジクル位相同期回路ＤＰ
ＬＬは受信データからクロック信号を抽出し、このクロ
ック信号はセレクタＳＥＬに加えられている。このセレ
クタＳＥＬで選択されたクロック信号かりタイミング回
路ＲＴＭに加えられ、レシーバＲＣＶで受信したデータ
のりタイミングを行うものである。又切換スイッチＳＷ
は手動で切換えられるものであり、例えばアース側に切
換えると、セレクタＳＥＬはディジクル位相同期回路Ｄ
ＰＬＬからのクロック信号を選択し、＋Ｖ側に切換える
と、セレクタＳ Ｅ Ｌは固定位相のクロック信号を選
択するものであり、第１図に示すポイント・ツウ・マル
チポイント形式の場合は、切換スイッチＳＷを＋Ｖ側に
切換えることになり、又第２図に示すポイント・ツウ・
ポイント形式の場合は、切換スイッチＳＷをアース側に
切換えることになる。
クタＳＥＬに加えられ、又ディジクル位相同期回路ＤＰ
ＬＬは受信データからクロック信号を抽出し、このクロ
ック信号はセレクタＳＥＬに加えられている。このセレ
クタＳＥＬで選択されたクロック信号かりタイミング回
路ＲＴＭに加えられ、レシーバＲＣＶで受信したデータ
のりタイミングを行うものである。又切換スイッチＳＷ
は手動で切換えられるものであり、例えばアース側に切
換えると、セレクタＳＥＬはディジクル位相同期回路Ｄ
ＰＬＬからのクロック信号を選択し、＋Ｖ側に切換える
と、セレクタＳ Ｅ Ｌは固定位相のクロック信号を選
択するものであり、第１図に示すポイント・ツウ・マル
チポイント形式の場合は、切換スイッチＳＷを＋Ｖ側に
切換えることになり、又第２図に示すポイント・ツウ・
ポイント形式の場合は、切換スイッチＳＷをアース側に
切換えることになる。
前述のように、従来は、接続形態に応して切換スイッチ
ＳＷによりリタイミングの為のクロック信号を切換選択
する必要があり、操作」１川１′１「である欠点があっ
た。
ＳＷによりリタイミングの為のクロック信号を切換選択
する必要があり、操作」１川１′１「である欠点があっ
た。
発明の目的
本発明は、網終端装置に於いて、自動的に端末装置の接
続形態を識別して、リタイミング・クロック信号を選択
できるようにすることを目的とするものである。
続形態を識別して、リタイミング・クロック信号を選択
できるようにすることを目的とするものである。
発明の構成
本発明は、フレーム同期信号の送出手段と、受信データ
からクロック信号を抽出するディジタル位相同期回路と
、前記受信データのりタイミングを行う手段と、前記フ
レーム同期信号の位相に同期した固定位相のクロック信
号の発生手段とを備えた網終端装置に、ポイント・ツウ
・ポイント形式或いはポイント・ツウ・マルチポイント
形式で端末装置が接続されたシステムに於いて、前記フ
レーム同期信号の位相を示すフレーム位相パルスと受信
フレーム同期信号のパイオーレションを検出した検出パ
ルスとの時間関係により端末装置の距離を識別する最短
端末距離識別回路と、前記固定位相のクロック信号と前
記ディジタル位相同門回路により抽出したクロック信号
とを選択す゛るセレクタとを設け、前記最短端末距離識
別回路により端末装置が所定の距離以下であると識別さ
ｈｌことき、前記セレクタにより前記固定位相のクロッ
ク信号を選択し、所定の距離以上であると識別されたと
き、前記セレクタにより前記ディジクル位相同期回路の
出力のクロック信号を選択し、前記セレクタにより選択
されたクロック信号により受信データのりタイミングを
行うものであり、以下実施例について詳細に説明する。
からクロック信号を抽出するディジタル位相同期回路と
、前記受信データのりタイミングを行う手段と、前記フ
レーム同期信号の位相に同期した固定位相のクロック信
号の発生手段とを備えた網終端装置に、ポイント・ツウ
・ポイント形式或いはポイント・ツウ・マルチポイント
形式で端末装置が接続されたシステムに於いて、前記フ
レーム同期信号の位相を示すフレーム位相パルスと受信
フレーム同期信号のパイオーレションを検出した検出パ
ルスとの時間関係により端末装置の距離を識別する最短
端末距離識別回路と、前記固定位相のクロック信号と前
記ディジタル位相同門回路により抽出したクロック信号
とを選択す゛るセレクタとを設け、前記最短端末距離識
別回路により端末装置が所定の距離以下であると識別さ
ｈｌことき、前記セレクタにより前記固定位相のクロッ
ク信号を選択し、所定の距離以上であると識別されたと
き、前記セレクタにより前記ディジクル位相同期回路の
出力のクロック信号を選択し、前記セレクタにより選択
されたクロック信号により受信データのりタイミングを
行うものであり、以下実施例について詳細に説明する。
発明の実施例
第７図は、本発明の実施例の要部ブロック図であり、第
６図と同一符号は同一部分を示すものであって、ＬＩＤ
は最短端末距離識別回路である。
６図と同一符号は同一部分を示すものであって、ＬＩＤ
は最短端末距離識別回路である。
この最短端末距離識別回路ＬＩＤは、アレーン・同期信
号のバイオレーションを検出することにより、送信フレ
ーム同期信号の位相を示すフレーム位相パルスに基づい
て、網終端装置ＮＴから最も近い端末装置までの距Ｍｆ
ｔが所定の距離以下であるか否かを識別し、所定の距１
ｉ１１１以下の場合は、第１ ｔｉｌｌに示すポイント
・ツウ・マルチポイント形式である判断して、セレクタ
ＳＥＬにより送信制御回路ＳＣからの固定位相のクロッ
ク信号を選択し、リタイミング回路ＲＴＭにそのクロッ
ク信号を供給してリタイミングを行わせるものである。
号のバイオレーションを検出することにより、送信フレ
ーム同期信号の位相を示すフレーム位相パルスに基づい
て、網終端装置ＮＴから最も近い端末装置までの距Ｍｆ
ｔが所定の距離以下であるか否かを識別し、所定の距１
ｉ１１１以下の場合は、第１ ｔｉｌｌに示すポイント
・ツウ・マルチポイント形式である判断して、セレクタ
ＳＥＬにより送信制御回路ＳＣからの固定位相のクロッ
ク信号を選択し、リタイミング回路ＲＴＭにそのクロッ
ク信号を供給してリタイミングを行わせるものである。
又所定の距離以下でないことを識別した場合は、第２図
に示すポイント・ツウ・ポイント形式であると判断して
、セレクタＳＥＬによりディジタル位相同期回路ＤＰＬ
Ｌの出力のクロック信号を選択し、リタイミング回路Ｒ
ＴＭにそのクロック信号を供給してリタイミングを行わ
せるものである。
に示すポイント・ツウ・ポイント形式であると判断して
、セレクタＳＥＬによりディジタル位相同期回路ＤＰＬ
Ｌの出力のクロック信号を選択し、リタイミング回路Ｒ
ＴＭにそのクロック信号を供給してリタイミングを行わ
せるものである。
第８図は、本発明の実施例の最短端末距離識別回路Ｌ
Ｉ Ｄの要部ブロック図であり、ＶＤＴはバイオレーシ
ョン検出回路、ＭＭＶはモノマルチハイブレーク、Ｇ１
ばアンド回路、ＦＦ１．ＦＦ２はフリップフロップであ
る。又第９図は動作説明図であり、送信フレーム同期信
号Ｆの位相を示すフレーム位相パルスａば第９図の（ａ
ｌに示すように一定の周期で送出され、このフレーム位
相パルスａはモノマルチハイブレークＭＭＶと、フリッ
プフロップＦ Ｆ １のリセット端子Ｒ及びフリップフ
ロップＦＦ２のクロックηｆｉｌ子Ｃにそれぞれ加えら
れる。モノマルチバイブレークＭＭＶの出力信号すは第
９図の（ｂ）に示すように、フレーム位相パルスａによ
りトリガされて所定の時間幅の信号を出力する。又ハイ
オーレション検出回路Ｖ Ｄ ’ｒ”では、受信フレー
ム同期信号Ｆのバイオレーションを検出して、検出パル
スＣを出力するものであり、第９図の（Ｃ１に示すタイ
ミングで出力された場合は、アンド回路Ｇ１の出力が１
”となり、アン１回路Ｇ１の出力信号がフリップフロッ
プＦＦＩのセット端子Ｓに加えられるので、フリップフ
ロップＦＦＩはセットされ、Ｑ端子出力ｄが１″となる
。即ち第９図の（ｄ＋に示すものとなる。このＱ端子出
力ｄがフリップフロップＦＦ２のデータ端子りに加えら
れるので、次のフレーム位相パルスａにメリフリツプフ
ロツブＦＦ２はセツ１−され、そのＱ端子出力ｅは第９
図の（ｅ）に示すものとなる。このＱα１１，１子出力
ｅがセレクタＳ Ｅ Ｌの切換信号となるものである。
Ｉ Ｄの要部ブロック図であり、ＶＤＴはバイオレーシ
ョン検出回路、ＭＭＶはモノマルチハイブレーク、Ｇ１
ばアンド回路、ＦＦ１．ＦＦ２はフリップフロップであ
る。又第９図は動作説明図であり、送信フレーム同期信
号Ｆの位相を示すフレーム位相パルスａば第９図の（ａ
ｌに示すように一定の周期で送出され、このフレーム位
相パルスａはモノマルチハイブレークＭＭＶと、フリッ
プフロップＦ Ｆ １のリセット端子Ｒ及びフリップフ
ロップＦＦ２のクロックηｆｉｌ子Ｃにそれぞれ加えら
れる。モノマルチバイブレークＭＭＶの出力信号すは第
９図の（ｂ）に示すように、フレーム位相パルスａによ
りトリガされて所定の時間幅の信号を出力する。又ハイ
オーレション検出回路Ｖ Ｄ ’ｒ”では、受信フレー
ム同期信号Ｆのバイオレーションを検出して、検出パル
スＣを出力するものであり、第９図の（Ｃ１に示すタイ
ミングで出力された場合は、アンド回路Ｇ１の出力が１
”となり、アン１回路Ｇ１の出力信号がフリップフロッ
プＦＦＩのセット端子Ｓに加えられるので、フリップフ
ロップＦＦＩはセットされ、Ｑ端子出力ｄが１″となる
。即ち第９図の（ｄ＋に示すものとなる。このＱ端子出
力ｄがフリップフロップＦＦ２のデータ端子りに加えら
れるので、次のフレーム位相パルスａにメリフリツプフ
ロツブＦＦ２はセツ１−され、そのＱ端子出力ｅは第９
図の（ｅ）に示すものとなる。このＱα１１，１子出力
ｅがセレクタＳ Ｅ Ｌの切換信号となるものである。
このように、切換信号が“１”となる場合は、最短端末
距離が所定の距離以下であることを示すので、第１図に
示すポイント・ツウ・ポイント形式の接続形態であり、
セレクタＳＥＬによ′り送信制ｔａ１１回路ＳＣからの
固定位相のクロック信号を選択してリタイミング回路Ｒ
Ｔ Ｍに加える。
距離が所定の距離以下であることを示すので、第１図に
示すポイント・ツウ・ポイント形式の接続形態であり、
セレクタＳＥＬによ′り送信制ｔａ１１回路ＳＣからの
固定位相のクロック信号を選択してリタイミング回路Ｒ
Ｔ Ｍに加える。
又バイオレーション検出回路ＶＤＴにより受信フレーム
同期信のバイオレーションを検出し、その検出パルスＣ
が第９図の（ｆｌに示すように、モノマルチハイブレー
クＭＭＶの出力信号内でない場合は、アンド回路Ｇ１の
出力信号が“０”のままであり、フリップフロップＦＦ
１．ＦＦ２はセツ（−されないので、フリップフロップ
ＦＦ２のＱ端子出力は第９図の（ｇ＋に示すように“′
０゛′のままとなり、セレクタＳＥＬに加える切換信号
は０゛であるから、ディジタル位相同期回路ＤＰＬＬの
出力のクロック信号を選択してリタイミング回路ＲＴＭ
に加えることになる。
同期信のバイオレーションを検出し、その検出パルスＣ
が第９図の（ｆｌに示すように、モノマルチハイブレー
クＭＭＶの出力信号内でない場合は、アンド回路Ｇ１の
出力信号が“０”のままであり、フリップフロップＦＦ
１．ＦＦ２はセツ（−されないので、フリップフロップ
ＦＦ２のＱ端子出力は第９図の（ｇ＋に示すように“′
０゛′のままとなり、セレクタＳＥＬに加える切換信号
は０゛であるから、ディジタル位相同期回路ＤＰＬＬの
出力のクロック信号を選択してリタイミング回路ＲＴＭ
に加えることになる。
即ち、端末装置の最短距離がポイン１−・ツウ・マルチ
ポイント形式の場合に比較してポイント・ツウ・ポイン
ト形式の場合は長いので、受信フレーム同期信号のバイ
オレーション検出パルスは、モノマルチハイブレークＭ
ＭＶの出力信号すの時間内に出力されないことになるか
ら、このような場合は、フリップフロップＦＦ２のＱ端
子出力ｅの切換信号は“０”となり、セレクタＳＥＬは
ディジタル位相同期回路ｐＰＬＬの出力のりＩコック信
号即ち受信データより抽出したクロック信号をリタイミ
ング回路ＲＴＭに加えることになる。
ポイント形式の場合に比較してポイント・ツウ・ポイン
ト形式の場合は長いので、受信フレーム同期信号のバイ
オレーション検出パルスは、モノマルチハイブレークＭ
ＭＶの出力信号すの時間内に出力されないことになるか
ら、このような場合は、フリップフロップＦＦ２のＱ端
子出力ｅの切換信号は“０”となり、セレクタＳＥＬは
ディジタル位相同期回路ｐＰＬＬの出力のりＩコック信
号即ち受信データより抽出したクロック信号をリタイミ
ング回路ＲＴＭに加えることになる。
第１０図は、本発明の実施例のバイオレーション検出回
路ＶＤＴのブロック図であり、ＣＭＰ １、ＣＭＰ２は
レシーバＲＣＶの比較器、ＦＦ３〜ＦＦＧはフリップフ
ロップ、ＳＲＩ、５Ｒ２ｔコシフトレジスタ、Ｇ２−Ｇ
５．ＧＩＯはナンド回！？８．０６〜Ｇ９はオア回路で
ある。又ｃｌｋは高速クロック信号、ＴＨＩ、ＴＨ２は
比較器ＣＭＰ Ｉ、ＣＭＰ２の闇値電圧、（１）〜（１
４）は各部の信冒を示し、第１１図の動作説明図に各部
の信号（１）〜（１４）の−例を同一符号で示すもので
あって、（１，１に於ける（Ｖ）はバイオレーションを
示すものである。
路ＶＤＴのブロック図であり、ＣＭＰ １、ＣＭＰ２は
レシーバＲＣＶの比較器、ＦＦ３〜ＦＦＧはフリップフ
ロップ、ＳＲＩ、５Ｒ２ｔコシフトレジスタ、Ｇ２−Ｇ
５．ＧＩＯはナンド回！？８．０６〜Ｇ９はオア回路で
ある。又ｃｌｋは高速クロック信号、ＴＨＩ、ＴＨ２は
比較器ＣＭＰ Ｉ、ＣＭＰ２の闇値電圧、（１）〜（１
４）は各部の信冒を示し、第１１図の動作説明図に各部
の信号（１）〜（１４）の−例を同一符号で示すもので
あって、（１，１に於ける（Ｖ）はバイオレーションを
示すものである。
Ｔ線を介してレシーバＲＣＶに第１１図の（１，１に示
す受信データ（１）が入力されると、比較器ＣＭＰ１．
ＣＭＰ２により閾値電圧ＴＨＬ、ＴＨ２と比較され、正
極性のパルスは比較器ＣＭＰ １から第１１図の（２）
に示すように出力され、負極性のパルスは比較器ｃ＋ｖ
ｐｚから第１１図の（３）に示すように出力される。又
高速クロック信号ｃｌｋは、フリップフロップＦＦ３〜
ＦＦ６のクロック端子Ｃ及びシフトレジスタＳＲＩ、Ｓ
Ｒ２のクロック端子に加えられており、比較器ＣＭＰ
１の出力信号（２）はフリップフロップＦＦ３のデータ
端子りに、又比較器ＣＭＩ）、２の出力信号（３）はフ
リップフロップＦＦ５のデータ端子りにそれぞれ加えら
れる。
す受信データ（１）が入力されると、比較器ＣＭＰ１．
ＣＭＰ２により閾値電圧ＴＨＬ、ＴＨ２と比較され、正
極性のパルスは比較器ＣＭＰ １から第１１図の（２）
に示すように出力され、負極性のパルスは比較器ｃ＋ｖ
ｐｚから第１１図の（３）に示すように出力される。又
高速クロック信号ｃｌｋは、フリップフロップＦＦ３〜
ＦＦ６のクロック端子Ｃ及びシフトレジスタＳＲＩ、Ｓ
Ｒ２のクロック端子に加えられており、比較器ＣＭＰ
１の出力信号（２）はフリップフロップＦＦ３のデータ
端子りに、又比較器ＣＭＩ）、２の出力信号（３）はフ
リップフロップＦＦ５のデータ端子りにそれぞれ加えら
れる。
比較器ＣＭＰ １又はＣＭＰ２の出力信号（２）又は（
３）が“１゛の場合には、フリップフロップＦＦ３又は
ＦＦ、５のζ端子出力が“１”となり、次の高速クロッ
ク信号ｃｌｋにより次段のフリップフロップＦＦ４又は
Ｆ Ｆ６のζ端子出力が°′１パとなる。ナンド回路Ｇ
２にはフリップフロップＦＦ３、ＦＦ４のＱ ｙ（１子
出力が加えられ、又ナンド回路Ｇ３にはフリップフロッ
プＦＦ５．ＦＦ６のζ端子出力が加えられるので、高速
クロック信号Ｃ１にのパルス幅でナンド回路Ｇ２又はＧ
３の出力信号（４）又は（７）がＯ″となる。第１１図
の（４）及び（７）は、前述の出力信号（４）及び（７
）を示すものである。
３）が“１゛の場合には、フリップフロップＦＦ３又は
ＦＦ、５のζ端子出力が“１”となり、次の高速クロッ
ク信号ｃｌｋにより次段のフリップフロップＦＦ４又は
Ｆ Ｆ６のζ端子出力が°′１パとなる。ナンド回路Ｇ
２にはフリップフロップＦＦ３、ＦＦ４のＱ ｙ（１子
出力が加えられ、又ナンド回路Ｇ３にはフリップフロッ
プＦＦ５．ＦＦ６のζ端子出力が加えられるので、高速
クロック信号Ｃ１にのパルス幅でナンド回路Ｇ２又はＧ
３の出力信号（４）又は（７）がＯ″となる。第１１図
の（４）及び（７）は、前述の出力信号（４）及び（７
）を示すものである。
これらの出力信号（４）、 ＋７１は、比較器ＣＭＰＩ
、ＣＭＰ２の出力信号＋２１． （３１の立上りの微分
信号に相当するものとなる。
、ＣＭＰ２の出力信号＋２１． （３１の立上りの微分
信号に相当するものとなる。
シフトレジスタＳＲ１，ＳＲ２は、ナンド回路Ｇ２．Ｇ
３の出力信号（４＋、 （７１を高速クロック信冒ｃｌ
ｋによりシフトし、１ビット幅の時間後に出力するもの
で、その出力信号（ｆｉ＋、 （８１は、第１１は１の
（５）、 （８１に示すものとなる。シフトレジスタＳ
Ｒ１の出力信号（５）とフリップフロップＦＦ３のζ端
子出力とがオア回路Ｇ６に加えられ、このオア回路Ｇ６
の出力信号（６）は第１１図の（６）に示すものとなる
。即ちフリップフロップＦＦ３のζ端子出力とシフトレ
ジスタＳＲＩの出力Ｆ 、９ （５１とが同時に０゛と
なることがないので、オア回路Ｇ６の出力信号（６）は
１″を継続したものとなる。
３の出力信号（４＋、 （７１を高速クロック信冒ｃｌ
ｋによりシフトし、１ビット幅の時間後に出力するもの
で、その出力信号（ｆｉ＋、 （８１は、第１１は１の
（５）、 （８１に示すものとなる。シフトレジスタＳ
Ｒ１の出力信号（５）とフリップフロップＦＦ３のζ端
子出力とがオア回路Ｇ６に加えられ、このオア回路Ｇ６
の出力信号（６）は第１１図の（６）に示すものとなる
。即ちフリップフロップＦＦ３のζ端子出力とシフトレ
ジスタＳＲＩの出力Ｆ 、９ （５１とが同時に０゛と
なることがないので、オア回路Ｇ６の出力信号（６）は
１″を継続したものとなる。
又シフトレジスタＳＲ２の出力信号（８）とフリップフ
ロップＦＦ５のζ端子出力とがオア回路Ｇ９に加えられ
、このオア回路Ｇ９の出力信号（９）は第１１図の（９
）に示すものとなる。即ぢフリップフロップＦＦ５のζ
端子出力とシフトレジスタＳＲ２の出力信号（８）とが
同時に“０”となるタイミングに於いてオア回路Ｇ９の
出力信号（９）がパＯ゛となる。
ロップＦＦ５のζ端子出力とがオア回路Ｇ９に加えられ
、このオア回路Ｇ９の出力信号（９）は第１１図の（９
）に示すものとなる。即ぢフリップフロップＦＦ５のζ
端子出力とシフトレジスタＳＲ２の出力信号（８）とが
同時に“０”となるタイミングに於いてオア回路Ｇ９の
出力信号（９）がパＯ゛となる。
又シフトレジスタＳＲＩ、ＳＲ２からナンド回路Ｇ４．
Ｇ５への入力されている信号は、例えばシフトレジスタ
ＳＲＩ、ＳＲ２の第１段のフリップフロップの出力信号
を用いることができるものであり、高速クロック信号ｃ
ｌｋによりシフトされるので、ナンド回路Ｇ２．Ｇ３の
出力信号（４）。
Ｇ５への入力されている信号は、例えばシフトレジスタ
ＳＲＩ、ＳＲ２の第１段のフリップフロップの出力信号
を用いることができるものであり、高速クロック信号ｃ
ｌｋによりシフトされるので、ナンド回路Ｇ２．Ｇ３の
出力信号（４）。
（７）に対する時間遅れは無視できる程度のものである
。従ってナンド回路Ｇ４．Ｇ５の出力信号００）。
。従ってナンド回路Ｇ４．Ｇ５の出力信号００）。
（１１）は、第１１図の００１． （１１）に示すもの
となる。この出力信号００）とナンド回路Ｇ３の出力信
号（７）とがオア回路Ｇ８に入力され、オア回路Ｇ８の
出力信号（１３）は、第１１図の（１３）に示すように
、” １ ”の連続となる。又ナンド回路Ｇ５の出力信
号（ＩＩ）とナンド回路Ｇ４の出力信号（４）とがオア
回路Ｇ７に人力され、その出力信号（１２）は第１１図
の（１２）に示すように、出力信号（１１）が“′０”
のときに出力信号（４）が°′０”となったとき“０″
となる。
となる。この出力信号００）とナンド回路Ｇ３の出力信
号（７）とがオア回路Ｇ８に入力され、オア回路Ｇ８の
出力信号（１３）は、第１１図の（１３）に示すように
、” １ ”の連続となる。又ナンド回路Ｇ５の出力信
号（ＩＩ）とナンド回路Ｇ４の出力信号（４）とがオア
回路Ｇ７に人力され、その出力信号（１２）は第１１図
の（１２）に示すように、出力信号（１１）が“′０”
のときに出力信号（４）が°′０”となったとき“０″
となる。
オア回路６６〜Ｇ９の各出力信号＋６１． （１２）
。
。
（１３） 、 ＋９１の何れかが°゛０”となると、ナ
ンド回路ＧＩＯの出力信号（１４）が第１１図の（１４
）に示すように“１”となる。この出力信号（Ｉ４）が
バイオレーション検出信号となるものである。即ち第１
１図の（１）に於ける最初のハイオレーシコン（Ｖ）に
ついては、正極性パルスの次に正極性パ −ルスが入力
された場合であり、ナンド回路Ｇ４゜Ｇ５からなるフリ
ップフロップの出力信号（１１）が“０゛のとき、正極
性パルスの立上りの１１次分パルスであるナンド回路Ｇ
２の出力信月（４）が“０゛となるので、オア回路Ｇ７
の出力信号（Ｉ２）が０”となり、それによりバイオレ
ーション検出信号（１４）が１″となる。
ンド回路ＧＩＯの出力信号（１４）が第１１図の（１４
）に示すように“１”となる。この出力信号（Ｉ４）が
バイオレーション検出信号となるものである。即ち第１
１図の（１）に於ける最初のハイオレーシコン（Ｖ）に
ついては、正極性パルスの次に正極性パ −ルスが入力
された場合であり、ナンド回路Ｇ４゜Ｇ５からなるフリ
ップフロップの出力信号（１１）が“０゛のとき、正極
性パルスの立上りの１１次分パルスであるナンド回路Ｇ
２の出力信月（４）が“０゛となるので、オア回路Ｇ７
の出力信号（Ｉ２）が０”となり、それによりバイオレ
ーション検出信号（１４）が１″となる。
又負極性パルスの次に連続して負極性パルスが入力され
た場合には、フリップフロップＦＦ５のζθ（ｊ＋子比
出力力０゛のときにシフトレジスタＳＲ２の出力信号（
８）が“０゛となり、従ってオア回路Ｇ９の出力信号（
９）が“′０゛′となるがら、それによりバイオレーシ
ョン検出信号（１４）が“°１”となる。
た場合には、フリップフロップＦＦ５のζθ（ｊ＋子比
出力力０゛のときにシフトレジスタＳＲ２の出力信号（
８）が“０゛となり、従ってオア回路Ｇ９の出力信号（
９）が“′０゛′となるがら、それによりバイオレーシ
ョン検出信号（１４）が“°１”となる。
前述のように、同一極性パルスが連続したバイオレーシ
ョンは、フリップフロップＦＦ３．ＦＦ５のζ端子出力
とシフトレジスタＳＲＩ、ＳＲ２の出力信号（５１，’
（８１により、オア回路Ｇ６．Ｇ９の出力信号（６１，
（９１が“０°′となることにより検出することができ
、同一極性パルスが間隔をおいたバイオレーションは、
フリップフロップを構成するナンド回路Ｇ４．Ｇ５の出
力信号（１０）、（１１）と、ナンド回路Ｇ３．Ｇ２の
出力信号（７＋、 （４１とにより、オア回路Ｇ８．Ｇ
７の出力信号（１３） 、’ （１２）が“０″となる
ことにより検出することができるものである。
ョンは、フリップフロップＦＦ３．ＦＦ５のζ端子出力
とシフトレジスタＳＲＩ、ＳＲ２の出力信号（５１，’
（８１により、オア回路Ｇ６．Ｇ９の出力信号（６１，
（９１が“０°′となることにより検出することができ
、同一極性パルスが間隔をおいたバイオレーションは、
フリップフロップを構成するナンド回路Ｇ４．Ｇ５の出
力信号（１０）、（１１）と、ナンド回路Ｇ３．Ｇ２の
出力信号（７＋、 （４１とにより、オア回路Ｇ８．Ｇ
７の出力信号（１３） 、’ （１２）が“０″となる
ことにより検出することができるものである。
第１２図は、モノマルチハイブレークＭＭＶの一例のブ
ロック図であり、カウンタＣＴＲにより構成した場合を
示すものである。又第１３図は動作説明図であり、フレ
ーム位相パルスａが第１３図の（ａｌに示すように、カ
ウンタＣＴＲのローＦ端子りに入力されると、カウンタ
ＣＴＲに初期値Ａがセットされ、それによりカウンタＣ
ＴＲの出力端子ＣＡは０”となる。従ってインハークＩ
ＮＶの出力信号すは“１”となり、その出力信号すがカ
ウンタＣＴＲのカウントイネーブル端子ＥＮに加えられ
、高速クロック信号ｃｌｋのカラン１−を開始する。所
定のカウント内容により出力端子Ｃ，Ａは“１″となる
ので、インバータＩＮＶの出力信号すは“０″となり、
カウントイネーブル端子ＥＮにも“′０″が入力される
ので、高速クロック信号ｅｌｋのカウントは停止される
。従って第１３図の（ｂｌに示す出力信号すが得られる
ことになる。
ロック図であり、カウンタＣＴＲにより構成した場合を
示すものである。又第１３図は動作説明図であり、フレ
ーム位相パルスａが第１３図の（ａｌに示すように、カ
ウンタＣＴＲのローＦ端子りに入力されると、カウンタ
ＣＴＲに初期値Ａがセットされ、それによりカウンタＣ
ＴＲの出力端子ＣＡは０”となる。従ってインハークＩ
ＮＶの出力信号すは“１”となり、その出力信号すがカ
ウンタＣＴＲのカウントイネーブル端子ＥＮに加えられ
、高速クロック信号ｃｌｋのカラン１−を開始する。所
定のカウント内容により出力端子Ｃ，Ａは“１″となる
ので、インバータＩＮＶの出力信号すは“０″となり、
カウントイネーブル端子ＥＮにも“′０″が入力される
ので、高速クロック信号ｅｌｋのカウントは停止される
。従って第１３図の（ｂｌに示す出力信号すが得られる
ことになる。
この出力信号すの時間幅は、初期値Ａを選択することに
より任意に設定することができる。即ら網終端装置ＮＴ
からの最短距離に対応した伝播時間に相当する時間幅と
することにより、最短端末距離識別を行うことができる
ものである。
より任意に設定することができる。即ら網終端装置ＮＴ
からの最短距離に対応した伝播時間に相当する時間幅と
することにより、最短端末距離識別を行うことができる
ものである。
なおマルチバイブレークＭＭＶの構成としては、前述の
実施例以外に、周知ＯＣＲ時定数による構成等を採用す
ることも勿論可能である。
実施例以外に、周知ＯＣＲ時定数による構成等を採用す
ることも勿論可能である。
発明の詳細
な説明したように、本発明は、端末装置の接続形態を最
短端末能Ｉｉ！ｌＩ識別回路ＬＩＤにより識別するもの
であり、この識別は、フレーム位相パルスと受信フレー
ム同期信号のバイオレーション検出パルスとの時間関係
により行うもので、網終端装置ＮＴに対して所定の距離
以下であれば、ポイント・ツウ・マルチポイント形式と
判定して、固定位相のクロック信号を選択し、又所定の
距離以上であれば、ポイント・ツウ・ポイント形式と判
定して、ディジタル位相同期回路ＤＰＬＬで抽出したク
ロック信号を選択し、選択されたクロック信号により受
信データのりタイミングを行うものであって、異なる接
続形態を自動的に識別し、受信データのりタイミング・
クロック信号を接続形態に対応して選択することができ
るものである。
短端末能Ｉｉ！ｌＩ識別回路ＬＩＤにより識別するもの
であり、この識別は、フレーム位相パルスと受信フレー
ム同期信号のバイオレーション検出パルスとの時間関係
により行うもので、網終端装置ＮＴに対して所定の距離
以下であれば、ポイント・ツウ・マルチポイント形式と
判定して、固定位相のクロック信号を選択し、又所定の
距離以上であれば、ポイント・ツウ・ポイント形式と判
定して、ディジタル位相同期回路ＤＰＬＬで抽出したク
ロック信号を選択し、選択されたクロック信号により受
信データのりタイミングを行うものであって、異なる接
続形態を自動的に識別し、受信データのりタイミング・
クロック信号を接続形態に対応して選択することができ
るものである。
従って操作性が向上する利点がある。
第１図及び第２図は端末装置の接続形態の説明図、第３
図はフレーム構成説明図、第４図はフレーム同期信号の
バイオレーション説明図、第５図は第１図の接続形態に
於ける動作説明図、第６図は従来例の要部ブロック図、
第７図は本発明の実施例の要部ブロック図、第８図は本
発明の実施例の最短端末距離識別回路のブロック図、第
９図はその動作説明図、第１０図は本発明の実施例のバ
イオレーション検出回路のブロック図、第１１図はその
動作説明図、第１２図はモノマルチハイフレークの一例
のブロック図、第１３図はその動作説明図である。 ＮＴは網終端装置、ＴＢ、ＴＥａ−ＴＥｎは端 。 未装置、ＲＣはレシーバ、ＲＴＭはリタイミング回路、
ＤＰＬＬはディジタル位相同期回路、ＳＣは送信制御回
路、ＳＥＬはセレクタ、ＬＩＤは最短端末距離識別回路
、ＶＤＴはバイオレーション検出回路、ＭＭＶはモノマ
ルチバイブレークである。 特許出願人 富士通株式会社 特許出願人 日本電信電話公社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第５図 第６図 第７図 第８図 第９図 （９） 、、、−−−−−−−−−−一−−−−−−−
’第１０図 ｌｋ 第１１図 （５）′”１″′ （６） ”Ｉ・・ （ｎ） １ （１４） ・・ｄ・ 第１２図 第１３図 （ａ） （ｂ）
図はフレーム構成説明図、第４図はフレーム同期信号の
バイオレーション説明図、第５図は第１図の接続形態に
於ける動作説明図、第６図は従来例の要部ブロック図、
第７図は本発明の実施例の要部ブロック図、第８図は本
発明の実施例の最短端末距離識別回路のブロック図、第
９図はその動作説明図、第１０図は本発明の実施例のバ
イオレーション検出回路のブロック図、第１１図はその
動作説明図、第１２図はモノマルチハイフレークの一例
のブロック図、第１３図はその動作説明図である。 ＮＴは網終端装置、ＴＢ、ＴＥａ−ＴＥｎは端 。 未装置、ＲＣはレシーバ、ＲＴＭはリタイミング回路、
ＤＰＬＬはディジタル位相同期回路、ＳＣは送信制御回
路、ＳＥＬはセレクタ、ＬＩＤは最短端末距離識別回路
、ＶＤＴはバイオレーション検出回路、ＭＭＶはモノマ
ルチバイブレークである。 特許出願人 富士通株式会社 特許出願人 日本電信電話公社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第５図 第６図 第７図 第８図 第９図 （９） 、、、−−−−−−−−−−一−−−−−−−
’第１０図 ｌｋ 第１１図 （５）′”１″′ （６） ”Ｉ・・ （ｎ） １ （１４） ・・ｄ・ 第１２図 第１３図 （ａ） （ｂ）
Claims (1)
- フレーム同期信号の送出手段と、受信データからクロッ
ク信号を抽出するディジタル位相同期回路と、前記受信
データのりタイミングを行う手段と、前記フレーム同期
信号の位相に同期した固定位相のクロック信号の発生手
段とを備えた網終端装置に、ポイント・ツウ・ポイント
形式或いはポイン１へ・ツウ・マルチポイン１−形式で
、ｙ６Ｈ，Ｈ床装置が接続されたシステムに於いて、前
記フレーム同期信匂の位相を示すフレーム位相パルスと
受信フレーム同期信号のハイオーレションを検出した検
出パルスとの時間関係により端末装置の距離を識別する
最短端末距離識別回路と、前記固定位相のクロック信号
と前記ディジクル位相同期回路により抽出したクロック
信号とを選択するセレクタとを設り、前記最短ＭｊＡｔ
末距離識別回路により０（；）床装置が所定の距離以下
であると識別されたとき、前記セレクタにより前記固定
位相のクロック信号を選択し、所定の距離以上であると
識別されたとき、前記セレクタにより前記ディジクル位
相同期ＩＥｊｌ Ｗｆｓの出力のクロック信号を選択し
、前記セレクタＧこ゛より選択されたクロック信号によ
り受信データのりタイミングを行うことを特徴とするク
ロ・ンクｊ別沢制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149235A JPS6041342A (ja) | 1983-08-17 | 1983-08-17 | クロツク選択制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149235A JPS6041342A (ja) | 1983-08-17 | 1983-08-17 | クロツク選択制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041342A true JPS6041342A (ja) | 1985-03-05 |
| JPH0557786B2 JPH0557786B2 (ja) | 1993-08-24 |
Family
ID=15470828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149235A Granted JPS6041342A (ja) | 1983-08-17 | 1983-08-17 | クロツク選択制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203746A (ja) * | 1985-03-07 | 1986-09-09 | Fujitsu Ltd | 宅内伝送系同期方式 |
| JPS63131743A (ja) * | 1986-11-21 | 1988-06-03 | Nec Corp | 受信タイミング切替制御方式 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2291279B (en) * | 1994-06-24 | 1998-07-15 | Thomas & Betts Corp | Improvements in or relating to electrical connection apparatus |
-
1983
- 1983-08-17 JP JP58149235A patent/JPS6041342A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203746A (ja) * | 1985-03-07 | 1986-09-09 | Fujitsu Ltd | 宅内伝送系同期方式 |
| JPS63131743A (ja) * | 1986-11-21 | 1988-06-03 | Nec Corp | 受信タイミング切替制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0557786B2 (ja) | 1993-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839534A (en) | Method and apparatus for establishing a system clock in response to the level of one of two clock signal sources | |
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| US3863025A (en) | Data transmission method | |
| EP0119004A2 (en) | Ring communications system | |
| US4367549A (en) | Method and apparatus for multiplexing a data signal and secondary signals | |
| US5099497A (en) | Polarity detector for subscriber lines | |
| US4631721A (en) | Bidirectional communication system of a two-wire bus comprising an active terminator | |
| JPH0936849A (ja) | ビット同期回路及びビット同期方式 | |
| JPS6041342A (ja) | クロツク選択制御方式 | |
| US3349330A (en) | Diphase transceiver with modulatordemodulator isolation | |
| EP0124576B1 (en) | Apparatus for receiving high-speed data in packet form | |
| JP3148003B2 (ja) | 受信データ再生装置 | |
| US5276859A (en) | Accelerated token ring network | |
| US3681529A (en) | Communications apparatus for transmitting and receiving synchronous and asynchronous data | |
| JPS6059841A (ja) | 通信速度可変端末 | |
| JP2540824B2 (ja) | 受信タイミング切替制御方式 | |
| US3963867A (en) | Method for indicating a free-line state in a binary data communication system | |
| RU2306674C1 (ru) | Устройство временного группообразования | |
| JP2001007868A (ja) | バースト信号受信装置 | |
| SU1133681A1 (ru) | Устройство сопр жени абонентской аппаратуры с однонаправленной кольцевой магистралью | |
| AU716201B2 (en) | Ultra high speed data collection, processing and distribution ring with parallel data paths between nodes | |
| JPH04280141A (ja) | 伝送装置 | |
| JPH05130046A (ja) | 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ | |
| JPS61227440A (ja) | 網終端装置のクロツク選択制御装置 | |
| JPS6337738A (ja) | ペアケ−ブル用デイジタル伝送方式 |