JPH04280425A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH04280425A
JPH04280425A JP3067997A JP6799791A JPH04280425A JP H04280425 A JPH04280425 A JP H04280425A JP 3067997 A JP3067997 A JP 3067997A JP 6799791 A JP6799791 A JP 6799791A JP H04280425 A JPH04280425 A JP H04280425A
Authority
JP
Japan
Prior art keywords
layer
tion
barrier metal
based material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3067997A
Other languages
English (en)
Inventor
Yukiyasu Sugano
菅野　幸保
Shinji Minegishi
慎治 峰岸
Kazuhide Koyama
一英 小山
Hirobumi Sumi
博文 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3067997A priority Critical patent/JPH04280425A/ja
Priority to US07/848,123 priority patent/US5290731A/en
Publication of JPH04280425A publication Critical patent/JPH04280425A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • H10W20/0523—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein by irradiating with ultraviolet or particle radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関し、特にチタン（Ｔｉ）系
材料層を含むバリヤメタルに被覆された接続孔にアルミ
ニウム（Ａｌ）系材料を均一に埋め込むことを可能とす
る方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等にみられる
ように、半導体装置のデザイン・ルールが高度に縮小さ
れるに伴い、下層配線と上層配線の接続を図るために層
間絶縁膜に開口される接続孔の開口径も微細化し、アス
ペクト比が１を越えるようになってきている。上層配線
は一般にスパッタリング法によりＡｌ系材料を被着させ
ることにより形成されているが、かかる高アスペクト比
を有する接続孔を埋め込むにはもはや十分な段差被覆性
（ステップ・カバレッジ）が達成されにくく、断線を生
ずる原因ともなっている。
【０００３】そこで、段差被覆性の不足を改善するため
の対策として、近年、高温バイアス・スパッタリング法
が提案されている。この技術は、たとえば月刊セミコン
ダクター・ワールド１９８９年１２月号１８６〜１８８
ページ（プレスジャーナル社刊）、あるいはＩＥＥＥ／
ＩＲＰＳ（１９８９年）２１０〜２１４ページ等に紹介
されているように、ウェハをヒータ・ブロック等を介し
て数百℃に加熱し、かつ該ヒータ・ブロックを介してＲ
Ｆバイアスを印加しながらスパッタリングを行うもので
ある。この方法によれば、高温によるＡｌのリフロー効
果とバイアス印加によるイオン衝撃とにより段差被覆性
を改善し、平坦な表面を有するＡｌ系材料層を形成する
ことができる。これらの論文には、Ａｌ系材料層の下地
としてＴｉ層を設けた場合に、該Ｔｉ層がＡｌ原子の表
面移動（マイグレーション）に寄与して優れた段差被覆
性が達成されることが報告されている。
【０００４】
【発明が解決しようとする課題】ところで、上記Ａｌ系
材料層の下地として設けられるＴｉ層は、言うまでもな
くバリヤメタルとしての機能を期待されているものであ
る。しかし、Ｔｉ層は低抵抗のオーミック・コンタクト
を達成する観点からは優れたコンタクト材料であるもの
の、単独ではバリアメタルとしての機能を十分に果たし
得ない。シリコン（Ｓｉ）基板とＡｌ系材料層との間に
Ｔｉ層が単独で介在されていても、ＳｉとＴｉの反応，
およびＴｉとＡｌの反応の両方が進行するために、Ｓｉ
基板へのＡｌスパイクの発生が防止できないからである
。そこで通常は、Ｔｉ層の上にさらにたとえばＴｉＮ層
を積層した２層構造のバリヤメタル（Ｔｉ／ＴｉＮ系）
が採用されている。さらに近年では、上記ＴｉＮ層の成
膜時に酸素を導入してＴｉＯＮ層とした２層構造のバリ
ヤメタル（Ｔｉ／ＴｉＯＮ系）も提案されている。 これは、ＴｉＮの粒界に酸素を偏析させることにより、
Ａｌの粒界拡散の防止効果を一層高めることを意図した
ものである。
【０００５】ところが、高温スパッタリングの過程では
Ａｌ系材料は固体と液体の中間的な状態にあって下地の
表面モホロジーに極めて敏感である。コンタクト部に予
め上述のようなＴｉ／ＴｉＯＮ系のバリヤメタルが形成
されている場合、Ａｌ系材料層を高温バイアス・スパッ
タリング法により被着形成しようとしても、接続孔の均
一な埋め込みが困難となることが問題化してきた。たと
えば、図６に示されるように、層間絶縁膜２１上にＴｉ
層２２およびＴｉＯＮ層２３が順次積層されてなるバリ
ヤメタル２７が形成された基体を考える。この基体上に
高温バイアス・スパッタリング法によりＡｌ系材料２６
を被着しようとしても、該Ａｌ系材料２６はＴｉＯＮ層
２３上で十分に流動化しない。これは、同図にも模式的
に描かれているとおり、ＴｉＯＮ層２３が粒径５０〜２
００Å程度の柱状結晶構造を有しており、その表面モホ
ロジーの粗さゆえにＡｌ系材料２６に対して濡れ性およ
び反応性に劣っているからである。これは、Ｔｉ層２２
が比較的大きな結晶粒径を有し、平滑な表面モホロジー
を有しているのと対照的である。本発明者らは、ＴｉＯ
Ｎ層２３とＡｌ系材料２６との界面における反応を促進
させる意味で成膜速度を一般的な成膜速度の半分程度に
低下させることも試みたが、やはり埋め込み特性は改善
されなかった。
【０００６】そこで、この問題に対する対策としてたと
えば図７に示されるように、Ａｌとの濡れ性および反応
性に元来優れるＴｉを上記ＴｉＯＮ層２３の上にさらに
積層することも考えた。つまり、バリヤメタル２５をＴ
ｉ層２２層，ＴｉＯＮ層２３，Ｔｉ層２４の３層構造と
するわけである。しかしながら、Ｔｉ層２４を被着させ
ることにより表面凹凸はむしろ強調されてしまい、Ａｌ
系材料２６を該Ｔｉ層２４の表面で良好に流動化させる
には至らなかった。
【０００７】以上、図６および図７を用いて説明した状
態が実際にコンタクト・ホールの近傍で発生するとどの
ような不都合が生ずるかを説明したものが図８（ａ）お
よび（ｂ）である。図８における各部の番号は、図６お
よび図７との共通部分については同一番号としてある。 まず図８（ａ）に示される基体は、予め不純物拡散領域
２９が形成されたシリコン基板２８上に、該不純物拡散
領域２９に臨んで開口するコンタクト・ホール３０を有
する層間絶縁膜２１が形成され、さらに基体の全面を被
覆してＴｉ／ＴｉＯＮ系のバリヤメタル２７，もしくは
Ｔｉ／ＴｉＯＮ／Ｔｉ系のバリヤメタル２５が形成され
たものである。しかし、上記バリヤメタル２５（２７）
はいずれも表面モホロジーが粗いので、高温バイアス・
スパッタリングにより被着されたＡｌ系材料２６はコン
タクト・ホール３０の開口端付近で十分に流動すること
ができない。この状態のままＡｌ系材料２６の被着がさ
らに進行すると、表面上はコンタクト・ホール３０がＡ
ｌ系材料２６により埋め込まれた様に見えても、その内
部には鬆（す）３１が発生した状態となり易い。さらに
、このような粗い表面上ではＡｌ系材料２６が成長する
きっかけとなる核が一度に多数生成するために該Ａｌ系
材料層２６の結晶粒径も微細化し、エレクトロマイグレ
ーション耐性が劣化するという問題もある。
【０００８】このように、従来の技術では高いバリヤ性
と優れた段差被覆性を同時に満足し得るコンタクト形成
を行うことが困難である。そこで本発明は、これらの要
求を同時に満足し得る配線形成方法を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明の配線形成方法は
、上述の目的を達成するために提案されるものである。 すなわち、本願の第１の発明にかかる配線形成方法は、
基板上の絶縁膜に開口された接続孔の少なくとも底部お
よび側壁部をＴｉ系積層膜を含むバリヤメタルで被覆し
た後、少なくとも前記接続孔を充填するごとくＡｌ系材
料層を形成する方法であって、前記バリヤメタルの形成
工程の一部で該バリヤメタルの表層部の結晶粒径を増大
させる操作を行うことを特徴とするものである。
【００１０】本願の第２の発明にかかる配線形成方法は
、前記操作がバイアス・スパッタリングであることを特
徴とするものである。
【００１１】本願の第３の発明にかかる配線形成方法は
、前記操作がレーザ照射であることを特徴とするもので
ある。
【００１２】本願の第４の発明にかかる配線形成方法は
、前記操作がランプ・アニールであることを特徴とする
ものである。
【００１３】
【作用】本発明は、Ｔｉ系材料層を含むバリヤメタルの
形成工程の一部において、該バリヤメタルの表層部の結
晶粒径を増大させる操作が行われることを特徴とする。 ここで、バリヤメタルに含まれるＴｉ系材料層の数は単
数でも複数でも良いが、複数である場合には、結晶粒径
を増大させる操作がどの段階で行われるかにより幾つか
のプロセス・パターンが考えられる。上記操作がバリヤ
メタル形成の最終段階で行われる場合には、最上部のＴ
ｉ系材料層において結晶粒子が大粒径化する他、操作の
種類によってはその影響が下層側のＴｉ系材料層にも及
んで大粒径化が生じたり、もしくは最上部の数層の合金
化反応に伴って大粒径化が生じたりする。また、上記操
作がバリヤメタル形成の途中段階で行われる場合には、
その段階において少なくとも最上層を構成している層の
表面モホロジーが改善される等の理由により、その上に
積層されるＴｉ系材料層の大粒径化が促進される。いず
れにしても、本発明によればバリヤメタルの表層部にお
いては結晶粒子が成長した状態となっており、表面モホ
ロジーが平滑化される。したがって、高温バイアス・ス
パッタリングのように表面モホロジーに敏感なプロセス
によりＡｌ系材料を被着する際にもその流動性が高めら
れ、鬆の発生等を防止することができる。また、かかる
大粒径化によりＴｉ系材料中におけるＡｌの粒界拡散も
抑制されるので、バリヤ性を向上させることが可能とな
る。さらに、バリヤメタルの上に成膜されるＡｌ系材料
層の結晶粒径も増大するため、エレクトロマイグレーシ
ョン耐性が向上し、信頼性の高い配線形成が可能となる
。
【００１４】本願の第２ないし第４の発明は、上述の大
粒径化を可能とする手段としてそれぞれバイアス・スパ
ッタリング、レーザ照射、ランプ・アニールを行うもの
である。バイアス・スパッタリングによれば、成膜過程
で膜の堆積と平坦化とが競合して進行するために、緻密
なＴｉ系材料層を成膜することができ、その上にさらに
別のＴｉ系材料を積層する場合にもその粒径を大きなも
のとすることができる。レーザ照射により大粒径化が可
能となることについては、過去の研究から確認されてい
る。たとえば本発明者らの中の１人は、チタン・シリサ
イド（ＴｉＳｉ２　）の結晶粒径をＸｅＣｌエキシマ・
レーザ照射により２．５〜１０μｍ程度まで成長させた
研究を、第３７回応用物理学関係連合講演会（１９９０
年春季）講演予稿集第２分冊５９２ページ，演題番号２
９ａ−ＺＡ−１０に発表している。レーザ・パワーがあ
る程度大きければ、バリヤメタルの最上層を構成するＴ
ｉ系材料層のみならず、その下層側のＴｉ系材料層も大
粒径化もしくは平滑化することができる。さらにランプ
・アニールによれば、バリヤメタルの表面の数層を合金
化させること等が可能となり、やはりバリヤメタルの表
層部を大粒径化することが可能となる。
【００１５】なお、本願の第３の発明において行われる
レーザ照射に関連する技術としては、本願出願人が先に
発明協会公開技報，公技番号９０−１６９０９において
エキシマ・レーザ照射によりＴｉＮ（１１１）膜の表面
を溶融，平滑化する技術を開示している。しかしこのＴ
ｉＮ（１１１）膜は、層間絶縁膜に開口された接続孔が
多結晶シリコンやタングステン（Ｗ）等のプラグ材料で
平坦化された後に、Ａｌ上層配線の単結晶成長を可能と
するためにバリヤ層を兼ねて被着されたものであり、接
続孔内部には形成されていない。これに対し本発明は、
Ａｌ系材料による接続孔の均一な埋め込みを目的として
Ｔｉ系材料層を含むバリヤメタルにレーザ照射を始めと
する種々の操作を行うものであり、上記技術とは目的も
効果も異なるものである。
【００１６】
【実施例】以下、本発明の具体的な実施例について図１
ないし図５を参照しながら説明する。ただし、これらの
図面において、共通の部分については同一の番号を付し
て説明する。
【００１７】実施例１ 本実施例は、本願の第２の発明を適用し、Ｔｉ／ＴｉＯ
Ｎ／Ｔｉ系のバリヤメタルを形成する工程において、Ｔ
ｉＯＮ層をバイアス・スパッタリングにより形成し、こ
れにより上層側のＴｉ層の大粒径化を図った例である。 このプロセスを、図１（ａ）ないし（ｄ）を参照しなが
ら説明する。まず、図１（ａ）に示されるように、酸化
シリコン等からなる層間絶縁膜１上に、厚さ約３００Å
の下層側Ｔｉ層２をスパッタリングにより形成した。こ
のときの条件は、一例としてＡｒ流量１００ＳＣＣＭ，
ガス圧０．４７Ｐａ（３．５ｍＴｏｒｒ），ＤＣスパッ
タ・パワー４ｋＷ，基板温度３００℃，基板温度１５０
℃とした。上記下層側Ｔｉ層２は、同図にも模式的に示
されるように、比較的粒径が大きく、平坦な表面モホロ
ジーを有している。
【００１８】次に、図１（ｂ）に示されるように、前記
下層側Ｔｉ層２の上に厚さ約７００ÅのＴｉＯＮ層３を
バイアス・スパッタリングにより積層した。このときの
条件は、一例としてＡｒ流量４０ＳＣＣＭ，Ｎ２　−６
％Ｏ２　混合ガス流量７０ＳＣＣＭ，ガス圧０．４７Ｐ
ａ（３．５ｍＴｏｒｒ），ＤＣスパッタ・パワー５ｋＷ
，基板温度１５０℃，ＲＦスパッタ・パワー１００Ｗ（
１３．５６ＭＨｚ）とした。このバイアス・スパッタリ
ングの過程では、膜の堆積と逆スパッタリング効果によ
る平坦化とが競合する機構で成膜が進行するため、同図
にも模式的に示されるように、比較的平坦な表面モホロ
ジーを有するＴｉＯＮ層３が形成された。このＴｉＯＮ
層３の表面モホロジーは、前述の図６に模式的に示され
るＴｉＯＮ層２３のそれとは極めて異なっている。
【００１９】次に、図１（ｃ）に示されるように、前記
ＴｉＯＮ層３の上に厚さ約３００Åの上層側Ｔｉ層４を
スパッタリングにより積層した。このときの条件は、前
述の下層側Ｔｉ層２の成膜時と同様で良い。ここでは、
下地となるＴｉＯＮ層３が良好な表面モホロジーを有す
るために、上層側Ｔｉ層４は下層側Ｔｉ層２と同様に大
きな結晶粒径をもって成膜された。この上層側Ｔｉ層４
の結晶粒径は、前述の図７に模式的に示されるＴｉ層２
４のそれよりも遙かに大きい。
【００２０】このようにして形成された下層側Ｔｉ層２
，ＴｉＯＮ層３，上層側Ｔｉ層４からなるバリヤメタル
５上では、図１（ｄ）に示されるように、Ａｌ−１％Ｓ
ｉ材料層６に対する濡れ性および反応性が従来と比べて
大きく改善された。
【００２１】なお、本発明は上述の実施例に何ら限定さ
れるものではなく、たとえばＴｉＯＮ層３を成膜する際
の雰囲気中にＡｒ等の希ガスが含有されていても良い。 またスパッタ・パワーについても、十分な平坦化が期待
できかつ下地に損傷を与えない範囲であれば、おおよそ
５０〜３００Ｗの実用範囲で適宜設定して構わない。さ
らに、上記ＴｉＯＮ層３の代わりにＴｉＮ層やＴｉＷ層
等をバイアス・スパッタリング法により成膜しても、同
様の効果が期待できる。
【００２２】実施例２ 本実施例は、本願の第３の発明を適用し、Ｔｉ／ＴｉＯ
Ｎ系のバリヤメタルを形成する工程において、ＴｉＯＮ
層を形成した後にエキシマ・レーザ照射を行うことによ
り該ＴｉＯＮ層の大粒径化ならびに平滑化を図った例で
ある。このプロセスを、図２（ａ）ないし（ｃ）を参照
しながら説明する。まず、図２（ａ）に示されるように
、酸化シリコン等からなる層間絶縁膜１上に、厚さ約５
００Åの下層側Ｔｉ層２および厚さ約１０００ÅのＴｉ
ＯＮ層３ａをそれぞれスパッタリングにより順次積層し
た。ここで、下層側Ｔｉ層２の成膜条件は実施例１で述
べた条件と同様である。一方、ＴｉＯＮ層３ａの成膜条
件は、実施例１で述べた条件からＲＦバイアス・パワー
印加を除外したものである。つまり、このＴｉＯＮ層３
ａはバイアス・スパッタリングではなく通常のスパッタ
リングにより成膜した。したがって、その表面モホロジ
ーはたとえば前述の図６に示される従来のものと同様、
粗いものであった。以下、本明細書中では、大粒径化も
しくは平滑化されていない層については、図番に添字ａ
を付して表すものとする。
【００２３】次に、たとえばＸｅＣｌエキシマ・レーザ
をレーザ・パワー３２Ｗ，エネルギー密度１０００ｍＪ
／ｃｍ２　，照射時間２０ｎｓｅｃの条件で照射し、図
２（ｂ）に示されるように、上記ＴｉＯＮ層３ａを大粒
径化かつ平坦化してＴｉＯＮ層３とした。
【００２４】このようにして形成された下層側Ｔｉ層２
とＴｉＯＮ層３からなるバリヤメタル７上では、図２（
ｃ）に示されるように、Ａｌ−１％Ｓｉ材料層６に対す
る濡れ性および反応性が従来と比べて大きく改善された
。
【００２５】なお、本発明は上述の実施例に何ら限定さ
れるものではなく、たとえばレーザ照射はおおよそ８０
０ｍＪ／ｃｍ２　以上のエネルギー密度が達成できる条
件であれば、上述のＸｅＣｌ以外の他のエキシマ・レー
ザ光源や、通常の紫外レーザ光源等を使用することがで
きる。
【００２６】実施例３ 本実施例は、本願の第３の発明を適用し、Ｔｉ／ＴｉＯ
Ｎ／Ｔｉ系のバリヤメタルを形成する工程において、上
層側Ｔｉ層を成膜した後にエキシマ・レーザ照射を行う
ことにより、少なくとも該上層側Ｔｉ層の大粒径化なら
びに平滑化を図った例である。このプロセスを、図３（
ａ）ないし（ｃ）を参照しながら説明する。まず、図３
（ａ）に示されるように、酸化シリコン等からなる層間
絶縁膜１上に厚さ約３００Åの下層側Ｔｉ層２、厚さ約
７００ÅのＴｉＯＮ層３ａ、厚さ約３００Åの上層側Ｔ
ｉ層４ａをそれぞれスパッタリングにより順次積層した
。ここで、下層側Ｔｉ層２および上層側Ｔｉ層４ａの成
膜条件は実施例１で述べたものと同様であり、ＴｉＯＮ
層３ａの成膜条件は実施例２で述べたものと同様である
。この段階では、ＴｉＯＮ層３ａおよび上層側Ｔｉ層４
ａの表面モホロジーは粗い。
【００２７】次に、たとえばＸｅＣｌエキシマ・レーザ
をレーザ・パワー３２Ｗ，エネルギー密度１０００ｍＪ
／ｃｍ２　，照射時間２０ｎｓｅｃの条件で照射し、図
３（ｂ）に示されるように、上層側Ｔｉ層４ａをアニー
ル効果により大粒径化かつ平坦化してＴｉ層４とした。 レーザ・パワーがそれほど大きくない場合にはＴｉ層４
ａのみを平坦化することが可能であるが、上述のレーザ
照射条件ではその下層側のＴｉＯＮ層３ａもアニールさ
れ、大粒径化されると共に平坦化されてＴｉＯＮ層３と
なった。
【００２８】このようにして形成された下層側Ｔｉ層２
，ＴｉＯＮ層３，上層側Ｔｉ層４からなるバリヤメタル
５上では、図３（ｃ）に示されるように、Ａｌ−１％Ｓ
ｉ材料層６に対する濡れ性および反応性が従来と比べて
大きく改善された。
【００２９】実施例４ 本実施例は、本発明の第４の発明を適用し、Ｔｉ／Ｔｉ
ＯＮ／ＴｉＳｉ２　系のバリヤメタルの形成工程におい
て、ランプ・アニールによるＴｉＳｉ２　の形成と大粒
径化とを同時に達成した例である。このプロセスを、図
４（ａ）ないし（ｃ）を参照しながら説明する。まず、
図４（ａ）に示されるように、酸化シリコン等からなる
層間絶縁膜１上に厚さ約３００Åの下層側Ｔｉ層２およ
び厚さ約７００ÅのＴｉＯＮ層３ａを実施例２で述べた
条件にしたがって成膜した。続いて、たとえばＣＶＤに
より厚さ約２００Åの多結晶シリコン層８を堆積させ、
熱酸化により該多結晶シリコン層８の表面に厚さ約５０
Åの酸化シリコン層９を形成し、さらに上記下層側Ｔｉ
層２と同様の成膜条件により上層側Ｔｉ層１０を成膜し
た。
【００３０】次に、２段階のランプ・アニールによるシ
リサイド化を行った。すなわち、まずＡｒ雰囲気中，約
６００℃にて１段階目のランプ・アニールを行い、上記
上層側Ｔｉ層１０の一部と多結晶シリコン層８とを酸化
シリコン層９を介して反応させ、ＴｉＳｉ層（図示せず
。）を形成した。続いて、たとえばアンモニアと過酸化
水素水の混合溶液を用いて上記上層側Ｔｉ層１０の未反
応部分を選択的にエッチング除去した。さらに、約８０
０℃にて２段階目のランプ・アニールを行って上記Ｔｉ
Ｓｉ層と多結晶シリコン層８とをさらに反応させ、図４
（ｂ）に示されるように、大粒径の結晶粒子からなり平
坦な表面を有するＴｉＳｉ２　層１１を形成した。
【００３１】ここで、上述のシリサイド化方法は、従来
の一般的なサリサイド（ＳＡＬＩＣＩＤＥ＝ｓｅｌｆ　
　ａｌｉｇｎｅｄ　　ｓｉｌｉｃｉｄｅ）の形成プロセ
スを改良したものである。すなわち、従来のようにシリ
コン系材料上に直接にＴｉ層を積層して熱処理を施すの
ではなく、まずシリコン系材料層の上に酸化シリコン層
を介してＴｉ層を積層してから不活性ガス雰囲気中で熱
処理を施してシリサイド化を行っている。このプロセス
の詳細については、本願出願人が先にたとえば特開平２
−２６０６３０号公報に開示しているとおりであり、シ
リサイド化反応が酸化物層を介して行われることからＳ
ＩＴＯＸ（＝ｓｉｌｉｃｉｄａｔｉｏｎ　　ｔｈｒｏｕ
ｇｈ　　ｏｘｉｄｅ）という呼称を提唱している。また
、上述のようにランプ・アニールを２段階に分けて行っ
ているのは、シリサイド化反応の制御性を高めるためで
ある。
【００３２】このようにして形成された下層側Ｔｉ層２
，ＴｉＯＮ層３，ＴｉＳｉ２　層１１からなるバリヤメ
タル１２上では、図４（ｃ）に示されるように、Ａｌ−
１％Ｓｉ材料層６に対する濡れ性および反応性が従来と
比べて大きく改善された。なお、ＴｉＳｉ２　の電気抵
抗率は約１２μΩ・ｃｍであってＴｉの５５μΩ・ｃｍ
よりも遙かに低いので、エレクトロマイグレーション耐
性を向上させる観点からも上記ＴｉＳｉ２　層１１の形
成は有利である。
【００３３】上述のように、４例の実施例において形成
されたバリヤメタル５，７，１２上ではいずれもＡｌ−
１％Ｓｉ材料層６が良好な濡れ性および反応性を示した
が、このことによりコンタクト・ホールの埋め込みを高
い信頼性および再現性をもって行うことが可能となる。 この様子を図５を用いて説明する。図５は、予め不純物
拡散領域１４が形成されたシリコン基板１３上に、該不
純物拡散領域１４に臨んで開口するコンタクト・ホール
１５を有する層間絶縁膜１が形成され、さらに基体の全
面を被覆してＴｉ／ＴｉＯＮ／Ｔｉ系のバリヤメタル５
，またはＴｉ／ＴｉＯＮ系のバリヤメタル７，またはＴ
ｉ／ＴｉＯＮ／ＴｉＳｉ２　系のバリヤメタル１２が形
成され、さらに基体の全面が厚さ約５０００ÅのＡｌ−
１％Ｓｉ材料層６により被覆された状態を示すものであ
る。
【００３４】ここで、上記Ａｌ−１％Ｓｉ材料層６を形
成するための高温バイアス・スパッタリングは、従来公
知の１段階プロセスや２段階プロセスにより行うことが
できる。たとえば上記１段階プロセスは、一例としてＡ
ｒ流量１００ＳＣＣＭ，ガス圧０．４７Ｐａ（３．５ｍ
Ｔｏｒｒ），ＤＣスパッタ・パワー４．５ｋＷ，ＲＦバ
イアス・パワー０Ｖ，基板温度５００℃の条件で実施す
ることができる。また、上記２段階プロセスでは、一例
としてＡｒ流量１００ＳＣＣＭ，ガス圧０．４７Ｐａ（
３．５ｍＴｏｒｒ），ＤＣスパッタ・パワー２２．５ｋ
Ｗ，ＲＦバイアス・パワー０Ｖ，基板加熱なしの条件で
１０００Å程度の成膜を行った後、ＤＣスパッタ・パワ
ー１０．５ｋＷ，ＲＦバイアス・パワー３００Ｖ（１３
．５６ＭＨｚ），基板温度５００℃の条件で４０００Å
程度の成膜を行う。成膜プロセスを２段階に分け、その
最初の段階において基板加熱を行わないのは、成膜の初
期から基板を高温に加熱した場合にしばしば観察される
島状成長を防止するためである。いずれの方法によって
もコンタクト・ホール１５はＡｌ−１％Ｓｉ材料層６に
より均一に埋め込まれ、前述の図８（ｂ）に示したよう
な鬆３１は発生しなかった。また、上記Ａｌ−１％Ｓｉ
材料層６は、バリヤメタル５，７，１２の表層部の結晶
状態を反映して結晶粒子が大粒径化されており、エレク
トロマイグレーション耐性も向上していた。
【００３５】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば従来は困難であった高いバリヤ性と優れ
た段差被覆性との両立が可能となる。したがって、Ａｌ
系材料による接続孔の埋め込みを高い信頼性および再現
性をもって行うことができ、基体の平坦化が可能となる
。また、バリヤメタルの表層部が大粒径化されているこ
とにより、その上に成長されるＡｌ系材料層の結晶粒径
も増大するので、エレクトロマイグレーション耐性も向
上する。したがって、本発明は微細なデザイン・ルール
にもとづき高集積度および高性能を要求される半導体装
置の製造に極めて好適である。
【図面の簡単な説明】
【図１】　　本願の第２の発明の一適用例をその工程順
にしたがって示す模式的断面図であり、（ａ）は層間絶
縁膜上に下層側Ｔｉ層が形成された状態、（ｂ）はバイ
アス・スパッタリングによりＴｉＯＮ層が形成された状
態、（ｃ）は上層側Ｔｉ層が形成された状態、（ｄ）は
バリヤメタル上でＡｌ−１％Ｓｉ材料層が良好に流動す
る状態をそれぞれ示す。
【図２】　　本願の第３の発明の一適用例をその工程順
にしたがって示す模式的断面図であり、（ａ）は層間絶
縁膜上にＴｉ層およびＴｉＯＮ層が順次形成された状態
、（ｂ）はレーザ照射によりＴｉＯＮ層が大粒径化およ
び平坦化された状態、（ｃ）はバリヤメタル上でＡｌ−
１％Ｓｉ材料層が良好に流動する状態をそれぞれ示す。
【図３】　　本願の第３の発明の他の適用例をその工程
順にしたがって示す模式的断面図であり、（ａ）は層間
絶縁膜上に下層側Ｔｉ層，ＴｉＯＮ層，上層側Ｔｉ層が
順次形成された状態、（ｂ）はレーザ照射により少なく
ともＴｉ層が大粒径化および平坦化された状態、（ｃ）
はバリヤメタル上でＡｌ−１％Ｓｉ材料層が良好に流動
する状態をそれぞれ示す。
【図４】　　本願の第４の発明の一適用例をその工程順
にしたがって示す模式的断面図であり、（ａ）は層間絶
縁膜上に下層側Ｔｉ層，ＴｉＯＮ層，多結晶シリコン層
，酸化シリコン層，上層側Ｔｉ層が順次形成された状態
、（ｂ）はランプ・アニールによりＴｉＳｉ２　層が形
成された状態、（ｃ）はバリヤメタル上でＡｌ−１％Ｓ
ｉ材料層が良好に流動する状態をそれぞれ示す。
【図５】　　本発明の配線形成方法によりバリヤメタル
を有するコンタクト・ホール内にＡｌ−１％Ｓｉ材料層
が良好に埋め込まれた状態を示す概略断面図である。
【図６】　　従来の配線形成方法において、ＴｉＯＮ層
上でＡｌ系材料が良好に流動しない状態を示す模式的断
面図である。
【図７】　　従来の配線形成方法において、上層側Ｔｉ
層上でＡｌ系材料が良好に流動しない状態を示す模式的
断面図である。
【図８】　　従来の配線形成方法における問題点を説明
するための模式的断面図であり、（ａ）はコンタクト・
ホールの埋め込みの初期状態、（ｂ）はコンタクト・ホ
ールが良好に埋め込まれずに鬆が発生した状態をそれぞ
れ示す。
【符号の説明】
１　　　　　　　　　　・・・層間絶縁膜２　　　　　
　　　　　・・・下層側Ｔｉ層３　　　　　　　　　　
・・・ＴｉＯＮ層３ａ　　　　　　　　・・・（表面モ
ホロジーの粗い）ＴｉＯＮ層 ４，１０　　　　・・・上層側Ｔｉ層 ４ａ　　　　　　　　・・・（表面モホロジーの粗い）
上層側Ｔｉ層 ５，７，１２・・・バリヤメタル

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　基板上の絶縁膜に開口された接続孔の
    少なくとも底部および側壁部をチタン系材料層を含むバ
    リヤメタルで被覆した後、少なくとも前記接続孔を充填
    するごとくアルミニウム系材料層を形成する配線形成方
    法において、前記バリヤメタルの形成工程の一部で該バ
    リヤメタルの表層部の結晶粒径を増大させる操作を行う
    ことを特徴とする配線形成方法。
  2. 【請求項２】　　前記操作がバイアス・スパッタリング
    であることを特徴とする請求項１記載の配線形成方法。
  3. 【請求項３】　　前記操作がレーザ照射であることを特
    徴とする請求項１記載の配線形成方法。
  4. 【請求項４】　　前記操作がランプ・アニールであるこ
    とを特徴とする請求項１記載の配線形成方法。
JP3067997A 1991-03-07 1991-03-07 配線形成方法 Withdrawn JPH04280425A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3067997A JPH04280425A (ja) 1991-03-07 1991-03-07 配線形成方法
US07/848,123 US5290731A (en) 1991-03-07 1992-03-09 Aluminum metallization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3067997A JPH04280425A (ja) 1991-03-07 1991-03-07 配線形成方法

Publications (1)

Publication Number Publication Date
JPH04280425A true JPH04280425A (ja) 1992-10-06

Family

ID=13361110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3067997A Withdrawn JPH04280425A (ja) 1991-03-07 1991-03-07 配線形成方法

Country Status (2)

Country Link
US (1) US5290731A (ja)
JP (1) JPH04280425A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685960A (en) * 1995-11-27 1997-11-11 Applied Materials, Inc. Method for forming aluminum contacts
US5985754A (en) * 1996-02-15 1999-11-16 Nec Corporation Method of forming a void-free contact plug
KR100401498B1 (ko) * 2001-01-11 2003-10-17 주식회사 하이닉스반도체 반도체장치의 배리어층 형성방법
KR100477834B1 (ko) * 1997-12-27 2005-07-04 주식회사 하이닉스반도체 티타늄실리사이드막형성방법
JP2007175862A (ja) * 2005-11-30 2007-07-12 Semiconductor Energy Lab Co Ltd 微小構造体及びその作製方法並びに微小電気機械式装置
CN110118806A (zh) * 2019-05-29 2019-08-13 兰州大学 陶瓷管型气体传感器及其制备方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
US6197686B1 (en) * 1992-03-03 2001-03-06 Sony Corporation Aluminum metallization by a barrier metal process
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
JP3216345B2 (ja) * 1993-04-06 2001-10-09 ソニー株式会社 半導体装置及びその作製方法
US5705429A (en) * 1993-10-04 1998-01-06 Yamaha Corporation Method of manufacturing aluminum wiring at a substrate temperature from 100 to 150 degrees celsius
JPH07130852A (ja) * 1993-11-02 1995-05-19 Sony Corp 金属配線材料の形成方法
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
JP3500707B2 (ja) * 1994-06-28 2004-02-23 ソニー株式会社 接続構造の形成方法、及び接続構造の設計方法
US5482897A (en) * 1994-07-19 1996-01-09 Lsi Logic Corporation Integrated circuit with on-chip ground plane
JP2778494B2 (ja) * 1994-12-26 1998-07-23 日本電気株式会社 電極薄膜およびその電極薄膜を用いた磁気抵抗効果型ヘッド
JPH08222564A (ja) * 1995-02-15 1996-08-30 Yamaha Corp 半導体装置の製造方法および半導体製造装置
US5738917A (en) * 1995-02-24 1998-04-14 Advanced Micro Devices, Inc. Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer
EP0732731A3 (en) * 1995-03-13 1997-10-08 Applied Materials Inc Treatment of a titanium nitride layer to improve resistance to higher temperatures
US5494860A (en) * 1995-03-14 1996-02-27 International Business Machines Corporation Two step annealing process for decreasing contact resistance
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
US5858184A (en) * 1995-06-07 1999-01-12 Applied Materials, Inc. Process for forming improved titanium-containing barrier layers
US5604155A (en) * 1995-07-17 1997-02-18 Winbond Electronics Corp. Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP2950218B2 (ja) * 1995-09-18 1999-09-20 ヤマハ株式会社 半導体装置の製造方法
US5918149A (en) * 1996-02-16 1999-06-29 Advanced Micro Devices, Inc. Deposition of a conductor in a via hole or trench
US5895266A (en) 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
KR100225946B1 (ko) * 1996-06-27 1999-10-15 김영환 반도체 소자의 금속 배선 형성방법
US5883002A (en) * 1996-08-29 1999-03-16 Winbond Electronics Corp. Method of forming contact profile by improving TEOS/BPSG selectivity for manufacturing a semiconductor device
GB2319532B (en) 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
GB2319533B (en) 1996-11-22 2001-06-06 Trikon Equip Ltd Methods of forming a barrier layer
US6107195A (en) * 1997-06-18 2000-08-22 Tokyo Electron Limited Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer
US6211075B1 (en) 1999-02-05 2001-04-03 Taiwan Semiconductor Manufacturing Company Method of improving metal stack reliability
US6380628B2 (en) * 1999-08-18 2002-04-30 International Business Machines Corporation Microstructure liner having improved adhesion
US6274465B1 (en) * 2000-03-30 2001-08-14 International Business Machines Corporataion DC electric field assisted anneal
SG100658A1 (en) 2000-03-30 2003-12-26 Ibm Dc or ac electric field business anneal
KR100439475B1 (ko) * 2001-09-28 2004-07-09 삼성전자주식회사 금속층 적층방법 및 장치
DE10217876A1 (de) * 2002-04-22 2003-11-06 Infineon Technologies Ag Verfahren zur Herstellung dünner metallhaltiger Schichten mit geringem elektrischen Widerstand
US7339274B2 (en) * 2004-08-17 2008-03-04 Agere Systems Inc. Metallization performance in electronic devices
US7375031B2 (en) * 2005-04-29 2008-05-20 Advanced Micro Devices, Inc. Technique for forming interconnect structures with reduced electro and stress migration and/or resistivity
DE102005020061B4 (de) * 2005-03-31 2016-12-01 Globalfoundries Inc. Technik zur Herstellung von Verbindungsstrukturen mit reduzierter Elektro- und Stressmigration und/oder geringerem Widerstand
US7312162B2 (en) * 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
US7422775B2 (en) * 2005-05-17 2008-09-09 Applied Materials, Inc. Process for low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7335611B2 (en) * 2005-08-08 2008-02-26 Applied Materials, Inc. Copper conductor annealing process employing high speed optical annealing with a low temperature-deposited optical absorber layer
US7429532B2 (en) * 2005-08-08 2008-09-30 Applied Materials, Inc. Semiconductor substrate process using an optically writable carbon-containing mask
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7732241B2 (en) * 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
US9224675B1 (en) 2014-07-31 2015-12-29 International Business Machines Corporation Automatic capacitance tuning for robust middle of the line contact and silicide applications

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113421A (ja) * 1985-11-13 1987-05-25 Toshiba Corp 半導体装置の製造方法
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US5162262A (en) * 1989-03-14 1992-11-10 Mitsubishi Denki Kabushiki Kaisha Multi-layered interconnection structure for a semiconductor device and manufactured method thereof
JP3011941B2 (ja) * 1989-03-31 2000-02-21 ソニー株式会社 半導体装置の製造方法
JPH03185722A (ja) * 1989-12-14 1991-08-13 Fujitsu Ltd 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685960A (en) * 1995-11-27 1997-11-11 Applied Materials, Inc. Method for forming aluminum contacts
US5851364A (en) * 1995-11-27 1998-12-22 Applied Materials, Inc. Method for forming aluminum contacts
US5985754A (en) * 1996-02-15 1999-11-16 Nec Corporation Method of forming a void-free contact plug
KR100477834B1 (ko) * 1997-12-27 2005-07-04 주식회사 하이닉스반도체 티타늄실리사이드막형성방법
KR100401498B1 (ko) * 2001-01-11 2003-10-17 주식회사 하이닉스반도체 반도체장치의 배리어층 형성방법
JP2007175862A (ja) * 2005-11-30 2007-07-12 Semiconductor Energy Lab Co Ltd 微小構造体及びその作製方法並びに微小電気機械式装置
CN110118806A (zh) * 2019-05-29 2019-08-13 兰州大学 陶瓷管型气体传感器及其制备方法

Also Published As

Publication number Publication date
US5290731A (en) 1994-03-01

Similar Documents

Publication Publication Date Title
JPH04280425A (ja) 配線形成方法
US5569961A (en) Semiconductor device having a multi-layer metallization structure
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US5084412A (en) Method of manufacturing a semiconductor device with a copper wiring layer
EP0552968B1 (en) Semiconductor device including a wiring layer
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
JPH077077A (ja) 半導体装置及びその製造方法
EP0794568A2 (en) Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer
JP3586899B2 (ja) 半導体装置およびその製造方法
JPH09326436A (ja) 配線形成方法
JP3672941B2 (ja) 半導体集積回路の配線構造体
US6069072A (en) CVD tin barrier layer for reduced electromigration of aluminum plugs
JPH0922907A (ja) 埋め込み導電層の形成方法
WO2023014486A1 (en) Barrier schemes for metallization using manganese and graphene
JPH07130854A (ja) 配線構造体及びその形成方法
JPH0536627A (ja) 配線形成方法
US6110829A (en) Ultra-low temperature Al fill for sub-0.25 μm generation of ICs using an Al-Ge-Cu alloy
JP3328358B2 (ja) 半導体装置の製造方法
JP3890722B2 (ja) 半導体装置の銅配線
JPH05144951A (ja) 配線形成方法
JPH1041386A (ja) 半導体装置の製造方法
JPH10106972A (ja) 電極配線構造の製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JP2000156357A (ja) 半導体装置およびその製造方法
JPH04264720A (ja) 配線形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514