JPH077077A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH077077A
JPH077077A JP5309549A JP30954993A JPH077077A JP H077077 A JPH077077 A JP H077077A JP 5309549 A JP5309549 A JP 5309549A JP 30954993 A JP30954993 A JP 30954993A JP H077077 A JPH077077 A JP H077077A
Authority
JP
Japan
Prior art keywords
layer
diffusion barrier
forming
metal
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5309549A
Other languages
English (en)
Inventor
Sang-In Lee
相忍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH077077A publication Critical patent/JPH077077A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/059—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by reflowing or applying pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 半導体ウェハー上に形成されたその表面部分
にシリル化層を有する拡散障壁層を含む半導体装置及び
その製造方法を提供する。 【構成】 半導体ウェハー１１上に拡散障壁層１３，１
５を形成し、この拡散障壁層１３，１５に、シリコン水
素化物を利用したプラズマ処理により又は SiH4 を利用
した反応性スパッタリング方法によりシリル化層１９を
形成する。このシリル化層１９に金属層を形成する場
合、拡散障壁層１３，１５と金属との湿潤性が向上され
粒子が大きく形成され、金属層の接触口又はブァイアホ
ールの段差塗布性を増加させる。又、シリル化層１９上
に金属層を形成した後高温熱処理すれば、金属層のリフ
ロー特性が良くなり接触口やブァイアホールの埋立を容
易にする。これにより、信頼性のよい金属配線が得ら
れ、後に続くシンタリング工程が要らなくなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、より具体的に本発明は配線層を含む半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の集積度の低い半導体装置におい
て、金属の段差塗布性は大きく問題とならなかった。と
ころが、最近には半導体装置の高集積化により接触口の
直径はハ−フミクロン位で非常に小さくなり、半導体基
板に形成された不純物注入領域は一層浅くなった。従っ
て、従来のアルミニウムを利用し配線を形成する方法
は、１μm 以下の接触口を埋め立てるのに困難であり、
ボイドが形成され金属配線層の信頼性を低下させるので
改善する必要性があった。従って、近来には半導体装置
の配線方法は半導体装置の速度、収率及び信頼性を決定
する要因となるので半導体製造工程の中一番重要な位置
を占めている。
【０００３】高いアスペクト比、スパッターされたアル
ミニウムの段差塗布性の不良によるボイド形成のような
問題点を解決するために、アルミニウムを溶融させ接触
口を埋め立てる方法を提示した。例えば、特開昭６１−
１３２８４８号（Yukiyasu Sugano 等) 、特開昭６３−
９９５４６号（Shinpei Iijima等）、特開昭６２−１０
９３４１号（清水雅裕等）等にはアルミニウム又はアル
ミニウム合金を蒸着した後、アルミニウムをアルミニウ
ムの溶融点以上の温度で加熱し液状アルミニウムを流動
させ接触口を埋め立てる。
【０００４】前記方法によれば、半導体ウェハーを水平
的に位置させ溶融された液状アルミニウムが接触口を適
当に埋め立てさせ、液状金属層は表面張力を小さくしよ
うとし固化の際収縮したり捩じれるようになり底部の半
導体物質を露出させ、熱処理温度が正確に調節できず一
定に反復再生しにくいという問題点等がある。又、金属
上の残余部分で接触口以外の部分は表面が荒くなり後続
くフォトリソグラフィー工程が困難である。
【０００５】又、米国特許第4、970、176 号（Tracy 等）
では、段差塗布性を向上させるための金属配線方法が提
示されている。即ち、前記特許には低温（約２００℃以
下）で所定の厚さの厚い金属層を蒸着した後、４００〜
５００℃の温度に温度を上昇させながら金属を蒸着させ
る。このような金属層は粒子成長、再結晶及びバルク拡
散を通じて後に蒸着される金属層の段差塗布性を向上さ
せる。
【０００６】前述した方法によるとしても、直径１μm
の接触口をアルミニウム又はアルミニウム合金で完全に
埋め立てることはできない。一方、Hisako Ono等はAl-S
i 膜の温度が５００℃以上の場合にAl-Si の液体性が急
に増加すると発表し５００〜５５０℃でAl-Si 膜を蒸着
し接触口を埋め立てる方法を提示したことがある（1990
VMIC Conference June 11〜12,pp.76〜82）。
【０００７】又、依田 孝等は５００〜５５０℃の温度
で金属を蒸着し接触口を埋め立てる方法を提示した（ヨ
−ロッパ特許出願第９０１０４８１４．０号、特開平０
２−２３９６６５号）。依田等の方法によれば、接触口
は金属で完全に埋め立てられるが、Al-Si 膜がエレクト
ロマイグレーション(electro-migration) に対しては強
い抵抗性を示し、ストレスマイグレーション(stress-mi
gration)に対しては弱い抵抗性を示す可能性が大きい。
又、Al膜内に含まれたSiがAl粒子境界で析出されるので
改善性は不十分である。従って、追加エッチング段階に
より接触口以外の全てのAl-Si 膜を取り除いた後Al-Si-
Cu膜を蒸着し配線を形成する必要がある。
【０００８】上記以外にも本発明者を含む C.S.Park 等
は１００℃以下の低温でアルミニウム合金を蒸着した
後、溶融点より少し低い温度である５５０℃で約３分の
間熱処理し接触口を完全に埋め立てる方法を開示した
（Proceedings of 1990 VMICConference,June 11〜1
2,pp.326 〜328 ）。前記の方法は１９９２年８月２４
日付けで出願された米国特許出願第０７／５８５、２１
８号（“半導体装置の金属配線形成方法”という名称で
１９９０年９月１９日付けで出願された米国特許出願第
０７／５８５、２１８号の一部係属出願である）に含ま
れている。前記低温蒸着されたアルミニウムは、５５０
℃熱処理の際に溶けないが、接触口内に移動し接触口を
完全に埋め立てる。
【０００９】前述した C.S.Park 等の方法によれば１０
０℃以下の低温で約５００Åのアルミニウムを蒸着した
後にも熱処理し大きさが 0.8μm でありアスペクト比が
約 1.0の接触口を完全に埋没させることができ、Yoda D
akashi等の方法の場合のような追加エッチング段階が不
必要である。このような利点のために、前記 C.S.Park
等の接触口埋没方法は当分野で多くの関心を引いてい
る。
【００１０】又、半導体の初期段階では純粋なアルミニ
ウムを使用し金属配線層を形成したが、純アルミニウム
層はシンタリング段階で温度が上がるにつれシリコン基
板内のシリコン原子と反応し接合スパイキングを発生す
るので、アルミニウムをシリコンで過飽和させたAl-1%S
i が金属配線層の材料として広く用いられてきた。しか
しながら、このような Al-1%Siを使用し半導体装置の配
線を形成する場合、約４５０℃以上の温度で熱処理する
時Al膜中のシリコンが析出されSi残砂を形成し接触口で
はシリコン粒子が固状エピタキシャル成長しSi−ノジュ
−ル(Si-nodule) が形成され配線の抵抗や接触抵抗を増
加させる。
【００１１】金属配線層とシリコン基板間の前記のよう
な反応によるAlスパイキングやSi残砂又はSi−ノジュ−
ルの形成を防止するために、配線層とシリコン基板又は
絶縁層の間に拡散障壁層を形成する方法が広く知られて
公知されている。例えば、米国特許第４、８９７、７０
９号（Yokoyama等）には拡散障壁層として窒化チタニウ
ム膜を接触口の内壁に形成する方法が述べられている。
又、特開昭６１−１８３９４２号には、Mo、W 、Tiある
いはTa等の耐火金属を蒸着し耐火金属層を形成する段
階、前記耐火金属層上に窒化チタニウム層を形成する段
階及び前記耐火金属層及び窒化チタニウム層より構成さ
れた二重膜を熱処理し、半導体基板と前記耐火金属層間
の反応によりこれらの界面に熱的に安定した化合物より
なる耐火金属シリサイド層を形成する段階を含む障壁層
形成方法が藤田一朗等により開示されている。この方法
によれば、障壁効果が向上される。このような拡散障壁
層を熱処理する工程は窒素雰囲気でアニーリングして遂
行する。拡散障壁層をアニーリングしない場合には４５
０℃以上の温度でアルミニウムやアルミニウム合金をス
パッタリングするとか後にシンタリングする場合接合ス
パイキング現象が発生する。
【００１２】又、萩田雅史は障壁金属とアルミニウム配
線との湿潤性を向上させ配線の質と収率を向上させるた
めに、障壁層である TiN層を熱処理した後SiやＯ2 をイ
オン注入する方法を提示した（特開昭６３−１７６０３
５号、特開平２−２６０５２号）。又、拡散障壁層を形
成する時、 TiN層を形成した後、熱処理し、再び TiN層
を形成させ障壁効果を増大させる方法が知られている。
【００１３】前記のように拡散障壁層の特性を改善し、
アルミニウムスパイキングやSi残砂の析出を防止する方
法以外にアルミニウム配線層を相異なる組成を有する複
合層に形成させることにより、アルミニウムスパイキン
グやSi残砂の形成を防止する方法も提示されている。例
えば、特開平０２−１５９０６５号（松本道一）には配
線層の形成の際に、先ずAl-Si 膜を形成し、その上に純
粋なAl層を形成した後、シンタリング工程でのSi残砂の
析出を防止する方法を開示した。又、S.I.Lee(本発明
者) による米国特許出願第０７／８２８，４５８号（１
９９２年１月３０日出願され現在係属中である）及び米
国特許出願第０７／９１０，８９４号（１９９２年７月
８日出願され現在係属中である）には、前記 C.S.Park
等の方法により、低温でアルミニウムを蒸着し、溶融点
以下の高温で熱処理し、接触口を埋め立てる時発生する
Si残砂の析出を防止するために、複合層を形成させる方
法が述べられている。前記米国特許出願第０７／８２
８，４５８号に述べられた方法によれば、所定の配線の
厚さの約１／３の厚さで、純粋なアルミニウムを低温で
蒸着し第１金属を形成し、前記第１金属層を約５５０℃
の温度で熱処理し、接触口を埋没させた後、再び約３５
０℃の温度で、Siを含むアルミニウム合金を蒸着し第２
金属層を形成する。このように、複合層を形成すること
により、後続くシンタリング工程でSi成分を含まない第
１金属層は第２金属層からSi成分を吸収しSi残砂の析出
が防止される。又、前記米国特許出願第０７／９１０、
８９４号に述べられた方法によると、Si成分を含むアル
ミニウム合金を先ず蒸着し、次いで、Si成分を含まない
純粋なアルミニウムやアルミニウム合金を蒸着して複合
層を形成した後、熱処理して接触口を埋め立てる。次
に、所定の厚さを持つよう追加でSi成分を含まないアル
ミニウム合金を蒸着し、パタニングして配線層を完成す
る。
【００１４】通常、拡散障壁層を形成した後、金属層を
形成するためにはウェハーを金属層形成のためのスパッ
ター装置に移送すべきなので大気に露出される。この
際、拡散障壁層の表面や粒子境界部分で酸化が発生し、
酸化された拡散障壁層上ではアルミニウム原子の移動度
が小さくなり、Al-1%Si-0.5%Cu合金を約 6,000Å位に常
温で蒸着する時、粒子大きさは 0.2μm 位の小さい粒子
が形成される。
【００１５】一方、大気に露出されない拡散障壁層では
約１μm までの大きい粒子が形成され、高温で熱処理し
たり高温スパッタリングしてアルミニウム膜を蒸着する
場合に、拡散障壁層はアルミニウムと反応しアルミニウ
ム膜の表面が非常に荒くなり、拡散障壁層の表面反射率
が落ち、後続く写真蝕刻工程で困難な点が発生する。拡
散障壁層として通常窒化チタニウムTiN 膜やTiW 膜（或
いはTiW(N)膜）が用いられている。前記膜は薄膜形成の
際粒子境界でアルミニウムやシリコンの拡散が完璧に防
止できない微細組織上の欠陥が存したり粒子境界が存す
る。このような問題を解決するため、“酸素スタッフィ
ング”方法により粒子境界での拡散経路を遮断させる方
法が知られている。拡散障壁層がＮ2 アニーリング工程
や大気に露出される場合に少量の酸素が混入され拡散障
壁効果が増進される。これをスタッフィング効果とい
う。
【００１６】一般的に TiNを蒸着した後、大気に露出さ
せれば大気中の酸素によりスタッフィング効果が現れ
る。又、前記特開平２−２６０５２の方法も拡散障壁層
の表面を酸素処理化させ障壁金属の特性を向上させる。
しかしながら、Ti又はTiN を蒸着し障壁層を形成させた
後大気に露出させたり、酸素を混入させTiN を蒸着した
り、酸素の混入された窒素雰囲気で障壁層をアニーリン
グする場合接触抵抗が増加し得る。
【００１７】従って、大気露出時間、蒸着の際の酸素混
入量、アニーリングの際の酸素混入量及びアニーリング
温度等の条件によりTiN 膜の障壁特性が変化する。障壁
金属のアニーリングは約４５０℃の温度で、Ｎ2 雰囲気
下で３０〜６０分の間遂行するのが最適だと知られてい
る。図１は拡散障壁層を形成した後酸素含有雰囲気に曝
された状態で拡散障壁層の表面に形成された酸化物層を
示す図面であり、図２は拡散障壁層を形成した後Ｎ 2 ア
ニーリングして拡散防止特性を向上させた後、拡散障壁
層の表面に形成された酸化物層を示す断面図である。
【００１８】図３は第１拡散障壁層を形成した後、イオ
ン注入又は窒素アニーリングした後、前記第１拡散障壁
層上に第２拡散障壁層を形成させて得た断面図である。
前記図３で、第１拡散障壁層と第２拡散障壁層の間に、
イオン注入による非晶質層や窒素アニーリングによる酸
化物層が中間層として存することが分かる。以上のよう
な拡散障壁層を形成した後、前記 C.S.Park 等の方法に
より又は高温スパッタリング方法によりアルミニウム配
線層を形成する場合には、拡散障壁層が大気に露出され
るので、拡散障壁層の表面と粒子境界部分に酸化物が存
するようになり拡散障壁層とアルミニウムとの湿潤性が
適量ではないので、蒸着の初期に形成される粒子の大き
さが小さくなる。従って、蒸着されたアルミニウム層の
プロファイルがよくなかったり、接触口埋没の際にボイ
ドが形成したり、又熱処理の際にアルミニウム層のプロ
ファイルが変形し好ましくない。
【００１９】図４〜図６は前記従来の拡散障壁層上にア
ルミニウムを蒸着し金属層を形成した後、金属層を熱処
理し接触口を埋没させる時、現れ得る配線層の不良を示
す。図４〜図６で参照番号１は半導体基板、参照番号２
は不純物のドーピング領域、参照番号３は絶縁膜（ＢＰ
ＳＧ膜）、参照番号４は拡散障壁層、参照番号６はAl合
金金属層を示す。図４は高温スパッタリングの際あるい
はAl蒸着の際に接触口の側壁で発生する、拡散障壁層と
アルミニウムの湿潤性の不良によるアルミニウム層の断
線不良７を示し、図５はAl金属を蒸着した後真空熱処理
したり、高温スパッタリング方法により接触口を埋没す
る場合に接触口に存するボイド８を示し、図６はAlを高
温でスパッタリングしたり、Al蒸着の後真空熱処理した
場合に発生したAl合金層の不良なプロファイル９を示
す。
【００２０】Hiroshi Nishimura 等はAlスパッタリング
の前にTiを蒸着した後連続的にAlを約５００℃で高温ス
パッタリングし直径が 0.5μm であり、アスペクト比が
1.6であるブァイアホールが埋め立てられると発表した
( “Reliable Submicron Vias using Aluminum Alloy
High Temperature Sputter Filling” pp.170〜176,VM
IC conference , 1991）。Hiroshi Nishimura 等によれ
ば、接触口埋没の原因はAlとTiの反応による。ところ
が、Al3Ti が生成する場合、アルミニウムとは違って後
続く工程でシンタリングの際４５０℃の温度でシリコン
の固溶度は約１５重量％までに非常に高くなる。従っ
て、接触口でAl3Ti が生成すれば、Al層と基板でAl3Ti
とSiが反応しアルミニウムスパイキングが発生する可能
性が高まる。のみならず、AlとTiが反応すれば、高温で
Alをスパッタリングしたり蒸着工程の後に C.S.Park の
方法により真空熱処理を遂行する際Alの表面が非常に荒
くなり、反射度が低下し後続く写真工程の困難さが発生
する。
【００２１】又、Si残砂の析出を防止するためにSiを含
まない金属を蒸着する場合にも、脆弱な拡散障壁層が存
する場合には、前記Alと基板が反応しAlスパイキングを
起こすおそれがある。図７は前記従来の技術で生成され
るアルミニウムスパイキングを示すための図面である。
同図で、参照番号は、図４〜図６の場合と同様に、参照
番号１は半導体基板、２は不純物のドーピング領域、３
は絶縁膜（ＢＰＳＧ膜）、４は拡散障壁層、６はAl合金
金属層、１０は前記アルミニウムスパイキングを示す。
【００２２】接触口で拡散障壁層の特性を向上させるた
めには拡散障壁層の表面と粒子境界に酸化物が存する状
態にするのが望ましい。ところが、このような酸化物の
存在は拡散障壁層とアルミニウムとの湿潤性を低下さ
せ、ボイドを形成させたり、熱処理の際に不良なプロフ
ァイルを有する金属層を形成させ半導体装置の配線層の
信頼度を低下させる。
【００２３】又、前述した米国特許出願第０７／８２
８、４５８号や米国特許出願第０７／９１０、８９４号
に開示された方法により複合層を形成する場合には、ア
ルミニウムの蒸着工程が複雑になり、処理量が減少した
り、拡散障壁層の形成条件がやかましくなって工程マー
ジンが狭くなり望ましくない。Dipankar Pramanik 等は
１７０℃でAl-1%Cu 合金を種々の下支膜に蒸着した実験
結果を発表したことがある（参照文献；“EFFECT OF UN
DERLAYER ON SPUTTERED ALUMINUM GRAIN STRUCTURE
AND ITS CORRELATION WITH STEP COVERAGE INSUBMICRO
N VIAS ”1990 VMIC Conference , June 12〜13 pp.332
〜334 ）。Dipankar Pramanik 等は下支膜の種類によ
り蒸着の際生成されるアルミニウムの粒子の大きさが異
なり、粒子が一番大きく形成されたTiW 膜上で一番良好
な段差塗布性が得られると教示している。このようなア
ルミニウムの段差塗布性は蒸着の際形成されるアルミニ
ウムの粒子の大きさと密接した関係にあることを示す。
即ち、蒸着の際形成されるアルミニウムの粒子が大きい
ほどアルミニウム層の接触口又はブァイアホール（層間
導通孔）に対する段差塗布性は良好となる。又、前記ア
ルミニウム粒子と下支膜間の湿潤性が良いほどアルミニ
ウム粒子は蒸着の際に大きく向上される。
【００２４】
【発明が解決しようとする課題】本発明の目的は拡散障
壁層の特性を改善すると同時に、アルミニウムと拡散障
壁層の湿潤性を向上させ、蒸着により形成されるアルミ
ニウム粒子の熱処理時移動度を増加させ、これにより配
線層の接触口の段差塗布性を向上させ、あるいは向上さ
せたりして接触口の埋没をより容易にする半導体装置を
提供することである。
【００２５】本発明の他の目的は拡散障壁層の特性を改
善しアルミニウムの移動度を増加させ接触口での段差塗
布性を向上させると同時に接触口を完全に埋め立てる信
頼性のある金属配線層形成方法を提供することである。
【００２６】
【課題を達成するための手段】前述した目的を達成する
ために本発明によると、半導体基板及び前記半導体基板
上に形成され、その表面部分にシリル化層を有する拡散
障壁層を含む半導体装置が提供される。前記拡散障壁層
はチタニウム、ジルコニウム、タンタル、モリブデン等
のような耐火金属又はこれらの耐火金属化合物より構成
され得る。前記拡散障壁層は耐火金属より構成された第
１拡散障壁層と耐火金属化合物より構成された第２拡散
障壁層より構成された複合膜であることが望ましい。
又、本発明の一態様によれば、前記シリル化層上に金属
化合物より構成されている第３拡散障壁層が形成される
こともできる。
【００２７】本発明によれば、半導体基板と、前記半導
体基板上に形成された絶縁膜と、前記絶縁膜に形成され
た凹部と、前記絶縁層上に形成され、シリル化層を含む
拡散障壁層と、前記凹部を完全に埋め立てる第１金属層
を含む半導体装置が提供される。前記シリル化層は前記
拡散障壁層の表面部分又は前記拡散障壁層の中間部分に
形成され得る。
【００２８】前記凹部は前記半導体基板の不純物ドーピ
ング領域を露出する接触口、前記半導体ウェハー上に形
成された下部導電層を露出するブァイア又は絶縁膜上に
形成された配線層のパタ−ン形成部分に形成されたグル
−ブである。又、本発明によれば、半導体ウェハー上に
拡散障壁層を形成する段階及び前記拡散障壁層にシリル
化層を形成させる段階を含む半導体装置の製造方法が提
供される。
【００２９】本発明の一態様によれば、前記シリル化層
をシリコン水素化物を利用したプラズマ処理により形成
させ得る。前記シリコン水素化物としては SiH4 又は S
i2H6等が挙げられる。本発明の他の態様によれば、前記
シリル化層をシリコン水素化物を利用した反応性スパッ
タリング方法により形成させ得る。前記拡散障壁層を形
成した後、真空を破らず連続的に前記シリル化層を形成
させる。
【００３０】前記シリル化層を形成した後には、真空を
破らず連続的に金属を蒸着し前記シリル化層上に第１金
属層を形成する。前記第１金属層はAl又はAl合金を低温
で蒸着し形成させたり高温スパッタリング方法により形
成させ得る。必要によっては、前記第１金属層を形成し
た後、第１金属の溶融点以下の高温で前記第１金属層を
熱処理し前記第１金属層の物質で前記凹部を埋め立て
る。又、前記熱処理後に、前記凹部を埋め立てる第１金
属層上に第２金属層を形成し、第２金属層を第２金属の
溶融点以下の高温で熱処理し第２金属の表面を平坦化す
る。
【００３１】従って、本発明の拡散障壁層を利用し、金
属層を蒸着すれば金属層の段差塗布性が向上され、ひい
てはこのような金属層を0.8Tm 〜Tm（Tmは前記金属の溶
融点である）の高温で熱処理すれば、より良好に接触口
を埋め立てた金属層が得られる。前記熱処理工程は金属
層を蒸着した後、真空を破らず連続的に0.8Tm 〜Tm（Tm
は第１金属層金属の溶融点である）の温度で遂行する。
0.8Tm 以下の温度ではアルミニウム合金粒子の移動が不
十分であって接触口を完全に埋め立てることが困難であ
り、Tm以上の温度ではアルミニウム合金が溶融される可
能性がありボ−ルアップ（塊状化）されるので望ましく
ない。
【００３２】前記金属層はSiを含む金属層とSiを含まな
い金属層を交代に積層することにより、複合層を形成す
るのが望ましい。Siを含まない金属層はSiを含む金属層
から後の熱処理又はシンタリング工程の際のSi原子を吸
収することによってSi残砂やSiノジュ−ルの形成を防止
する。前記第２金属層は同一のスパッタリング装置で第
１金属層の熱処理工程の後真空を破らず直ちに蒸着され
るのが望ましい。この際、第２金属層の蒸着の際の温度
は約３５０℃以下となる。前記第２金属層を形成した後
再び熱処理し第２金属層の表面を平坦化するのが望まし
い。平坦化することによって、後続くフォトリソグラフ
ィー工程が容易に遂行できる。
【００３３】本発明の半導体装置の配線層は従来のアル
ゴンプラズマによるスパッタリング装置で単純にシリコ
ン水素化物を追加で導入させ工程を遂行し容易に製造さ
れ得る。
【００３４】
【作用】本発明の方法により形成された拡散障壁層は蒸
着されたアルミニウムとの 湿潤性が良好なので、スパ
ッタリングによりAl又はAl合金を蒸着させる場合に、段
差塗布性が非常に良好であり、接触口やブァイアホール
のような開口部の側壁に断線現象が発生せず、又溶融点
以下の高い温度で熱処理し前記蒸着された金属層で開口
部を埋め立てる場合にリフロ−現象が向上され、開口部
の埋立度が増加する。又、より完全に開口部を埋め立て
られるようにする。
【００３５】本発明の方法により形成された配線層は、
障壁層に酸化膜を存在させた状態でその上にシリル化層
を形成するので、スパッタリング効果がそのまま維持さ
れ従来の技術のようなスパイキング現象が避けられる。
【００３６】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。図８〜図１０は本発明の半導体装置の配線層
の実施例を示す断面図である。図８は本発明の半導体装
置の配線層の望ましい一実施例を示す。図８で、参照番
号１１は半導体基板、参照番号１３はTiより構成された
第１拡散障壁層、参照番号１５はTiN より構成された第
２拡散障壁層、参照番号１７は前記第２拡散障壁層１５
の表面部分に存する酸化物層、参照番号１９は前記酸化
物層の表面をシリル化処理したシリル化層、そして参照
番号２１はAl配線層を示す。
【００３７】前記図８に示した構造の配線層は次のよう
に形成した。先ず、半導体基板１１上に、Tiをターゲッ
トとして使用しスパッタリングして第１拡散障壁層１３
を形成した。次に、通常のTiをターゲットとして使用
し、アルゴン雰囲気下で、Ｎ2反応性スパッタリング方
法により、TiN を蒸着しTiN より構成された第２拡散障
壁層１５を形成した。次いで、AlとSiの拡散経路を遮断
するために約４５０℃〜５００℃の温度でＮ2 雰囲気下
で３０〜６０分の間アニーリング工程を遂行した。この
際、酸素スタッフィング効果により、前記第２拡散障壁
層１５の表面にTiO2またはTiONより構成された酸化物層
１７が存し、このような酸化物層１７の存在によりAlと
拡散障壁層間の湿潤性が低下する。
【００３８】次に、前記酸化物層１７の形成された拡散
障壁層のシリル化工程を遂行しシリル化層１９を形成し
た。ここで、前記シリル化工程はシリコン水素化物を使
用しSiH4 又は Si2H6プラズマやSi* 又は SiH* ラジカ
ルに露出させ遂行した。この際、シリコン水素化物の分
圧は 0.5〜１５mTorr であり、電力は１〜１０ｋＷであ
り、基板の温度は常温〜２００℃である。又、シリル化
層形成の際に装置の真空度は５×１０-8Torr以下に保
つ。シリコン水素化物はグロ−放電の際に又はスパッタ
リングの途中にSi* 、 H* 、 SiH* 又はSiH2 * 等のよう
な反応性のラジカルを生成させた。スパッタリング途中
の水素は２次電子の放出により半導体基板の損傷を防止
し半導体素子の特性や信頼性を向上させる。従って、シ
リル化処理の際に水素を１μTorr〜５ｍTorr位の分圧で
別に添加するのが望ましい。水素を添加する場合には水
素ラジカルによりTiO2またはTiONより構成された酸化物
層１７の還元が起こり、シリル化処理されたシリル化層
の厚さが変わる。
【００３９】このようにシリル化層１９を形成させるこ
とにより、拡散障壁層とAlとの湿潤性が増加しスパッタ
ーされたAlの段差塗布性を向上させるだけでなく、Alと
シリコンの拡散経路を遮断させスパイキングの発生を防
止する。前記シリル化層１９を形成した後に、真空を破
らず連続的にAl又はAl合金を蒸着し配線層形成のための
金属層２１を形成した。
【００４０】図９は本発明の配線層の下部に形成される
拡散障壁層の他の一実施例を示す断面図である。図９
で、参照番号１１、１３及び１５は前記図８の場合と同
一の部材を示し、参照番号２３はシリコン水素化物の反
応性スパッタリング方法により形成されたシリル化層を
示す。
【００４１】前記図９に示した拡散障壁層は次のように
形成した。先ず、図８の場合と同一の方法で第１拡散障
壁層１３を半導体基板１１上に形成した。次いで、反応
性スパッタリング方法により２〜７mTorr のアルゴン及
び1.5 〜５mTorr の窒素雰囲気下で（この際、合計圧力
に対する窒素の分圧を４０％に保つ）、Tiをターゲット
として使用し、２００℃の基板温度及び３００〜５００
Å／分の蒸着速度でTiN を蒸着し厚さ５００Å〜１００
０Åの第２拡散障壁層１５を形成した。次に、SiH4 を
0.5〜５mTorr の分圧で添加し、反応性スパッタリング
方法により蒸着させ、 TiNx Siy (TiN-TiSi)より構成さ
れたシリル化層２３を１００〜５００Åの厚さで、望ま
しくは２００Åの厚さで形成させた。
【００４２】又、前記シリル化層２３は前記第２拡散障
壁層１５を形成した後、真空を破らず他の反応室に移送
させた後、前述した反応性のスパッタリング方法により
形成させることもできる。次に真空を破らず連続的にAl
又はAl合金を蒸着し配線層形成のための金属層（図示せ
ず）を形成した。
【００４３】又、前記金属層を形成する前に真空を破る
場合、例えば粒子除去のためのスクラッビング（清拭）
作業を遂行する場合には、前記シリル化層２３を形成し
た後、再び前記図８の場合のようにシリル化処理を遂行
した後、真空を破らず連続的にAl又はAl合金を蒸着し配
線層形成のための金属層（図示せず）を形成した。図１
０は本発明の配線層の下部に形成される拡散障壁層の又
他の一実施例を示す断面図である。
【００４４】図１０で、参照番号１１、１３、１５及び
２３は前記図９の場合と同一の部材を示し参照番号２５
は前記シリル化層２３上に形成されたTiN より構成され
た第３拡散障壁層を示す。前記図１０に示した拡散障壁
層は次のように形成した。先ず、前記図８の場合と同一
の方法で第１拡散障壁層１３を半導体基板１１上に形成
する。次いで、反応性スパッタリング方法により２〜７
mTorr のアルゴン及び 1.5〜５mTorr の窒素雰囲気下で
（この際、合計圧力に対する窒素の分圧を４０％に保
つ）、Tiをターゲットとして使用し、２００℃の基板温
度及び３００〜５００Å／分の蒸着速度でTiN を蒸着し
厚さ５００Åの第２拡散障壁層１５を形成した。次に、
SiH4を 0.5〜５mTorr の分圧で添加し、反応性スパッ
タリング方法により蒸着させ、TiNx Siy (TiN-TiSi)よ
り構成されたシリル化層２３を１００〜５００Åの厚さ
で、望ましくは２００Åの厚さで形成させた。次に、 S
iH4 の供給を中断し、再びTiN を蒸着し５００Åの第３
拡散障壁層２５を形成する。
【００４５】次に、真空を破らず連続的にAl又はAl合金
を蒸着し配線層形成のための金属層（図示せず）を形成
した。このような方法で前記シリル化層２３と TiNより
構成された薄い拡散障壁層を複数個に形成することもで
きる。以下、前記拡散障壁層を利用し接触口を埋め立て
る方法に対し具体的に下記実施例を挙げ説明する。
【００４６】（実施例１）図１１〜図１４は本発明の方
法による半導体装置の配線層形成方法の一実施例を示す
ための概略図である。図１１は拡散障壁層３５の形成段
階を示す。具体的には、不純物ドーピング領域３２の形
成されている半導体基板３１上に絶縁層３３を形成し
た。絶縁層３３は含燐含硼素ガラス(Borophospho-silic
ate grass)ＢＰＳＧを使用し約 0.8μm〜 1.6μm の厚
さで形成した。次に前記絶縁層３３に半導体基板３１の
不純物ドーピング領域３２の表面の一部を露出させる接
触口３４を形成した。前記接触口の直径は基板の側に行
くほど小さく、その反対の側に行くほど大きい。一番大
きい上部直径の大きさは 0.5μm 〜 1.0μm であり、一
番小さい直径は約 0.3μm〜 0.7μm である。次に、絶
縁層３３の全表面、接触口３４の内面及び半導体基板３
１の露出された表面上に拡散障壁層３５を形成した。前
記拡散障壁層３５は前記図８に示した通り、アルゴン雰
囲気でスパッタリング方法によりチタニウムTiを約１０
０〜３００Åの厚さで蒸着し第１拡散障壁層を形成した
後、圧力が７mTorr であり、Ｎ2 の状態分圧が４０％の
アルゴン雰囲気下でスパッタリング方法によりチタニウ
ムナイトライドを約３００〜１０００Åの厚さで蒸着し
第２拡散障壁層を形成した。この際、基板の温度はTiを
蒸着する時もTiN を蒸着する時も共に２００℃である。
次に、前記拡散障壁層３５を４５０〜５５０℃の温度
で、３０〜６０分の間Ｎ2 雰囲気でアニーリングした。
この際、微量の酸素が混入され図８に示した通り拡散障
壁層の表面にTiO2、TiO 、Ti2O3 等のような酸化物層
（図示せず）が形成された。
【００４７】図１２は前記拡散障壁層３５のシリル化処
理段階を示す。前記で得られた拡散障壁層３５を前記図
８で説明した通りシリル化処理工程を遂行する。そうす
れば、図８に示した通り、前記酸化物層の形成された表
面にシリル化処理されたシリル化層３６が形成された。
図１３は第１金属層３７の形成段階を示す。前記シリル
化層３６を形成した後に、真空を破らず、基板３１を他
の反応室に移送させた後、前記シリル化層３６上に低温
で真空中で第１金属を蒸着し第１金属層を形成した。第
１金属層はAl-0.4%Si-0.5%Cuをターゲットとして使用し
単一層を形成したり、Al-Si 合金（Al-1%Si 合金）又は
Al-0.5%Cu-1%Si合金のようにSi成分を含むアルミニウム
合金や純粋なアルミニウム又はAl-Cu 合金（Al-0.5Cu合
金）又はAl-Ti 合金のようにSi成分のないアルミニウム
合金をターゲットとして使用し単一層又はSi成分を含む
金属層とSi成分を含まない金属層より構成された複合層
を形成した。第１金属は２００℃以下の低温で４mTorr
以下、望ましくは２mTorr のAr雰囲気でスパッタリング
法により１００〜１５０Å／sec 、好ましくは１２０Å
／sec の速度で蒸着する。この際パワ−は５〜7.2 ｋＷ
である。
【００４８】第１金属層３７の厚さは望ましくは4、000
〜6、000 Åである。こうして得られた第１金属層３７
は、拡散障壁層と蒸着されたAlとの湿潤性が増加し、大
きいアルミニウム粒子を有する第１金属層を形成した。
従って、配線層の段差塗布性が増加するので半導体装置
の配線の信頼度が向上される。このような第１金属層を
後にパタニングし半導体装置の配線として使用したり、
必要によっては、前記第１金属層３７の形成後に、熱処
理し前記接触口３４を埋没させたり、あるいは、追加で
第２金属層（図示せず）を蒸着し半導体装置の配線層
（図示せず）を蒸着し半導体装置の配線層（図示せず）
を形成することもできる。
【００４９】（実施例２）図１４〜図１６は本発明の方
法による開口部埋没方法の一実施例を示すための概略図
である。図１４〜図１６で参照番号は前記実施例１の場
合と同一の部材を示す。図１４は第１金属層３７の金属
で接触口３４を埋め立てる段階を示す。より具体的に、
前記実施例１の図１３で第１金属層を500 〜3、000 Åの
厚さで蒸着することを除いては実施例１の場合と同一の
方法で第１金属層３７をアルミニウムを含む金属を用い
て、形成した。次いで、半導体ウェハーを真空を破るこ
となく他の室（図示せず）に入れ、アルゴン伝導法を利
用し第１金属層３７を約５００〜５５０℃の装置の設定
温度で約１〜５分の間熱処理し、アルミニウム原子又は
アルミニウム合金を接触口３４内に移動させる。アルミ
ニウム原子の移動はその自由エネルギ−を減少させ、従
って表面積を減少させ第１金属層の金属で接触口３４を
完全に埋め立てる。この熱処理条件は第１金属層を形成
した後大気に霧出される時間、第１金属層を蒸着する間
添加される酸化剤の量、あるいは蒸着装置中の酸化剤の
量などの条件などにより変化されうる。熱処理温度は酸
化剤の量が小さいほど、霧出時間が短いほど、または真
空度が高いほど低くなる。この熱処理段階は不活性ガス
（例えば、Ｎ2、Ar）又は還元性のガス（例えば、Ｈ2 ）
雰囲気で遂行されることもできる。前記アルゴン伝導法
の代わりに、ＲＴＡ（Rapid Thermal Annealing ）法、
ランプ加熱法等のような他の熱処理法を使用することも
できる。これら熱処理方法を単独で又は他の方法と組み
合わせて使用することもできる。図１４で、参照番号３
７ａは接触口を完全に埋め立てる第１金属層を示す。
【００５０】図１５は前記で熱処理された第１金属層３
７ａ上に第２金属層３８を形成する段階を示す。より具
体的に、３５０℃以下の温度で真空を破らず、配線層が
所定の厚さを有するように、スパッタリング方法により
金属を蒸着し3、000 〜5、500Åの厚さの第２金属層を形
成する。第２金属層の材料としては、第１金属層がSi成
分を含む場合にはAl-Cu 合金(Al-0.5%Cu合金) 又はAl-T
i 合金のようなSi成分のない金属を使用し、下部の第１
金属層がSi成分を含まない場合にはAl-Si 合金(Al-1%Si
合金) 又はAl-Cu-Si合金(Al-0.5%Cu-1%Si 合金) のよう
にSi成分を含む金属を使用することもできる。
【００５１】前記第２金属層３８は前記第１金属層の熱
処理と同時に形成され得る。例えば、前記図１３のよう
に厚さ 500〜 3、000Åの第１金属層を形成した後、真空
を破らず基板を約５００〜５５０℃の装置の設定温度で
保ちながら前記第２金属層を蒸着する。そうすれば、第
１金属層は熱処理され前記開口部３４を埋め立てる間第
２金属層が形成された。
【００５２】図１６は第２金属層３８を熱処理し配線層
の表面を平坦化する段階を示す。参照番号３８ａは熱処
理された第２金属層を示す。この段階は真空を破らず第
１金属層の場合と同一の方法で遂行した。この段階を遂
行することにより第２金属層の原子を接触口３４に移動
させ接触口をより完全に埋没することにより平坦化され
た配線層を生成させた。従って、後続くフォトリソグラ
フィー工程がより容易で効果的に遂行され得る。次に、
後続くフォトリソグラフィー工程を向上させるために熱
処理された第２金属層３８ａの表面上にスパッタリング
方法により窒化チタニウムを２００〜５００Åの厚さで
蒸着し反射防止膜（図示せず）を形成した。反射防止膜
を形成した後、半導体装置の配線パタ−ン形成のために
所定のレジストパタ−ン（図示せず）を反射防止膜上に
通常のフォトリソグラフィー工程により形成した。次い
で、反射防止膜、平坦化された第２金属層３８ａ、第１
金属層３７ａ及び表面にシリル化層３６を有する拡散障
壁層３５を順次的にエッチングし本発明による配線層を
完成した。
【００５３】（実施例３）前記実施例１で、拡散障壁層
を図９に示した通り形成することを除いては実施例１の
図１１の場合と同一の方法で拡散障壁層を形成した。よ
り具体的には不純物ドーピング領域の形成された半導体
基板上にＢＰＳＧを使用し厚さ 0.8〜 1.5μm の絶縁層
を形成した。次に上部に段差部の形成されている接触口
（例えば、 0.7× 0.7μm ）を形成し前記半導体基板の
不純物ドーピング領域を露出させた。
【００５４】前記接触口を形成した後前記図８の場合と
同一の方法で、前記絶縁膜、前記接触口の内面及び半導
体基板の露出された表面上にTiより構成された第１拡散
障壁層を形成した後、反応性スパッタリング方法により
前記図９で説明した条件で前記第１拡散障壁層上に、Ti
をターゲットとして使用し、TiN を蒸着し厚さ500 Å〜
1、000 Åの第２拡散障壁層を形成した。次に、 SiH4 を
0.5〜５mTorr の分圧で添加し、反応性スパッタリング
方法により蒸着させ、 TiNx Siy (TiN-TiSi)より構成さ
れたシリル化層を１００〜５００Åの厚さで、望ましく
は２００Åの厚さで形成させた。
【００５５】又は、前記シリル化層は前記第２拡散障壁
層を形成した後、真空を破らず基板を他の反応室に移送
させた後、前述した反応性スパッタリング方法により形
成させることもできる。このような方法で前記拡散障壁
層上にシリル化層を形成させれば、シリコンと金属原子
の拡散経路を遮断させる。
【００５６】次に、前記拡散障壁層上に、真空を破らず
連続的に前記実施例１の図１３の説明と同一の方法で、
Al又はAl合金を蒸着し配線層形成のための第１金属層を
形成した。又、前記金属層を形成する前に真空を破る場
合には、前記シリル化層を形成した後、再びシリル化処
理を遂行した後、真空を破らず連続的にAl又はAl合金を
蒸着し配線層形成のための金属層を形成する。前記金属
層の形成の際に、前記金属層の金属原子は、前記金属層
と拡散障壁層の湿潤性が向上され大きいアルミニウムの
粒子を有する金属層が形成されボイド形成を阻止でき
る。又、段差塗布性が改善されこれにより半導体装置の
配線層の信頼性が向上される。
【００５７】次には、前記実施例２の場合と同一の方法
で真空を破らず半導体基板の温度を約0.8Tm 〜Tmの温度
で保って前記第１金属層で前記接触口を完全に埋没させ
る。又、必要に応じては前記実施例２の場合と同様に追
加で前記接触口を埋め立てる第１金属層上に第２金属層
を形成した後、再び熱処理を遂行することもできる。次
に実施例２の場合と同一の方法で、反射防止膜形成段階
及び金属配線層形成のためのリソグラフィー段階を経て
本発明の配線層を得た。
【００５８】（実施例４）前記実施例１で、拡散障壁層
を図１０に示した通り形成することを除いては実施例１
の図１１の場合と同一の方法で拡散障壁層を形成した。
より具体的には不純物ドーピング領域の形成された半導
体基板上にＢＰＳＧを使用し厚さ 0.8〜 1.5μm の絶縁
層を形成した。次に、上部に段差部の形成されている接
触口（例えば、 0.7× 0.7μm ）を形成し前記半導体基
板の不純物ドーピング領域を露出させた。
【００５９】前記接触口を形成した後、前記図８の場合
と同一の方法で、前記絶縁膜、前記接触口の内面及び半
導体基板の露出された表面上にTiより構成された第１拡
散障壁層を形成した後、反応性スパッタリング方法によ
り前記図１０で説明した条件で前記第１拡散障壁層上
に、Tiをターゲットとして使用し、TiN を蒸着し厚さ50
0 Åの第２拡散障壁層を形成した。次に、SiH4 を 0.5
〜5mTorr の分圧で添加し、反応性スパッタリング方法
により蒸着させ、 TiNx Siy (TiN-TiSi)より構成された
シリル化層を１００〜５００Åの厚さで、望ましくは２
００Åの厚さで形成させた。次に、 SiH4 の供給を中断
し、再びTiN を蒸着し５００Åの第３拡散障壁層を形成
した。
【００６０】次に、真空を破らず連続的にAl又はAl合金
を蒸着し配線層形成のための金属層を形成した。このよ
うな方法で前記シリル化層とTiN より構成された薄い拡
散障壁層を複数個に形成することもできる。このような
方法で前記拡散障壁層上にシリル化層を形成させれば、
シリコンと金属原子の拡散経路を遮断させると同時にシ
リル化層が前記拡散障壁層の間の中間層として形成され
ているので、拡散障壁層の熱処理や窒素アニーリング工
程の追加がなくてもアルミニウム配管工程でのスパイキ
ングが防止できる。
【００６１】次に、前記拡散障壁層上に、真空を破らず
連続的に、前記実施例１の図１３の説明と同一の方法で
AI又はAI合金を蒸着し配線層形成のための第１金属層を
形成する。又、前記金属層を形成する前に真空を破る場
合には、前記シリル化層を形成してから真空を破った
後、再びシリル化処理を遂行した後、真空を破らず、連
続的にAI又はAI合金を蒸着し配線層形成のための金属層
を形成する。前記金属層形成の際に、前記実施例１〜３
の場合と同様に前記金属層の金属原子は、前記金属層と
拡散障壁層の湿潤性が向上され大きいアルミニウム粒子
を有する金属層が形成され、ボイド形成が現れない。
又、段差塗布性が向上されこれにより半導体装置の配線
層の信頼性が向上される。
【００６２】次には、前記実施例２の場合と同一の方法
で真空を破らず半導体基板の温度を約 0.8Tm〜Tmの温度
で保ち前記第１金属層で前記接触口を完全に埋め立て
る。又必要に応じては前記実施例２の場合と同様に、追
加で前記接触口を埋め立てる第１金属層上に第２金属層
を形成した後、再び熱処理を遂行することもできる。次
に実施例２の場合と同一の方法で、反射防止膜形成段階
及び金属配線層形成のためのリソグラフィー段階を経て
本発明の配線層を得た。
【００６３】（実施例５）図１７及び図１８は本発明の
方法による半導体装置の配線層の形成方法の他の実施例
を示す。図１７はブァイアホール６９の形成段階及び拡
散障壁層の形成段階を示す。より具体的には不純物ドー
ピング領域６２の形成された半導体基板６１上にＢＰＳ
Ｇを使用し厚さ 0.8〜 1.5μm の絶縁層６３を形成す
る。次に、下部配線層６６と半導体基板６１の不純物ド
ーピング領域６２と電気的接触のための接触口６４（例
えば、 0.7× 0.7μm ) を形成し前記半導体基板６１の
不純物ドーピング領域６２を露出させた後、前記実施例
１〜４及び前記図８〜図１０に示した方法或いは通常の
方法により拡散障壁層６５を形成し下部配線層６６と反
射防止膜６７を形成する。次に、SiO2より構成された絶
縁膜６８を前記下部配線層６６上に形成し、前記絶縁膜
６８に 1.0× 1.0μm 以下のブァイアホール６９を形成
した。
【００６４】前記ブァイアホール６９を形成した後、実
施例１の場合と同一の方法で、前記絶縁膜６８、ブァイ
アホール６９の内面及び露出された下部配線層上に拡散
障壁層７０を形成し、前記拡散障壁層の表面をシリル化
処理しシリル化層７１を形成した。拡散障壁層が形成さ
れない場合、又は通常の拡散障壁層を使用する場合には
絶縁膜の表面状態がSiO2よりなったり図２に示した通り
通常の拡散障壁層の表面部分に酸化物層が形成されてお
り、金属層をスパッタリング方法で形成する場合に、金
属層と絶縁層間の湿潤性が不良であり、ブァイアホール
の金属層の段差塗布性は、特にブァイアホールの側壁で
不良になる。このようなブァイアホールを含む絶縁膜に
拡散障壁層を形成した後、本発明の場合のように、シリ
ル化層を形成する場合には後続く金属工程で蒸着の際に
拡散障壁層とスパッターされた金属との湿潤性が良好な
ので、側壁に断線のない良好なプロファイルを有する上
部金属層が得られる。
【００６５】図１８は上部金属層７２の形成段階を示
す。具体的には前記シリル化処理の後真空を破らず、Al
-Si-Cu合金(Al-1%Si-0.5%Cu 合金）又はAl-Si 合金をス
パッタリング方法により約 8,000Åの厚さで蒸着させ上
部金属層７２を形成する。この際、前記上部金属層は前
記実施例１の場合と同一の方法で２００℃以下の温度で
１５０Å／sec 以下の蒸着速度で蒸着する。前記上部金
属層７２形成の際に、前記上部金属層７２の金属原子
は、前記上部金属層７２と絶縁膜６８の湿潤性が向上さ
れ大きいアルミニウムの粒子を有する金属層が形成され
るので、ブァイアホール６９内に移動し、前記上部金属
層７２は段差被覆性が増加するので、前記ヴァイアホー
ル６９は信頼性が向上される。
【００６６】次に実施例２の場合と同一の方法で、前記
上部金属層に熱処理を遂行し前記ヴァイアホール６９を
前記上部金属層の物質で埋め立てられる。又は、前記上
部金属層を薄く形成した後、熱処理し前記ヴァイアホー
ル６９を埋め立てた後、再び前記ヴァイアホール６９を
埋め立てる上部金属層上に他の第２金属層を形成するこ
ともできる。このような第２金属層は前記実施例２の場
合と同様に熱処理し平坦な表面が持てるようにした。次
に、反射防止膜の形成段階及び上部金属配線層形成のた
めのリソグラフィー段階を経て本発明の配線層を得た。
【００６７】（実施例６）図１９〜図２１は本発明の方
法による半導体装置の配線層形成方法の又他の実施例を
示すための概略図である。図１９は溝９０の形成段階及
び拡散障壁層８３の形成段階を示す。より具体的には半
導体基板８１上にＢＰＳＧを使用し厚さ 1.5μm の層間
絶縁層８２を形成する。次に、半導体装置の配線層を形
成する部分に、通常の写真蝕刻工程を利用し深さ 0.3〜
0.7μm の溝を形成した。
【００６８】次に実施例１の場合と同一の方法で、前記
層間絶縁膜８２及び溝９０の内面上に拡散障壁層８３を
形成し、前記拡散障壁層の表面をシリル化処理しシリル
化層８４を形成した。拡散障壁層が形成されない場合に
は絶縁膜の表面状態がSiO2よりなったり図２に示した通
り通常の拡散障壁層の表面部分に酸化物層が形成されて
いる。
【００６９】従って、金属層をスパッタリング方法で形
成する場合に、金属層と絶縁層間の湿潤性が不良である
ので、形成された金属間の粒子の大きさが小さくなる。
このようなヴァイアホールを含む絶縁膜に拡散障壁層を
形成した後、本発明の場合のように、シリル化層を形成
する場合には後続く金属工程で、蒸着の際に拡散障壁層
とスパッターされた金属との湿潤性が良好なので、形成
された金属層の粒子が大きくなる。
【００７０】図２０は金属層８５の形成段階を示す。具
体的には前記シリル化処理の後、真空を破らず、Al-Si-
Cu合金(Al-1%Si-O.5%Cu 合金）やAl-Cu 合金又はAl-Si
合金をスパッタリング方法により約 8,000Åの厚さで蒸
着させ金属層８５を形成する。この際、前記金属層８５
は前記実施例１の場合と同一の方法で２００℃以下の温
度で１５０Å／sec 以下の蒸着速度で蒸着する。前記金
属層８５の形成の際、前記金属層８５と層間絶縁膜８２
の湿潤性が向上され大きいアルミニウムの粒子を有する
金属層が形成されるので溝９０での段差被覆性が良好で
ある。
【００７１】次に実施例２の場合と同一の方法で、前記
金属層８５を熱処理し前記溝９０を上部金属層の物質で
埋め立てながら前記金属層の表面を平坦化する。次に、
反射防止膜の形成段階及び上部金属配線層の形成のため
のリソグラフィー段階あるいは化学機械錬磨法(Chemica
l-mechanical polishing) を経て本発明の配線層を得
る。前記本発明の方法により形成された配線層は、原子
移動性断線が少なくなり、特に電子移動性及び耐ストレ
ス性(electro-migrationおよびstress-migration) が改
善されて、従来方法によるスパッタリングしてパタニン
グされた配線層に比べ信頼性が著しく改善される。
【００７２】
【発明の効果】以上のような本発明の半導体装置の配線
層は従来のアルゴンプラズマによるスパッタリング装置
で単純にシリコン水素化物のみを追加で導入させて工程
を遂行し、容易に製造できる。従って、単純な装備改善
により本発明の配線層が容易に製造できる。
【００７３】又、拡散障壁層の形成の際に追加でシリコ
ン水素化物のみを追加すれば容易に本発明の配線層を形
成させ得るのでスループットが改善され、同時に室間の
移動回数が減るので収率が増加する。本発明の方法によ
り形成された拡散障壁層は蒸着されたアルミニウムとの
湿潤性が良好であるので、スパッタリングによりAl又は
Al合金を蒸着させる場合に、段差塗布性が非常に良好で
あり、開口部（接触口やヴァイアホール等）の側壁に断
線現象が発生せず、又溶融点以下の高い温度で熱処理し
前記蒸着された金属層で開口部を埋め立てる場合にリフ
ロー特性が向上され、開口部の埋立度が増加する。又、
より完全に開口部が埋め立てられるようにする。
【００７４】本発明の方法により形成された配線層は、
障壁層に酸化膜を存在させた状態でその上にシリル化層
を形成するのでスタッフィング効果がそのまま保たれ従
来技術のようなスパイキング現象が現われない。又、拡
散障壁層の中間にシリル化層を形成させる場合には、前
記シリル化層が金属原子又はシリコン原子の拡散経路を
遮断させるので、拡散障壁層の特性がそのまま保たれ、
後に別に拡散障壁層を熱処理又は窒素アニーリングしな
くても金属を蒸着させ得る。
【００７５】従来の技術によれば、Alの蒸着又は埋没工
程の後に、シンタリング段階が必須である。このような
シンタリング段階は水素ガスを含む窒素雰囲気で遂行さ
れる。ところが、本発明の半導体装置の配線層又は配線
形成方法により形成された配線層を含む半導体装置の場
合にはシリコン水素化物を利用したプラズマ処理の際に
水素ラジカル又は水素ガスが発生し、これらが金属層と
下部基板にふくまれるようになる。金属形成の後にはペ
シベーション工程が存するようになるため、後続く工程
だけでも十分であるのでシンタリング段階が要らなくな
る。
【００７６】従って、本発明によれば、半導体装置の配
線層は従来に比べ収率及び信頼性が向上されただけでな
く、スループットが向上され、半導体装置をより低い値
で製造できる。
【図面の簡単な説明】
【図１】従来技術において、拡散障壁層を形成した後、
酸素含有雰囲気に曝された状態で拡散障壁層の表面に酸
化物が形成された状態を示す断面図である。
【図２】従来技術において、拡散障壁層を形成した後、
Ｎ2 アニーリングして拡散防止特性を向上させた後、拡
散障壁層の表面に酸化物層が形成された状態を示す断面
図である。
【図３】従来技術において、拡散障壁層を形成した後、
イオン注入又は窒素アニリングした後、再び拡散障壁層
を形成させて得られた断面図である。
【図４】前記従来の拡散障壁層上にアルミニウムを蒸着
した後、熱処理し接触口を埋没させる時現れ得る配線層
の不良を示す図である。
【図５】前記従来の拡散障壁層上にアルミニウムを蒸着
した後、熱処理し接触口を埋没させる時現れ得る配線層
の不良を示す図である。
【図６】前記従来の拡散障壁層上にアルミニウムを蒸着
した後、熱処理し接触口を埋没させる時現れ得る配線層
の不良を示す図である。
【図７】従来の技術で生成されるアルミニウムスパイキ
ングを示すための図面である。
【図８】本発明の半導体装置の配線層の実施例を示す断
面図である。
【図９】本発明の半導体装置の配線層の実施例を示す断
面図である。
【図１０】本発明の半導体装置の配線層の実施例を示す
断面図である。
【図１１】本発明の方法による半導体装置の配線層形成
方法の一実施例を示すための概略図である。
【図１２】本発明の方法による半導体装置の配線層形成
方法の一実施例を示すための概略図である。
【図１３】本発明の方法による半導体装置の配線層形成
方法の一実施例を示すための概略図である。
【図１４】本発明の方法による開口部埋没方法の一実施
例を示すための概略図である。
【図１５】本発明の方法による開口部埋没方法の一実施
例を示すための概略図である。
【図１６】本発明の方法による開口部埋没方法の一実施
例を示すための概略図である。
【図１７】本発明の方法による半導体装置の配線層形成
方法の他の実施例を示す図である。
【図１８】本発明の方法による半導体装置の配線層形成
方法の他の実施例を示す図である。
【図１９】本発明の方法による半導体装置の配線層形成
方法の又他の実施例を示すための概略図である。
【図２０】本発明の方法による半導体装置の配線層形成
方法の又他の実施例を示すための概略図である。
【図２１】本発明の方法による半導体装置の配線層形成
方法の又他の実施例を示すための概略図である。
【符号の説明】
１１ 半導体基板 １３ 第１拡散障壁層 １５ 第２拡散障壁層 １７ 酸化物層 １９ シリル化層 ２０ Ａｌ配線層

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板上に形成され、その表面部分にシリル化
    層を有する拡散障壁層を含む半導体装置。
  2. 【請求項２】 前記拡散障壁層は耐火金属又は耐火金属
    化合物よりなる群から選択されたいずれか一つより構成
    されていることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記耐火金属はチタニウム、ジルコニウ
    ム、タンタル及びモリブデンより構成された群から選択
    されたいずれか一つであることを特徴とする請求項２記
    載の半導体装置。
  4. 【請求項４】 前記拡散障壁層は耐火金属から構成され
    た第１拡散障壁層と耐火金属化合物から構成された第２
    拡散障壁層より構成された複合層であることを特徴とす
    る請求項２記載の半導体装置。
  5. 【請求項５】 前記シリル化層上に形成され耐火金属化
    合物より構成された第３拡散障壁層を更に含むことを特
    徴とする請求項１記載の半導体装置。
  6. 【請求項６】 半導体基板と、前記半導体基板上に形成
    され、凹部を有する絶縁層と、 前記絶縁層上に形成され、シリル化層を含む拡散障壁層
    と、 前記凹部を完全に埋め立てる第１金属層を含む半導体装
    置。
  7. 【請求項７】 前記凹部は前記半導体基板の不純物ドー
    ピング領域を露出する接触口あるいは半導体装置の下部
    導電層を露出するブァイアであることを特徴とする請求
    項６記載の半導体装置。
  8. 【請求項８】 前記第１金属層上に平坦な表面を有する
    第２金属層を更に含むことを特徴とする請求項６記載の
    半導体装置。
  9. 【請求項９】 半導体基板上に拡散障壁層を形成する段
    階と、 前記拡散障壁層にシリル化層を形成させる段階を含む半
    導体装置の製造方法。
  10. 【請求項１０】 前記シリル化層の形成段階はシリコン
    水素化物を利用したプラズマ処理により遂行されること
    を特徴とする請求項９記載の半導体装置の製造方法。
  11. 【請求項１１】 前記シリコン水素化物として SiH4 又
    は Si2H6を使用することを特徴とする請求項９記載の半
    導体装置。
  12. 【請求項１２】 前記シリル化層の形成段階はシリコン
    水素化物を利用した反応性スパッタリング方法により遂
    行されることを特徴とする請求項９記載の半導体装置の
    製造方法
  13. 【請求項１３】 前記シリル化層の形成段階は前記拡散
    障壁層を形成した後、真空を破らず連続的に遂行される
    ことを特徴とする請求項９記載の半導体装置の製造方
    法。
  14. 【請求項１４】 前記拡散障壁層の形成段階は、耐火金
    属を蒸着し第１拡散障壁層を形成し、耐火金属化合物を
    蒸着し第２拡散障壁層を形成することにより、複合層を
    形成する段階であることを特徴とする請求項９記載の半
    導体装置の製造方法。
  15. 【請求項１５】 前記拡散障壁層にシリル化層を形成し
    た後、耐火金属化合物を蒸着し第３拡散障壁層を形成す
    る段階を更に含むことを特徴とする請求項１４記載の半
    導体装置の製造方法。
  16. 【請求項１６】 半導体基板上に耐火金属より構成され
    た第１拡散障壁層を形成する段階と、 前記第１拡散障壁層に、耐火金属化合物より構成された
    第２拡散障壁層を形成する段階と、 前記第２拡散障壁層上にシリル化層を形成する段階と、 真空を破らず、前記シリル化層上に耐火金属化合物より
    構成された第３拡散障壁層を形成させる段階を含む半導
    体装置の製造方法。
  17. 【請求項１７】 半導体基板上に絶縁層を形成する段階
    と、 前記絶縁層に凹部を形成する段階と、 前記絶縁層上に拡散障壁層を形成する段階と、 前記拡散障壁層上にシリル化層を形成する段階と、 前記シリル化層上に第１金属層を形成する段階を含む半
    導体装置の製造方法。
  18. 【請求項１８】 前記凹部は半導体基板の表面部分に形
    成された不純物ドーピング領域を露出する接触口である
    ことを特徴とする請求項１７記載の半導体装置の製造方
    法。
  19. 【請求項１９】 前記第１金属層の形成段階は、Al又は
    Al合金を低温で蒸着し遂行されることを特徴とする請求
    項１７記載の半導体装置の製造方法。
  20. 【請求項２０】 第１金属の溶融点以下の高温で熱処理
    し前記第１金属物質で前記凹部を埋め立てる段階を更に
    含むことを特徴とする請求項１７記載の半導体装置の製
    造方法。
  21. 【請求項２１】 前記熱処理段階以後に、前記凹部を埋
    め立てる第１金属層上に第２金属層を形成する段階を更
    に含むことを特徴とする請求項２０記載の半導体装置の
    製造方法。
  22. 【請求項２２】 前記第２金属層を第２金属の溶融点以
    下の高温で熱処理し第２金属の表面を平坦化する段階を
    更に含むことを特徴とする請求項２１記載の半導体装置
    の製造方法。
  23. 【請求項２３】 半導体基板上に絶縁層を形成する段階
    と、 前記絶縁層に凹部を形成する段階と、 前記絶縁層上に拡散障壁層を形成する段階と、 前記拡散障壁層上にシリル化層を形成する段階と、 前記シリル化層上に第１金属層を形成する段階と、 第１金属の溶融点以下の高温で前記第１金属を熱処理し
    前記第１金属層の物質で前記凹部を埋め立てる段階と、 前記凹部を埋め立てる第１金属層上に第２金属層を形成
    する段階と、 前記第２金属層を第２金属の溶融点以下の高温で熱処理
    し第２金属の表面を平坦化する段階を含む半導体装置の
    製造方法。
JP5309549A 1992-12-10 1993-12-09 半導体装置及びその製造方法 Pending JPH077077A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992P23807 1992-12-10
KR1019920023807A KR960010056B1 (ko) 1992-12-10 1992-12-10 반도체장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JPH077077A true JPH077077A (ja) 1995-01-10

Family

ID=19345138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5309549A Pending JPH077077A (ja) 1992-12-10 1993-12-09 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US5552341A (ja)
JP (1) JPH077077A (ja)
KR (1) KR960010056B1 (ja)
CN (1) CN1039562C (ja)
DE (1) DE4342047B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311545A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び高融点金属膜の堆積装置
US7135399B2 (en) 2000-04-19 2006-11-14 Oki Electric Industry Co., Ltd. Deposition method for wiring thin film
JP2012069891A (ja) * 2010-09-27 2012-04-05 Denso Corp 半導体装置の製造方法
JP2013239752A (ja) * 2007-10-22 2013-11-28 Applied Materials Inc ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
JP3201061B2 (ja) * 1993-03-05 2001-08-20 ソニー株式会社 配線構造の製造方法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US5561083A (en) * 1994-12-29 1996-10-01 Lucent Technologies Inc. Method of making multilayered Al-alloy structure for metal conductors
EP0732731A3 (en) * 1995-03-13 1997-10-08 Applied Materials Inc Treatment of a titanium nitride layer to improve resistance to higher temperatures
KR0165813B1 (ko) * 1995-04-12 1999-02-01 문정환 접속홀의 플러그 형성 방법
US5736192A (en) * 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
US6891269B1 (en) * 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
JP3168400B2 (ja) * 1996-01-19 2001-05-21 日本プレシジョン・サーキッツ株式会社 半導体装置および半導体装置の製造方法
US6239492B1 (en) * 1996-05-08 2001-05-29 Micron Technology, Inc. Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
GB2322963B (en) * 1996-09-07 1999-02-24 United Microelectronics Corp Method of fabricating a conductive plug
GB9619461D0 (en) * 1996-09-18 1996-10-30 Electrotech Ltd Method of processing a workpiece
JPH10125627A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
US5926736A (en) 1996-10-30 1999-07-20 Stmicroelectronics, Inc. Low temperature aluminum reflow for multilevel metallization
JPH10189730A (ja) * 1996-11-11 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
US5861946A (en) * 1997-03-04 1999-01-19 Ast, Inc. System for performing contact angle measurements of a substrate
US5895267A (en) * 1997-07-09 1999-04-20 Lsi Logic Corporation Method to obtain a low resistivity and conformity chemical vapor deposition titanium film
KR19990026626A (ko) * 1997-09-25 1999-04-15 윤종용 반도체 공정의 금속배선 형성방법
JP3279234B2 (ja) * 1997-10-27 2002-04-30 キヤノン株式会社 半導体装置の製造方法
KR100506513B1 (ko) * 1997-12-27 2007-11-02 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
US6482734B1 (en) * 1998-01-20 2002-11-19 Lg Semicon Co., Ltd. Diffusion barrier layer for semiconductor device and fabrication method thereof
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6351036B1 (en) 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
JP3606095B2 (ja) * 1998-10-06 2005-01-05 セイコーエプソン株式会社 半導体装置の製造方法
JP3528665B2 (ja) 1998-10-20 2004-05-17 セイコーエプソン株式会社 半導体装置の製造方法
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) * 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
US6114198A (en) * 1999-05-07 2000-09-05 Vanguard International Semiconductor Corporation Method for forming a high surface area capacitor electrode for DRAM applications
DE19942119C2 (de) * 1999-09-03 2002-08-08 Mosel Vitelic Inc Oberflächenbehandlung für eine Metallschicht
US6194310B1 (en) * 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
US6509274B1 (en) * 2000-08-04 2003-01-21 Applied Materials, Inc. Method for forming aluminum lines over aluminum-filled vias in a semiconductor substrate
JP2003092271A (ja) * 2001-07-13 2003-03-28 Seiko Epson Corp 半導体装置及びその製造方法
US6703308B1 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
AU2003266560A1 (en) * 2002-12-09 2004-06-30 Yoshihiro Hayashi Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device
US6794753B2 (en) * 2002-12-27 2004-09-21 Lexmark International, Inc. Diffusion barrier and method therefor
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US20080119044A1 (en) * 2006-11-22 2008-05-22 Macronix International Co., Ltd. Systems and methods for back end of line processing of semiconductor circuits
KR100885186B1 (ko) * 2007-05-03 2009-02-23 삼성전자주식회사 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법
KR100917823B1 (ko) * 2007-12-28 2009-09-18 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법
US7897514B2 (en) * 2008-01-24 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor contact barrier
US8497202B1 (en) 2012-02-21 2013-07-30 International Business Machines Corporation Interconnect structures and methods of manufacturing of interconnect structures
US8722534B2 (en) * 2012-07-30 2014-05-13 Globalfoundries Inc. Method for reducing wettability of interconnect material at corner interface and device incorporating same
CN103963375B (zh) * 2013-01-30 2016-12-28 苏州同冠微电子有限公司 硅片背面金属化共晶结构及其制造工艺
US9252102B2 (en) 2014-06-06 2016-02-02 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
CN113314456B (zh) * 2020-02-27 2023-01-20 长鑫存储技术有限公司 导线层的制作方法
CN115461846B (zh) * 2020-03-31 2023-07-25 玛特森技术公司 使用氟碳等离子体的工件的加工
US12327763B2 (en) * 2020-10-01 2025-06-10 Applied Materials, Inc. Treatment methods for titanium nitride films
CN112259499A (zh) * 2020-10-20 2021-01-22 长江存储科技有限责任公司 半导体器件及其制作方法
CN118231380B (zh) * 2024-03-15 2024-11-15 深圳平湖实验室 用于监控rta设备温度的结构及rta设备温度的监控方法
CN118326330B (zh) * 2024-06-13 2024-08-16 天水天光半导体有限责任公司 一种半导体金属层的制备方法及其应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
JPS61183942A (ja) * 1985-02-08 1986-08-16 Fujitsu Ltd 半導体装置の製造方法
DE3663871D1 (en) * 1985-04-11 1989-07-13 Siemens Ag Integrated semiconductor circuit having an aluminium or aluminium alloy contact conductor path and an intermediate tantalum silicide layer as a diffusion barrier
US4674176A (en) * 1985-06-24 1987-06-23 The United States Of America As Represented By The United States Department Of Energy Planarization of metal films for multilevel interconnects by pulsed laser heating
JPS62109341A (ja) * 1985-11-07 1987-05-20 Mitsubishi Electric Corp 半導体装置の製造方法
DE3682395D1 (de) * 1986-03-27 1991-12-12 Ibm Verfahren zur herstellung von seitenstrukturen.
JPS6399546A (ja) * 1986-10-16 1988-04-30 Hitachi Ltd 半導体装置の製造方法
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
JP2751223B2 (ja) * 1988-07-14 1998-05-18 セイコーエプソン株式会社 半導体装置およびその製造方法
JPH0251139A (ja) * 1988-08-12 1990-02-21 Minolta Camera Co Ltd フィルム投影装置
JPH02159065A (ja) * 1988-12-13 1990-06-19 Matsushita Electric Ind Co Ltd コンタクト電極の形成方法
JPH0727879B2 (ja) * 1989-03-14 1995-03-29 株式会社東芝 半導体装置の製造方法
JP2841439B2 (ja) * 1989-03-24 1998-12-24 富士通株式会社 半導体装置の製造方法
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JP3064454B2 (ja) * 1991-03-27 2000-07-12 日本電気株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135399B2 (en) 2000-04-19 2006-11-14 Oki Electric Industry Co., Ltd. Deposition method for wiring thin film
JP2004311545A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び高融点金属膜の堆積装置
JP2013239752A (ja) * 2007-10-22 2013-11-28 Applied Materials Inc ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム
JP2012069891A (ja) * 2010-09-27 2012-04-05 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5552341A (en) 1996-09-03
CN1039562C (zh) 1998-08-19
KR960010056B1 (ko) 1996-07-25
DE4342047A1 (de) 1994-06-16
CN1090091A (zh) 1994-07-27
KR940016484A (ko) 1994-07-23
US5939787A (en) 1999-08-17
DE4342047B4 (de) 2004-12-09

Similar Documents

Publication Publication Date Title
JPH077077A (ja) 半導体装置及びその製造方法
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US5534463A (en) Method for forming a wiring layer
JP3584054B2 (ja) 半導体装置及びその製造方法
JP3006735B2 (ja) 半導体装置およびその製造方法
JP2580096B2 (ja) 半導体装置の製造方法
JP3535893B2 (ja) 半導体装置の金属層形成方法
JP3963494B2 (ja) 半導体装置およびその形成方法
US5290731A (en) Aluminum metallization method
US5084412A (en) Method of manufacturing a semiconductor device with a copper wiring layer
JPH07201984A (ja) アルミニウムコンタクト形成方法
JP3586899B2 (ja) 半導体装置およびその製造方法
KR0183729B1 (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
US6268290B1 (en) Method of forming wirings
JPH1074707A (ja) アルミニウム接触用チタニウム・アルミナイド湿潤層
US6346480B2 (en) Method for forming aluminum interconnection
US6051490A (en) Method of forming wirings

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050105