JPH04280514A - 電圧制御発振器の位相同期ループ - Google Patents
電圧制御発振器の位相同期ループInfo
- Publication number
- JPH04280514A JPH04280514A JP3043130A JP4313091A JPH04280514A JP H04280514 A JPH04280514 A JP H04280514A JP 3043130 A JP3043130 A JP 3043130A JP 4313091 A JP4313091 A JP 4313091A JP H04280514 A JPH04280514 A JP H04280514A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- control voltage
- amplifier
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 18
- 230000007423 decrease Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電圧制御発振器の位相同
期ループに関し、特に電圧制御発振器の前段に直流増幅
器を有し、位相同期ループがロック状態になるまでは高
速に応答し、ロックすると周波数安定度を高めるように
動作する電圧制御発振器の位相同期ループに関する。
期ループに関し、特に電圧制御発振器の前段に直流増幅
器を有し、位相同期ループがロック状態になるまでは高
速に応答し、ロックすると周波数安定度を高めるように
動作する電圧制御発振器の位相同期ループに関する。
【０００２】
【従来の技術】従来、この種の電圧制御発振器の位相同
期ループは、例えば図２に示すように、制御電圧ＶＣが
０Ｖ近辺で所定の周波数で発振する電圧制御発振器２１
と、制御電圧ＶＣを出力する直流増幅器２２と、ループ
フィルタ２３と、電圧制御発振器の出力信号と基準信号
との位相を比較する位相比較器２４とを備えている。
期ループは、例えば図２に示すように、制御電圧ＶＣが
０Ｖ近辺で所定の周波数で発振する電圧制御発振器２１
と、制御電圧ＶＣを出力する直流増幅器２２と、ループ
フィルタ２３と、電圧制御発振器の出力信号と基準信号
との位相を比較する位相比較器２４とを備えている。
【０００３】ここで、直流増幅器２２の入出力特性は、
図３に示すように、入力電圧が０Ｖから離れるにしたが
って増幅度が増大し、また、０Ｖ近辺では増幅度が急激
に減少するように非線形とする。このような特性とする
ことにより、位相同期ループがアンロック状態のときは
、制御電圧ＶＣが０Ｖから離れるので増幅度が増大して
ループゲインも増大し、ロック状態への引込みが強化さ
れ応答速度は高速になる。一方、ロック状態に近付くに
つれて、つまり０Ｖに近付くにつれて増幅度が減少して
ループゲインも減少するので、ループの雑音帯域幅が狭
くなり周波数的に安定する。
図３に示すように、入力電圧が０Ｖから離れるにしたが
って増幅度が増大し、また、０Ｖ近辺では増幅度が急激
に減少するように非線形とする。このような特性とする
ことにより、位相同期ループがアンロック状態のときは
、制御電圧ＶＣが０Ｖから離れるので増幅度が増大して
ループゲインも増大し、ロック状態への引込みが強化さ
れ応答速度は高速になる。一方、ロック状態に近付くに
つれて、つまり０Ｖに近付くにつれて増幅度が減少して
ループゲインも減少するので、ループの雑音帯域幅が狭
くなり周波数的に安定する。
【０００４】
【発明が解決しようとする課題】上述した従来の電圧制
御発振器の位相同期ループでは、電圧制御発振器の前段
に接続する直流増幅器の特性を、入力電圧が０Ｖから離
れるにしたがって増幅度が増大し、また、０Ｖ近辺では
増幅度が急激に減少する非線形となるようにしている。 しかし、このような直流増幅器の回路構成は複雑になる
ばかりでなく、調整も面倒であるという問題点を有して
いる。
御発振器の位相同期ループでは、電圧制御発振器の前段
に接続する直流増幅器の特性を、入力電圧が０Ｖから離
れるにしたがって増幅度が増大し、また、０Ｖ近辺では
増幅度が急激に減少する非線形となるようにしている。 しかし、このような直流増幅器の回路構成は複雑になる
ばかりでなく、調整も面倒であるという問題点を有して
いる。
【０００５】本発明の目的は、簡単な回路構成により、
ロック状態になるまでは高速に応答し、ロックすると周
波数安定度を高めるように動作する電圧制御発振器の位
相同期ループを提供することにある。
ロック状態になるまでは高速に応答し、ロックすると周
波数安定度を高めるように動作する電圧制御発振器の位
相同期ループを提供することにある。
【０００６】
【課題を解決するための手段】本発明の電圧制御発振器
の位相同期ループは、制御電圧が０Ｖ近辺で位相同期し
て所定の周波数で発振する電圧制御発振器と、前記制御
電圧を出力する直流増幅器と、前記制御電圧が０Ｖを中
心とした所定の微小範囲内にあるか否かを検知する電圧
検知回路と、この電圧検知回路の検知出力に応じてオン
オフ動作するスイッチ回路と、このスイッチ回路の動作
に応じて前記直流増幅器の出力端から入力端への帰還量
を変化させる帰還用抵抗とを備え、前記制御電圧が前記
所定の微小範囲内にあるときは前記直流増幅器の増幅度
を減少させ、前記制御電圧が前記所定の微小範囲の外に
あるときは前記直流増幅器の増幅度を増大させるように
構成されている。
の位相同期ループは、制御電圧が０Ｖ近辺で位相同期し
て所定の周波数で発振する電圧制御発振器と、前記制御
電圧を出力する直流増幅器と、前記制御電圧が０Ｖを中
心とした所定の微小範囲内にあるか否かを検知する電圧
検知回路と、この電圧検知回路の検知出力に応じてオン
オフ動作するスイッチ回路と、このスイッチ回路の動作
に応じて前記直流増幅器の出力端から入力端への帰還量
を変化させる帰還用抵抗とを備え、前記制御電圧が前記
所定の微小範囲内にあるときは前記直流増幅器の増幅度
を減少させ、前記制御電圧が前記所定の微小範囲の外に
あるときは前記直流増幅器の増幅度を増大させるように
構成されている。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００８】図１は本発明の一実施例を示すブロック図
であり、制御電圧ＶＣが０Ｖ近辺で所定の周波数で発振
する電圧制御発振器１１と、制御電圧ＶＣを出力する演
算増幅器１２と、ループフィルタ１３と、電圧制御発振
器の出力信号と基準信号との位相を比較する位相比較器
１４と、制御電圧ＶＣが所定範囲にあることを検知する
電圧検知回路１５と、スイッチ回路１６と、帰還用抵抗
１７，１８とを備えている。
であり、制御電圧ＶＣが０Ｖ近辺で所定の周波数で発振
する電圧制御発振器１１と、制御電圧ＶＣを出力する演
算増幅器１２と、ループフィルタ１３と、電圧制御発振
器の出力信号と基準信号との位相を比較する位相比較器
１４と、制御電圧ＶＣが所定範囲にあることを検知する
電圧検知回路１５と、スイッチ回路１６と、帰還用抵抗
１７，１８とを備えている。
【０００９】ここで、電圧検知回路１５は、制御電圧Ｖ
Ｃが０Ｖを中心とした所定の微小範囲内のときに検知信
号ＳＣを送出する。スイッチ回路１６は検知信号ＳＣを
受けるとオン状態となる。演算増幅器１２は、帰還用抵
抗１７，１８によって負帰還量を制御され増幅度を変化
させる。
Ｃが０Ｖを中心とした所定の微小範囲内のときに検知信
号ＳＣを送出する。スイッチ回路１６は検知信号ＳＣを
受けるとオン状態となる。演算増幅器１２は、帰還用抵
抗１７，１８によって負帰還量を制御され増幅度を変化
させる。
【００１０】次に動作を説明する。
【００１１】位相同期ループがアンロック状態のとき、
すなわち、制御電圧ＶＣが０Ｖから離れているとき、検
知信号ＳＣは送出されないので、スイッチ回路１６はオ
フ状態である。従って、演算増幅器１２の出力側から入
力側への帰還は、帰還用抵抗１７を介して行われるが、
帰還量が少ないので、演算増幅器１２の増幅度は大きく
ループゲインも増大する。つまり、ロック状態への引込
みは強く、応答速度は高速となる。一方、ロック状態に
近付いて制御電圧ＶＣが０Ｖを中心とした所定の微小範
囲に入ると、電圧検知回路１５が検知信号ＳＣを送出し
、スイッチ回路１６はオン状態となり、帰還用抵抗１７
，１８が並列に接続されるので、帰還量は増大して演算
増幅器１２の増幅度は減少し、ループゲインも減少して
ループの雑音帯域幅が狭くなり周波数的に安定する。
すなわち、制御電圧ＶＣが０Ｖから離れているとき、検
知信号ＳＣは送出されないので、スイッチ回路１６はオ
フ状態である。従って、演算増幅器１２の出力側から入
力側への帰還は、帰還用抵抗１７を介して行われるが、
帰還量が少ないので、演算増幅器１２の増幅度は大きく
ループゲインも増大する。つまり、ロック状態への引込
みは強く、応答速度は高速となる。一方、ロック状態に
近付いて制御電圧ＶＣが０Ｖを中心とした所定の微小範
囲に入ると、電圧検知回路１５が検知信号ＳＣを送出し
、スイッチ回路１６はオン状態となり、帰還用抵抗１７
，１８が並列に接続されるので、帰還量は増大して演算
増幅器１２の増幅度は減少し、ループゲインも減少して
ループの雑音帯域幅が狭くなり周波数的に安定する。
【００１２】なお、演算増幅器１２の増幅度が変化した
ときに制御電圧ＶＣの変化が最小となるように、電圧検
知回路１５は、０Ｖを中心とした十分に狭い範囲を検知
するように設定する。
ときに制御電圧ＶＣの変化が最小となるように、電圧検
知回路１５は、０Ｖを中心とした十分に狭い範囲を検知
するように設定する。
【００１３】
【発明の効果】以上説明したように本発明の電圧制御発
振器の位相同期ループは、０Ｖ近辺で所定の周波数で発
振する電圧制御発振器の制御電圧を検知し、制御電圧が
０Ｖを中心とした所定の微小範囲外にあるときは、この
制御電圧を出力する演算増幅器の増幅度を増大させてル
ープゲインを増大させ、また、制御電圧が０Ｖを中心と
した所定の微小範囲内にあるときは、演算増幅器の増幅
度を減少させてループゲインを減少させることにより、
簡単な回路構成によって、位相同期ループがロック状態
になるまは高速に応答し、ロックすると周波数安定度を
高めるように動作させることができる。
振器の位相同期ループは、０Ｖ近辺で所定の周波数で発
振する電圧制御発振器の制御電圧を検知し、制御電圧が
０Ｖを中心とした所定の微小範囲外にあるときは、この
制御電圧を出力する演算増幅器の増幅度を増大させてル
ープゲインを増大させ、また、制御電圧が０Ｖを中心と
した所定の微小範囲内にあるときは、演算増幅器の増幅
度を減少させてループゲインを減少させることにより、
簡単な回路構成によって、位相同期ループがロック状態
になるまは高速に応答し、ロックすると周波数安定度を
高めるように動作させることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来の電圧制御発振器の位相同期ループの一例
を示すブロック図である。
を示すブロック図である。
【図３】図２に示した直流増幅器２２の入出力特性を示
す図である。
す図である。
１１，２１ 電圧制御発振器
１２ 演算増幅器
１５ 電圧検知回路１６
スイッチ回路１７，１８ 帰還用抵抗
スイッチ回路１７，１８ 帰還用抵抗
Claims (1)
- 【請求項１】 制御電圧が０Ｖ近辺で位相同期して所
定の周波数で発振する電圧制御発振器と、前記制御電圧
を出力する直流増幅器と、前記制御電圧が０Ｖを中心と
した所定の微小範囲内にあるか否かを検知する電圧検知
回路と、この電圧検知回路の検知出力に応じてオンオフ
動作するスイッチ回路と、このスイッチ回路の動作に応
じて前記直流増幅器の出力端から入力端への帰還量を変
化させる帰還用抵抗とを備え、前記制御電圧が前記所定
の微小範囲内にあるときは前記直流増幅器の増幅度を減
少させ、前記制御電圧が前記所定の微小範囲の外にある
ときは前記直流増幅器の増幅度を増大させることを特徴
とする電圧制御発振器の位相同期ループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043130A JPH04280514A (ja) | 1991-03-08 | 1991-03-08 | 電圧制御発振器の位相同期ループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043130A JPH04280514A (ja) | 1991-03-08 | 1991-03-08 | 電圧制御発振器の位相同期ループ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280514A true JPH04280514A (ja) | 1992-10-06 |
Family
ID=12655266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3043130A Pending JPH04280514A (ja) | 1991-03-08 | 1991-03-08 | 電圧制御発振器の位相同期ループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04280514A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516001B1 (en) | 1998-06-05 | 2003-02-04 | Nec Corporation | Device for converting sonet data input into DS-N data output |
| JP2005184544A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 同期クロック生成装置及び同期クロック生成方法 |
-
1991
- 1991-03-08 JP JP3043130A patent/JPH04280514A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6516001B1 (en) | 1998-06-05 | 2003-02-04 | Nec Corporation | Device for converting sonet data input into DS-N data output |
| JP2005184544A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 同期クロック生成装置及び同期クロック生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580329B2 (en) | PLL bandwidth switching | |
| US4280104A (en) | Phase locked loop system with improved acquisition | |
| US7009432B2 (en) | Self-calibrating phase locked loop charge pump system and method | |
| US5854575A (en) | Dual-loop phase-locked loop | |
| US6054903A (en) | Dual-loop PLL with adaptive time constant reduction on first loop | |
| JP3382356B2 (ja) | 低位相ノイズの基準発振器 | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| JPH04280514A (ja) | 電圧制御発振器の位相同期ループ | |
| JP2644890B2 (ja) | 位相同期回路 | |
| JPS6327456Y2 (ja) | ||
| EP0418862B1 (en) | Frequency modulation circuit using VCO | |
| JPH0786930A (ja) | 位相同期回路 | |
| KR100269293B1 (ko) | Ota필터의중심주파수제어장치 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JP3435520B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| JPS63155874A (ja) | 映像中間周波信号処理回路 | |
| US20020021178A1 (en) | Phase-locked loop circuit having rate-of-change detector | |
| JPH0278322A (ja) | 位相同期発振器のループ切替回路 | |
| KR960000055Y1 (ko) | 피엘엘(pll) 제어회로 | |
| JP2624300B2 (ja) | 映像受信回路 | |
| JP2705544B2 (ja) | 位相同期回路 | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3263662B2 (ja) | Ａｐｃ回路 | |
| JPH03217124A (ja) | 位相同期回路 | |
| JPS60142624A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990622 |