JPH0428154B2 - - Google Patents
Info
- Publication number
- JPH0428154B2 JPH0428154B2 JP59155277A JP15527784A JPH0428154B2 JP H0428154 B2 JPH0428154 B2 JP H0428154B2 JP 59155277 A JP59155277 A JP 59155277A JP 15527784 A JP15527784 A JP 15527784A JP H0428154 B2 JPH0428154 B2 JP H0428154B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- superconducting
- circuit
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、超電導性を利用した計算回路に係
り、とくに集積回路の高密度実装化を行なうのに
好適な集積回路の搭載法および集積回路間の結線
法に関するものである。
り、とくに集積回路の高密度実装化を行なうのに
好適な集積回路の搭載法および集積回路間の結線
法に関するものである。
従来の超電導集積回路チツプの実装方法に関し
ては、所定の寸法に切断された集積回路チツプを
チツプキヤリア上に搭載し、チツプとチツプキヤ
リア間の電気的接続については超電導性を有する
Pb合金の厚膜を介して、チツプのパツドからチ
ツプキヤリアに連結する方法が用いられている
（H.C.Jones and D.J.Herrell，IBM J.of Res.
and Dev.Vol.24，P172，1980）。この超電導回路
の実装方法における問題点はパツド部分における
接続に対する信頼性の問題である。数百〜数千ゲ
ートの高集積論理回路においては、チツプあたり
100個前後のパツドが必要である。このような配
線の接続方法において、欠陥無く、多数のパツド
を電気的に接続することはきわめて困難である。
さらに、このような接続方法においては、接続部
におけるインピーダンスのミスマツチの問題、さ
らには、全体的な高密度集積化に対する制約があ
る。
ては、所定の寸法に切断された集積回路チツプを
チツプキヤリア上に搭載し、チツプとチツプキヤ
リア間の電気的接続については超電導性を有する
Pb合金の厚膜を介して、チツプのパツドからチ
ツプキヤリアに連結する方法が用いられている
（H.C.Jones and D.J.Herrell，IBM J.of Res.
and Dev.Vol.24，P172，1980）。この超電導回路
の実装方法における問題点はパツド部分における
接続に対する信頼性の問題である。数百〜数千ゲ
ートの高集積論理回路においては、チツプあたり
100個前後のパツドが必要である。このような配
線の接続方法において、欠陥無く、多数のパツド
を電気的に接続することはきわめて困難である。
さらに、このような接続方法においては、接続部
におけるインピーダンスのミスマツチの問題、さ
らには、全体的な高密度集積化に対する制約があ
る。
本発明は超電導集積回路の実装技術に関して、
高密度集積回路の相互配線を可能にし、かつ信頼
性の高い集積回路間の接続方法を与えるものであ
る。
高密度集積回路の相互配線を可能にし、かつ信頼
性の高い集積回路間の接続方法を与えるものであ
る。
本発明においては、超電導集積回路間の接続方
法に関して、個々の独立した集積回路を同一基板
上に形成し、これらの集積回路間の結線を、基板
上に形成した超電導膜配線によつて行なう。この
配線は集積回路内で用いる超電導層と同一の超電
導層を１層あるいは２層用いて、格子状に配す
る。２層以上の場合、配線は互に層間絶縁膜を介
して絶縁される。（超電導多層構造）超電導配線
用の材料はNb、あるいはNb3SnなどNbを主成分
として含有する超電導材料とする。格子増配線列
の交点における配線の接続は以下のようにして行
う。つまり、接続を必要とする配線間を、Pbを
主成分とする合金膜によつて接続する。交点にお
いて配線の接続が２ケ所になる場合は、第１層目
のPb合金接続後、層間絶縁膜を形成し、この上
から、第２層目のPb合金膜を形成することによ
り接続を行う。
法に関して、個々の独立した集積回路を同一基板
上に形成し、これらの集積回路間の結線を、基板
上に形成した超電導膜配線によつて行なう。この
配線は集積回路内で用いる超電導層と同一の超電
導層を１層あるいは２層用いて、格子状に配す
る。２層以上の場合、配線は互に層間絶縁膜を介
して絶縁される。（超電導多層構造）超電導配線
用の材料はNb、あるいはNb3SnなどNbを主成分
として含有する超電導材料とする。格子増配線列
の交点における配線の接続は以下のようにして行
う。つまり、接続を必要とする配線間を、Pbを
主成分とする合金膜によつて接続する。交点にお
いて配線の接続が２ケ所になる場合は、第１層目
のPb合金接続後、層間絶縁膜を形成し、この上
から、第２層目のPb合金膜を形成することによ
り接続を行う。
以下、本発明を実施例を参照して詳細に説明す
る。超電導回路はジヨセフソン接合をスイツチン
グ素子とし、電流を直接ゲートに注入することに
よりスイツチング動作を行なわせる、いわゆる電
流注入直接結合型回路を基本ゲートとする論理回
路とした。回路の種類は直接結合型論理ゲートを
直列に配列した鎖状回路とした。１回路当りの占
有面積は2.5mm角とした。１回路の領域は従来の
回路チツプ同じく、周辺に100μｍ×100μｍの面
積を有するパツド電極を配列することにより決め
られる。回路内の配線は２層の超電導膜によつて
形成されるが、同時に回路と回路間に格子状に２
次元的な配線を行なう。一方向の配線の端部は回
路パツドに接続される。２インチのシリコンウエ
ハ上に、上に述べた論理ゲート10段分の鎖状回路
を１個含んだ回路を４個並べた。これらの回路の
間のパツド列に平行な配線は２本である。超電導
回路は磁気遮蔽を兼ねるグランドプレーン膜、抵
抗膜、２層の超電導配線膜とジヨセフソン接合と
層間絶縁膜から構成される。ジヨセフソン接合の
電極を形成する超電導膜は配線と同一の超電導層
が用いられる。グランドプレーン膜はNb膜、抵
抗膜はMo膜、ジヨセフソン接合の下部電極膜は
Nb膜、上部電極膜はPb・In合金膜、層間絶縁膜
はSiO膜とした。各集積回路を完成した段階で、
回路間に交差する配線格子が存在するが、この配
線格子はしたがつて、ジヨセフソン接合下部電極
膜に用いたNb膜である。インピーダンスのマツ
チングをとるために、回路間の配線領域にもグラ
ンドプレーン膜を敷く。層間絶縁膜はSiO膜であ
る。隣接する各鎖増回路どうしを互に直列に接続
し、１個のウエハ上で40段分の鎖状回路とした
が、これは以下の方法で行つた。第１図に示すよ
うに配線の交差点において、層間絶縁膜に矩形の
窓１を開く。各配線２，３の一部を窓の内部にま
で入れるが、互に接触しない範囲に留めておく。
次にレジスト膜のパターン形成工程および、
Pb・In膜の成膜工程およびリフトオフ工程を通
じて、図に示すような配線間の接続膜４を形成す
る。このような工程を通じて、第２図に示すよう
に、直結型鎖状回路５間の直列接続を配線２，３
および配線接続６を用いることにより完成した。
図において入力信号は配線７より入り、出力新は
配線８より取出される。
る。超電導回路はジヨセフソン接合をスイツチン
グ素子とし、電流を直接ゲートに注入することに
よりスイツチング動作を行なわせる、いわゆる電
流注入直接結合型回路を基本ゲートとする論理回
路とした。回路の種類は直接結合型論理ゲートを
直列に配列した鎖状回路とした。１回路当りの占
有面積は2.5mm角とした。１回路の領域は従来の
回路チツプ同じく、周辺に100μｍ×100μｍの面
積を有するパツド電極を配列することにより決め
られる。回路内の配線は２層の超電導膜によつて
形成されるが、同時に回路と回路間に格子状に２
次元的な配線を行なう。一方向の配線の端部は回
路パツドに接続される。２インチのシリコンウエ
ハ上に、上に述べた論理ゲート10段分の鎖状回路
を１個含んだ回路を４個並べた。これらの回路の
間のパツド列に平行な配線は２本である。超電導
回路は磁気遮蔽を兼ねるグランドプレーン膜、抵
抗膜、２層の超電導配線膜とジヨセフソン接合と
層間絶縁膜から構成される。ジヨセフソン接合の
電極を形成する超電導膜は配線と同一の超電導層
が用いられる。グランドプレーン膜はNb膜、抵
抗膜はMo膜、ジヨセフソン接合の下部電極膜は
Nb膜、上部電極膜はPb・In合金膜、層間絶縁膜
はSiO膜とした。各集積回路を完成した段階で、
回路間に交差する配線格子が存在するが、この配
線格子はしたがつて、ジヨセフソン接合下部電極
膜に用いたNb膜である。インピーダンスのマツ
チングをとるために、回路間の配線領域にもグラ
ンドプレーン膜を敷く。層間絶縁膜はSiO膜であ
る。隣接する各鎖増回路どうしを互に直列に接続
し、１個のウエハ上で40段分の鎖状回路とした
が、これは以下の方法で行つた。第１図に示すよ
うに配線の交差点において、層間絶縁膜に矩形の
窓１を開く。各配線２，３の一部を窓の内部にま
で入れるが、互に接触しない範囲に留めておく。
次にレジスト膜のパターン形成工程および、
Pb・In膜の成膜工程およびリフトオフ工程を通
じて、図に示すような配線間の接続膜４を形成す
る。このような工程を通じて、第２図に示すよう
に、直結型鎖状回路５間の直列接続を配線２，３
および配線接続６を用いることにより完成した。
図において入力信号は配線７より入り、出力新は
配線８より取出される。
なおこの回路間接続においては不要であつた
が、直交する配線列において、それぞれの配線が
直線状に結線され、これらの配線が絶縁される必
要のある場合が生じる。このような結線は次のよ
うにして行なつた。第３図に示すように、層間絶
縁膜の下側配線３をPb・In合金超電導膜９によ
つて接続する。膜パターンの形成はリフトオフ法
によつて行なつた。次にPb・In超電導膜９をSiO
絶縁膜１０で覆う。絶縁膜パターンの形成もやは
りリフトオフ法により行なつた。次にやはり
Pb・In合金膜１１により上側超電導膜２の接続
を行なつた。この超電導膜パターンの形成もやは
りリフトオフ法により行なつた。
が、直交する配線列において、それぞれの配線が
直線状に結線され、これらの配線が絶縁される必
要のある場合が生じる。このような結線は次のよ
うにして行なつた。第３図に示すように、層間絶
縁膜の下側配線３をPb・In合金超電導膜９によ
つて接続する。膜パターンの形成はリフトオフ法
によつて行なつた。次にPb・In超電導膜９をSiO
絶縁膜１０で覆う。絶縁膜パターンの形成もやは
りリフトオフ法により行なつた。次にやはり
Pb・In合金膜１１により上側超電導膜２の接続
を行なつた。この超電導膜パターンの形成もやは
りリフトオフ法により行なつた。
以上説明したごとく、本発明においては、１枚
のウエハ上に多数個の回路を配列し、これら回路
間の配線および結線する方法を与えるものである
が、このような方法によつて次のような効果が生
まれる。
のウエハ上に多数個の回路を配列し、これら回路
間の配線および結線する方法を与えるものである
が、このような方法によつて次のような効果が生
まれる。
(1) チツプ片の製作、チツプキヤリアの製作およ
び、チツプのチツプキヤリア上へのマウントと
いう工程を不要とするので、回路系全体として
の工程を短縮できる。
び、チツプのチツプキヤリア上へのマウントと
いう工程を不要とするので、回路系全体として
の工程を短縮できる。
(2) １枚のウエハ上ですべての配線を行なうので
配線、および結線の欠陥を低減できる。
配線、および結線の欠陥を低減できる。
(3) 結線部をエチツングにより除去し、必要な結
線用マスクを用いることにより、結線の変更を
可能にする。
線用マスクを用いることにより、結線の変更を
可能にする。
(4) 記憶回路や演算回路など、品種の異なる回路
を同一ウエハ上に形成することにより、まとま
つた機能を有する計算回路を構成できる。
を同一ウエハ上に形成することにより、まとま
つた機能を有する計算回路を構成できる。
(5) 超電導薄膜の磁気遮蔽効果によつて、磁場信
号が別の配線に伝わる（クロストーク）を抑え
ることが出来る。
号が別の配線に伝わる（クロストーク）を抑え
ることが出来る。
第１図は回路間配線における結線部分を示す平
面図、第２図は回路４個を互に接続した全体図、
第３図は回路間配線における互に直交する結線部
分を示す平面図である。 １……窓、２，３……配線、４……接続膜、５
……直結型鎖状回路、９……超電導膜、１０……
絶縁膜。
面図、第２図は回路４個を互に接続した全体図、
第３図は回路間配線における互に直交する結線部
分を示す平面図である。 １……窓、２，３……配線、４……接続膜、５
……直結型鎖状回路、９……超電導膜、１０……
絶縁膜。
Claims (1)
- １ 同一基板上に形成した複数の超電導材料の配
線がリフトオフ法によつて形成された窓の内部で
交叉するように接続する結線方法において、(1)上
記超電導材料の配線の交叉部分の下側配線をリフ
トオフ法を用いてPbを主成分とする第１合金膜
で形成し、次に(2)上記第１の合金膜上に絶縁膜を
リフトオフ法により形成し、さらに(3)上記絶縁膜
上に上記下側配線と交叉するように上側配線をリ
フトオフ法を用いてPbを主成分とする第２の合
金膜で形成する、ことを特徴とする超電導回路の
結線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15527784A JPS6135578A (ja) | 1984-07-27 | 1984-07-27 | 超電導回路の結線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15527784A JPS6135578A (ja) | 1984-07-27 | 1984-07-27 | 超電導回路の結線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6135578A JPS6135578A (ja) | 1986-02-20 |
| JPH0428154B2 true JPH0428154B2 (ja) | 1992-05-13 |
Family
ID=15602380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15527784A Granted JPS6135578A (ja) | 1984-07-27 | 1984-07-27 | 超電導回路の結線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135578A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5819742A (ja) * | 1981-07-24 | 1983-02-04 | Pioneer Video Corp | 記録情報読取装置における光学系駆動装置 |
| JPS5818950A (ja) * | 1981-07-28 | 1983-02-03 | Nec Corp | 多層配線基板 |
-
1984
- 1984-07-27 JP JP15527784A patent/JPS6135578A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6135578A (ja) | 1986-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3808475A (en) | Lsi chip construction and method | |
| US6255600B1 (en) | Electronic interconnection medium having offset electrical mesh plane | |
| EP0018489B1 (en) | A module for an array of integrated circuit chips, accomodating discretionary fly wire connections | |
| EP0175870B1 (en) | Wafer scale integrated circuit device | |
| EP0530185B1 (en) | Electronics system with direct write engineering change capability | |
| US3835530A (en) | Method of making semiconductor devices | |
| JP2761310B2 (ja) | ユーザ構成可能な回路アレーアーキテクチャ | |
| US4568961A (en) | Variable geometry automated universal array | |
| US5135889A (en) | Method for forming a shielding structure for decoupling signal traces in a semiconductor | |
| JP2889160B2 (ja) | 集積化表面素子間結線を備えた半導体チップおよび電子モジュールとその製作方法 | |
| JPH02106968A (ja) | 半導体集積回路装置及びその形成方法 | |
| KR0142570B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR100384745B1 (ko) | 반도체집적회로장치 | |
| US3643232A (en) | Large-scale integration of electronic systems in microminiature form | |
| US3771217A (en) | Integrated circuit arrays utilizing discretionary wiring and method of fabricating same | |
| US5294754A (en) | Direct write EC single metal layer | |
| US4943841A (en) | Wiring structure for semiconductor integrated circuit device | |
| EP0069762B1 (en) | Universal interconnection substrate | |
| US6444919B1 (en) | Thin film wiring scheme utilizing inter-chip site surface wiring | |
| JPH0428154B2 (ja) | ||
| US6177294B1 (en) | Wiring layout method for semiconductor device and recording medium on which wiring layout program for semiconductor device is recorded | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| JPH03274764A (ja) | 半導体集積回路装置 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPH0556874B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |