JPH0428193Y2 - - Google Patents
Info
- Publication number
- JPH0428193Y2 JPH0428193Y2 JP245785U JP245785U JPH0428193Y2 JP H0428193 Y2 JPH0428193 Y2 JP H0428193Y2 JP 245785 U JP245785 U JP 245785U JP 245785 U JP245785 U JP 245785U JP H0428193 Y2 JPH0428193 Y2 JP H0428193Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- backup
- positive voltage
- time
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000010586 diagram Methods 0.000 description 11
- 230000010365 information processing Effects 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、電子機器における電源が停電或は瞬
断した場合に前記電子機器の制御部の動作を所定
時間だけバツクアツプするバツクアツプ電源回路
に関する。[Detailed description of the invention] (a) Industrial application field The present invention relates to a backup power supply circuit that backs up the operation of the control section of an electronic device for a predetermined period of time when the power supply of the electronic device is interrupted or interrupted. .
(ロ) 従来の技術
従来、電子機器における電源が停電或は瞬断し
た場合に電子機器の制御部の動作を所定時間だけ
バツクアツプするバツクアツプ電源回路として例
えばフイツシヤー社のモデルFVH−722の
「SCHEMATIC DIAGRAM&PRINTED
CIRCUITBOARD(U,S,A)」の第12〜13頁
に示す様な回路が開示されており、第3図はその
一般的な回路図の一例、第4図は第3図において
バツクアツプ時間とバツクアツプ電圧との関係を
示す特性図である。(b) Prior Art Conventionally, as a backup power supply circuit that backs up the operation of the control section of electronic equipment for a predetermined period of time when the power supply to the electronic equipment is interrupted or interrupted, for example, the "SCHEMATIC DIAGRAM &PRINTED" model FVH-722 manufactured by Fischer Co., Ltd.
CIRCUITBOARD (U, S, A)'', pages 12 to 13 disclose a circuit as shown in Figure 3 is an example of a general circuit diagram, and Figure 4 shows the backup time and FIG. 3 is a characteristic diagram showing the relationship with backup voltage.
第3図において図番及び構成を説明すると、1
は交流電源2の入力をオン、オフするスイツチ、
3は二次巻線側にタツプを設け、前記スイツチ1
のオン時に一次電圧を二次電圧に変換するトラン
ス、4は前記トランス3の二次巻線により得られ
る二次電圧の負電圧を整流する整流回路、5は二
次電圧をタツプにて分圧することにより得られる
電圧の正電圧を整流する整流回路、6,7は
各々、抵抗8及びコンデンサ9、抵抗10及びコ
ンデンサ11より構成され、前記整流回路4,5
の出力電圧を積分する積分回路、12,13は
各々、前記積分回路6,7により平滑化された直
流負電圧(例えば−20ボルト)、直流正電圧(例
えば+5ボルト)を入力する端子、14は直流正
電圧を入力するデータ処理手段としてのMPU1
5及びメモリ16より成る情報処理手段17と、
直流負電圧を入力する駆動回路18とによつて構
成される制御部、19は前記駆動回路18の出力
により動作する表示部、20は前記端子13及び
情報処理手段17間の直流正電圧のライン21と
アース間に接続され、直流正電圧のノイズを吸収
すると共に前記スイツチ1のオフ時、停電或は瞬
断時に前記情報処理手段17を所定時間(例えば
0.5〜1秒)だけバツクアツプする電解コンデン
サ、22は前記電解コンデンサ20及びライン2
1との接続点と前記端子13間に接続され、前記
電解コンデンサ20に充電された電荷の端子13
側への放電を阻止すると逆流阻止ダイオード、2
3は前記端子12及び駆動回路18間の直流負電
圧のライン24とアース間に接続され、直流負電
圧のノイズを吸収する電解コンデンサ、30は前
記ライン24及びアース間に接続された負荷イン
ピーダンスとしての抵抗である。尚、第4図にお
ける横軸は時間軸であり、T0は電源のオフ時間、
T1は第3図におけるバツクアツプ限界時間を示
しており、また縦軸は電圧軸を示しており、VB
は端子13への入力正電圧、Vfは逆流阻止ダイ
オード22の立上り電圧、υは情報処理手段17
の最低動作電圧、−VPは端子12への入力負電圧
を示しており、更に破線はバツクアツプ電圧を示
している。 To explain the drawing number and structure in Fig. 3, 1
is a switch that turns on and off the input of AC power supply 2,
3 has a tap on the secondary winding side, and the switch 1
4 is a rectifier circuit that rectifies the negative voltage of the secondary voltage obtained by the secondary winding of the transformer 3. 5 is a rectifier circuit that divides the secondary voltage with a tap. The rectifier circuits 6 and 7 that rectify the positive voltage obtained by
12 and 13 are terminals for inputting DC negative voltage (e.g. -20 volts) and DC positive voltage (e.g. +5 volts) smoothed by the integration circuits 6 and 7, respectively; 14; is MPU1 as a data processing means that inputs DC positive voltage.
5 and a memory 16;
19 is a display unit that operates based on the output of the drive circuit 18; 20 is a DC positive voltage line between the terminal 13 and the information processing means 17; 21 and ground, and absorbs DC positive voltage noise and keeps the information processing means 17 running for a predetermined period of time (e.g.
22 is the electrolytic capacitor 20 and the line 2
1 and the terminal 13 of the electric charge charged in the electrolytic capacitor 20.
When blocking discharge to the side, a reverse current blocking diode, 2
3 is an electrolytic capacitor connected between the DC negative voltage line 24 between the terminal 12 and the drive circuit 18 and the ground, and absorbs the noise of the DC negative voltage; 30 is a load impedance connected between the line 24 and the ground. resistance. In addition, the horizontal axis in Fig. 4 is the time axis, and T 0 is the power off time,
T 1 indicates the backup limit time in Fig. 3, and the vertical axis indicates the voltage axis, and V B
is the input positive voltage to the terminal 13, Vf is the rising voltage of the reverse current blocking diode 22, and υ is the information processing means 17
The lowest operating voltage, -V P , indicates the input negative voltage to terminal 12, and the dashed line indicates the backup voltage.
(ハ) 考案が解決しようとする問題点
しかしながら前述の場合、電解コンデンサ23
の充電電荷は、時間T0で電源がオフすると同時
に制御部14及び抵抗30のアース側へ無駄に放
電してしまつていた。(c) Problems to be solved by the invention However, in the above case, the electrolytic capacitor 23
The charged charges were wasted and discharged to the ground side of the control unit 14 and the resistor 30 at the same time as the power was turned off at time T 0 .
また制御部14による消費電流IDを近似的に一
定とし、電解コンデンサ20の静電容量をCBと
すると、バツクアツプ時間TBU1は
TBU1=|T1−T0|
=CB(VB−Vf−υ)/ID ……
となり、式よりバツクアツプ時間TBUを長くと
るには電解コンデンサ20の静電容量CBを大容
量とし、更に逆流阻止ダイオードとして立上り電
圧の小さいシヨツトキーダイオード等を使用した
りしなければならず、コストアツプが生ずる等の
問題点があつた。 Further, assuming that the current consumption I D by the control unit 14 is approximately constant and the capacitance of the electrolytic capacitor 20 is C B , the backup time T BU1 is T BU1 = |T 1 −T 0 | =C B (V B −Vf−υ)/I D ... From the formula, in order to lengthen the backup time T BU , the capacitance C B of the electrolytic capacitor 20 should be made large, and a shot key diode with a small rising voltage should be used as a reverse current blocking diode. etc., which caused problems such as increased costs.
(ニ) 問題点を解決するための手段
本考案は前記問題点を解決するためになされた
ものであり、直流正電圧及び直流負電圧とによつ
て動作すると共に負荷を制御する電子機器の制御
部のバツクアツプ電源回路において、直流正電圧
ライン及びアース間に接続された第1コンデンサ
と、前記直流正電圧ライン、及び直流負電圧ライ
ン間に接続された第2コンデンサと、前記直流正
電圧ラインに対して順方向であり、かつそのカソ
ードが前記第1及び第2コンデンサとの接続点に
接続され、前記第1及び第2コンデンサに充電さ
れた電荷を前記制御部のみに放電させるダイオー
ドより成るバツクアツプ電源回路によつて前記問
題点を解決する。(d) Means for solving the problems The present invention has been made to solve the problems mentioned above, and is a method for controlling electronic equipment that operates with a direct current positive voltage and a direct current negative voltage and controls a load. In the backup power supply circuit of the section, a first capacitor connected between the DC positive voltage line and the ground, a second capacitor connected between the DC positive voltage line and the DC negative voltage line, and a second capacitor connected between the DC positive voltage line and the DC positive voltage line. A backup circuit comprising a diode which is in the forward direction with respect to the control section, and whose cathodes are connected to the connection points with the first and second capacitors, and which discharges the electric charge charged in the first and second capacitors only to the control section. The above problem is solved by a power supply circuit.
(ホ) 作用
本考案のバツクアツプ電源回路によれば、制御
部が直流正電圧及び直流負電圧によつて動作する
ことから、第1コンデンサの正の充電電荷に加え
て直流正電圧及び直流負電圧ライン間に接続され
た第2コンデンサの負の充電電荷をも制御部のバ
ツクアツプに用いることができ、コストアツプせ
ずにバツクアツプ時間を延長させる作用を有す
る。(e) Effect: According to the backup power supply circuit of the present invention, since the control section operates with a DC positive voltage and a DC negative voltage, in addition to the positive charge of the first capacitor, a DC positive voltage and a DC negative voltage are generated. The negative charge of the second capacitor connected between the lines can also be used for backing up the control section, which has the effect of extending the backup time without increasing costs.
(ヘ) 実施例
本考案の詳細を図示の実施例により具体的に説
明する。第1図は本考案のバツクアツプ電源回路
の一実施例を示す回路図、第2図は第1図におい
てバツクアツプ時間とバツクアツプ電圧との関係
を示す特性図である。(f) Examples The details of the present invention will be specifically explained with reference to illustrated examples. FIG. 1 is a circuit diagram showing an embodiment of the backup power supply circuit of the present invention, and FIG. 2 is a characteristic diagram showing the relationship between backup time and backup voltage in FIG. 1.
第1図について図番及び構成を説明すると、2
5は端子13及び情報処理手段17間の直流正電
圧のライン26とアース間に接続され、直流正電
圧のノイズを吸収すると共に電源のオフ時に前記
情報処理手段17を所定時間だけバツクアツプす
る第1コンデンサとしての電解コンデンサ(例え
ば2200μF)、27は前記電解コンデンサ25及び
ライン26との接続点と前記端子13間にその一
方が接続され、かつ端子12及び駆動回路18間
の直流負電圧のライン28にその他方が接続さ
れ、直流負電圧のノイズを吸収すると共に電源の
オフ時に前記情報処理手段17を所定時間だけバ
ツクアツプする第2コンデンサとしての電解コン
デンサ(例えば220μF)、29は前記電解コンデ
ンサ25,27及びライン26との接続点と前記
端子13間に接続され、前記電解コンデンサ2
5,27に充電された電荷の端子13側への放電
を阻止するダイオードである。尚、第1図のその
他の構成要素において第3図と同一素子には同一
図番を付しており、また第2図は第4図と同様の
特性図であり、T2は第1図におけるバツクアツ
プ限界時間、VPEAKはバツクアツプ電圧のピーク
値を示している。 To explain the figure number and structure of Figure 1, 2
A first line 5 connected between the terminal 13 and the information processing means 17 and the DC positive voltage line 26 and the ground, absorbs the noise of the DC positive voltage and backs up the information processing means 17 for a predetermined time when the power is turned off. An electrolytic capacitor (for example, 2200 μF) 27 serves as a capacitor, one of which is connected between the connection point with the electrolytic capacitor 25 and the line 26 and the terminal 13, and a DC negative voltage line 28 between the terminal 12 and the drive circuit 18. 29 is an electrolytic capacitor (for example, 220 μF) as a second capacitor, the other of which is connected to the electrolytic capacitor 25, which absorbs DC negative voltage noise and backs up the information processing means 17 for a predetermined time when the power is turned off. 27 and between the connection point with the line 26 and the terminal 13, and the electrolytic capacitor 2
This is a diode that prevents the charges charged in the terminals 5 and 27 from being discharged to the terminal 13 side. In addition, other components in FIG. 1 that are the same as those in FIG. 3 are given the same figure numbers, and FIG . 2 is a characteristic diagram similar to that in FIG. The backup limit time, V PEAK , indicates the peak value of the backup voltage.
第1図について回路動作を説明すると、スイツ
チ1をオンすることにより端子13には直流正電
圧(例えば+5ボルト)、端子12には直流負電
圧(例えば−20ボルト)が入力し、これより電界
コンデンサ27の静電容量をCPとすると、電界
コンデンサ25,27には各々
QB=CB(VB−Vf) ……
QP=CP(VB−Vf+VP) ……
なる電荷が充電され、更に直流正電圧が情報処理
手段17に入力すると共に直流負電圧が駆動回路
18に入力して制御部14は動作する。ここでメ
モリ16及び駆動回路18は各々、直流正電圧、
直流負電圧のみならずMPU15の制御信号とに
よつて動作するものであり、こうして動作する駆
動回路18の出力信号によつて負荷としての表示
部19に何らかの表示がなされる。 To explain the circuit operation with reference to FIG. 1, by turning on switch 1, a DC positive voltage (for example, +5 volts) is input to terminal 13, and a DC negative voltage (for example, -20 volts) is input to terminal 12, which causes an electric field to be input. If the capacitance of the capacitor 27 is CP , then the electrolytic capacitors 25 and 27 each have a charge of Q B =C B (V B -Vf) ... Q P =C P (V B -Vf + V P ) ... After being charged, a positive DC voltage is input to the information processing means 17, and a negative DC voltage is input to the drive circuit 18, so that the control unit 14 operates. Here, the memory 16 and the drive circuit 18 each have a direct current positive voltage,
It is operated not only by a DC negative voltage but also by a control signal from the MPU 15, and some kind of display is made on the display section 19 as a load by the output signal of the drive circuit 18 which operates in this way.
次に何らかの原因により時間T0にて停電、瞬
断或はスイツチ1がオフした場合、端子12,1
3への電源入力は零となり、電解コンデンサ2
5,27に充電された電荷QB,QPは、ダイオー
ド29によつて端子13側へ放電することなく情
報処理手段17に有効に供給され、MPU15及
びメモリ16は式よりも延長したバツクアツプ
時間(例えば3秒)にてバツクアツプされる。こ
のバツクアツプ時間TBU2は
TBU2=|T2−T0|
≒(QB+QP)−(CB−CP)υ/ID ………
となり、式に、及び式を代入すると
TBU2=TBU1+CP(VB−Vf−υ+VP)/ID……
となる。式において一般に
VP>>VB−Vf−υ
であることから、式に示すバツクアツプ時間
TBU2は式に示すバツクアツプ時間TBU1よりも
充分に延長されていることが解る。 Next, if there is a power outage, instantaneous interruption, or switch 1 is turned off at time T 0 for some reason, terminals 12 and 1
The power input to 3 becomes zero, and electrolytic capacitor 2
The charges Q B and Q P charged in cells 5 and 27 are effectively supplied to the information processing means 17 by the diode 29 without being discharged to the terminal 13 side, and the MPU 15 and the memory 16 have a longer backup time than the formula. (for example, 3 seconds). This backup time T BU2 is T BU2 = | T 2 − T 0 | ≒ (Q B + Q P ) − (C B − C P ) υ/I D ...... Substituting the equation and the equation, T BU2 =T BU1 +C P (V B −Vf−υ+V P )/I D ...... In general, V P >>V B −Vf−υ in the formula, so the backup time shown in the formula
It can be seen that T BU2 is sufficiently longer than the backup time T BU1 shown in the equation.
次に第2図について説明すると、時間T0にて
端子12,13への電源入力が零になると、電界
コンデンサ27の充電電荷の大部分は電界コンデ
ンサ25に放電移行し、電界コンデンサ25,2
7の端子電圧は平衡に達することから、電界コン
デンサ25の両端電圧は破線に示す様に一時的に
上昇してピーク値VPEAKに達し、その後情報処理
手段17に入力してMPU15及びメモリ16の
動作をバツクアツプしながら減衰してゆくが、第
2図及び第4図を比較しても明らかな様にバツク
アツプ時間TBU2はバツクアツプ時間TBU1よりも
充分に延長されている。ここでVPEAKは制御部1
4の最大許容定格電圧を超えてはならず、また時
間T0以後においてVPEAKを与える電解コンデンサ
25,27の放電電荷量は、時間T0以前におけ
る電解コンデンサ25,27の充電電荷量を超え
ることはない。そこでVPEAKを求めると、
VPEAK≦VB−Vf+CP/CB+CPVP ……
となり、VPEAKが制御部14の最大許容定格電圧
以下で、かつ所望のバツクアツプ時間を得られる
様に電解コンデンサ25,27の静電容量CB,
CPを決定すればよい。 Next, referring to FIG. 2, when the power input to the terminals 12 and 13 becomes zero at time T0 , most of the charge in the electrolytic capacitor 27 is discharged to the electrolytic capacitor 25, and the electrolytic capacitors 25 and 2
7 reaches equilibrium, the voltage across the electrolytic capacitor 25 temporarily increases as shown by the broken line and reaches the peak value V PEAK , after which it is input to the information processing means 17 and output to the MPU 15 and memory 16. While the operation is backed up, it is attenuated, but as is clear from a comparison of FIGS. 2 and 4, the backup time T BU2 is sufficiently longer than the backup time T BU1 . Here, V PEAK is control unit 1
4, and the amount of discharged charge of the electrolytic capacitors 25, 27 that provides V PEAK after time T 0 exceeds the amount of charge charged in the electrolytic capacitors 25, 27 before time T 0 . Never. Therefore, when calculating V PEAK , V PEAK ≦V B - Vf + C P / C B + C P V P ..., so that V PEAK is less than the maximum allowable rated voltage of the control section 14 and the desired backup time can be obtained. Electrostatic capacitance C B of electrolytic capacitors 25 and 27,
All you have to do is determine C P.
(ト) 考案の効果
本考案のバツクアツプ電源回路によれば、制御
部が直流正電圧及び直流負電圧によつて動作する
ことから、第1コンデンサの正の充電電荷に加え
て直流正電圧及び直流負電圧ライン間に接続され
た第2コンデンサの負の充電電荷をも制御部のバ
ツクアツプに用いることができ、これより構成要
素を付加することなく、かつコストアツプせずに
制御部のバツクアツプ時間を延長させることが可
能となる利点を有する。(g) Effects of the invention According to the backup power supply circuit of the invention, since the control section operates with DC positive voltage and DC negative voltage, in addition to the positive charge of the first capacitor, DC positive voltage and DC The negative charge of the second capacitor connected between the negative voltage lines can also be used to back up the control section, thereby extending the backup time of the control section without adding any additional components or increasing costs. This has the advantage of making it possible to
第1図は本考案のバツクアツプ電源回路の一実
施例を示す回路図、第2図は第1図においてバツ
クアツプ時間とバツクアツプ電圧との関係を示す
特性図、第3図は従来のバツクアツプ電源回路の
一例を示す回路図、第4図は第3図のバツクアツ
プ時間とバツクアツプ電圧との関係を示す特性図
である。
主な図番の説明、14……制御部、19……表
示部、25,27……電解コンデンサ、26,2
8……ライン、29……ダイオード。
Figure 1 is a circuit diagram showing an embodiment of the backup power supply circuit of the present invention, Figure 2 is a characteristic diagram showing the relationship between backup time and backup voltage in Figure 1, and Figure 3 is a diagram of a conventional backup power supply circuit. FIG. 4, which is a circuit diagram showing an example, is a characteristic diagram showing the relationship between the backup time and backup voltage shown in FIG. 3. Explanation of main drawing numbers, 14...control section, 19...display section, 25, 27...electrolytic capacitor, 26,2
8... line, 29... diode.
Claims (1)
と共に負荷を制御する電子機器の制御部のバツク
アツプ電源回路において、直流正電圧ライン及び
アース間に接続された第1コンデンサと、前記直
流正電圧ライン、及び直流負電圧ライン間に接続
された第2コンデンサと、前記直流正電圧ライン
に対して順方向であり、かつそのカソードが前記
第1及び第2コンデンサとの接続点に接続され、
前記第1及び第2コンデンサに充電された電荷を
前記制御部のみに放電させるダイオードより成る
ことを特徴とするバツクアツプ電源回路。 In a backup power supply circuit for a control unit of an electronic device that operates with a DC positive voltage and a DC negative voltage and controls a load, a first capacitor connected between a DC positive voltage line and a ground, and the DC positive voltage line , and a second capacitor connected between the DC negative voltage line, which is in the forward direction with respect to the DC positive voltage line, and whose cathode is connected to the connection point with the first and second capacitors,
A backup power supply circuit comprising a diode that discharges charges stored in the first and second capacitors only to the control section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP245785U JPH0428193Y2 (en) | 1985-01-11 | 1985-01-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP245785U JPH0428193Y2 (en) | 1985-01-11 | 1985-01-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61120241U JPS61120241U (en) | 1986-07-29 |
| JPH0428193Y2 true JPH0428193Y2 (en) | 1992-07-08 |
Family
ID=30476156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP245785U Expired JPH0428193Y2 (en) | 1985-01-11 | 1985-01-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428193Y2 (en) |
-
1985
- 1985-01-11 JP JP245785U patent/JPH0428193Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61120241U (en) | 1986-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0562772A1 (en) | Holdover circuit for AC-to-DC converters | |
| JPH04229034A (en) | Apparatus for maintaining power supply at the time of momentary power interruption of commercial power | |
| JPH0428193Y2 (en) | ||
| US4408269A (en) | Balanced power supply with polarized capacitors | |
| JPH077922A (en) | Capacitor life detection circuit and switching power supply using the same | |
| JPS5837717A (en) | Output holding time compensation circuit for power supply equipment | |
| JP2542564B2 (en) | Power supply smoothing circuit | |
| JP3096676B2 (en) | Power supply circuit | |
| JPS5838414Y2 (en) | switching regulator device | |
| JPH0619312Y2 (en) | DC power supply circuit | |
| JP3203922B2 (en) | DC power supply | |
| JP2550199B2 (en) | Power supply system for information processing equipment | |
| JPH065346U (en) | Charge control circuit | |
| JPS5843182A (en) | Dc power source circuit | |
| JP2647393B2 (en) | Switching power supply | |
| JPH0576181A (en) | Voltage doubler rectifier | |
| JPH02273031A (en) | Dc power source device | |
| JP3395858B2 (en) | Power factor improvement circuit of switching power supply | |
| JPS634418B2 (en) | ||
| JP2563607Y2 (en) | Power supply | |
| JP3266968B2 (en) | Power supply | |
| JPH11136943A (en) | Switching power source | |
| JP2723404B2 (en) | Power supply | |
| JPS5842994B2 (en) | Horizontal oscillation circuit power supply | |
| JP2891721B2 (en) | Uninterruptible power supply backup circuit |