JPH0428257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0428257A JPH0428257A JP2133020A JP13302090A JPH0428257A JP H0428257 A JPH0428257 A JP H0428257A JP 2133020 A JP2133020 A JP 2133020A JP 13302090 A JP13302090 A JP 13302090A JP H0428257 A JPH0428257 A JP H0428257A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- coolant
- groove
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＥＣＬ、ゲートアレイ、ＬＳＩメモリ等の
半導体素子が基板に実装された半導体装置に関するもの
である。
半導体素子が基板に実装された半導体装置に関するもの
である。
第４図は従来の半導体装置を示す側面図であり、図にお
いて、（１）はシリコン（Ｓｉｌ製の半導体素子で、そ
の主面（２）には図示しない回路が形成されている。
いて、（１）はシリコン（Ｓｉｌ製の半導体素子で、そ
の主面（２）には図示しない回路が形成されている。
（３）は熱伝導率の大きい材料で作られた基板で、アル
ミナ（Ａ１２０３）や炭化ケイ素（ＳｉＣ） 、窒化ア
ルミニウム（ＡＩＮ）が用いられている。半導体素子（
１）の裏面（４）が基板（３）に対向するようにして、
半導体素子（１）が基板（３）に実装されている。この
実装は、基板（３）の表面に金（Ａｕ）等をメタライズ
して金（Ａｕ） −シリコン＜Ｓｉ）合金接合法により
行なうか、あるいは、厚膜ペースト等で接着して行なっ
ている。（５１は熱伝導率が大きく、加工性の良い金属
で作られた冷却フィンで、アユミニラム（Ａ１）や銅（
Ｃｕ）などが用いられ、断面がくし形の形状に加工され
て表面積が大きくなっている。
ミナ（Ａ１２０３）や炭化ケイ素（ＳｉＣ） 、窒化ア
ルミニウム（ＡＩＮ）が用いられている。半導体素子（
１）の裏面（４）が基板（３）に対向するようにして、
半導体素子（１）が基板（３）に実装されている。この
実装は、基板（３）の表面に金（Ａｕ）等をメタライズ
して金（Ａｕ） −シリコン＜Ｓｉ）合金接合法により
行なうか、あるいは、厚膜ペースト等で接着して行なっ
ている。（５１は熱伝導率が大きく、加工性の良い金属
で作られた冷却フィンで、アユミニラム（Ａ１）や銅（
Ｃｕ）などが用いられ、断面がくし形の形状に加工され
て表面積が大きくなっている。
次に動作について説明する。半導体素子（１）を動作さ
せると発熱し、その熱は基板（３）を通して冷却用フィ
ン（５）に伝わる。冷却用フィン（５］には図示しない
ファンにより風が送られ、ここから外部へ放熱が行なわ
れる。
せると発熱し、その熱は基板（３）を通して冷却用フィ
ン（５）に伝わる。冷却用フィン（５］には図示しない
ファンにより風が送られ、ここから外部へ放熱が行なわ
れる。
上記のように、半導体素子（１）で発生した熱はそこか
ら直接放散されるのではなく、基板（３）を経由して冷
却用フィン（５）から放散されるので、冷却効率が悪く
、急速な発熱や多大な発熱があった場合は十分冷却でき
ない。また、基板（３）の材料選定は熱伝導率の大きい
ことを優先的に考慮しなければならないので、使用材料
が限定されて、半導体素子（１）との間で熱膨張係数の
ミスマツチが生じる。
ら直接放散されるのではなく、基板（３）を経由して冷
却用フィン（５）から放散されるので、冷却効率が悪く
、急速な発熱や多大な発熱があった場合は十分冷却でき
ない。また、基板（３）の材料選定は熱伝導率の大きい
ことを優先的に考慮しなければならないので、使用材料
が限定されて、半導体素子（１）との間で熱膨張係数の
ミスマツチが生じる。
そのため、半導体素子（１）のはがれや破損などの不具
合が発生する恐れがあり、特に大形Ｌ Ｓ Ｉのマルチ
チップ搭載には問題があった。
合が発生する恐れがあり、特に大形Ｌ Ｓ Ｉのマルチ
チップ搭載には問題があった。
この熱膨張係数のミスマツチを防止するために、基板と
して、半導体素子と同種材料のシリコンを用い、基板内
に冷媒通路を形成し、ここに流す冷媒により半導体素子
を冷却する方法がある。しかし、この方法でも、半導体
素子の冷却は基板を通して間接的に行なうので、やはり
冷却効率が悪い。
して、半導体素子と同種材料のシリコンを用い、基板内
に冷媒通路を形成し、ここに流す冷媒により半導体素子
を冷却する方法がある。しかし、この方法でも、半導体
素子の冷却は基板を通して間接的に行なうので、やはり
冷却効率が悪い。
〔発明が解決しようとする課題〕
従来の半導体装置は以上のように構成されているので、
半導体素子が間接的に冷却され、従って、冷却効率が悪
く、半導体素子の温度上昇のために素子動作速度の低下
、誤動作、長時間動作不可などの問題点があった。更に
、Ａｌ２Ｏ３などの基板の場合は半導体素子との間の熱
膨張係数のミスマツチが生じ、そのため大形ＬＳＩ素子
などの実装が困難であった。
半導体素子が間接的に冷却され、従って、冷却効率が悪
く、半導体素子の温度上昇のために素子動作速度の低下
、誤動作、長時間動作不可などの問題点があった。更に
、Ａｌ２Ｏ３などの基板の場合は半導体素子との間の熱
膨張係数のミスマツチが生じ、そのため大形ＬＳＩ素子
などの実装が困難であった。
この発明は上記のような問題点を解消するためになされ
たもので、冷却効率が良く、がっ、半導体素子と基板間
の熱膨張係数のミスマツチによる不具合を防止できる半
導体装置を得ることを目的とする。
たもので、冷却効率が良く、がっ、半導体素子と基板間
の熱膨張係数のミスマツチによる不具合を防止できる半
導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体素子の裏面に溝を
形成してそこに冷媒が流通できるようにしたものである
。
形成してそこに冷媒が流通できるようにしたものである
。
この発明における半導体装置は、半導体素子の裏面に形
成された溝に冷媒を流通させることにより半導体素子を
直接的に冷却する。また、基板としては熱伝導率を考慮
する必要がないので、その面から材料選定が限定されず
、半導体素子と同じないしは近似した熱膨張係数を有す
る材料を選定することができる。
成された溝に冷媒を流通させることにより半導体素子を
直接的に冷却する。また、基板としては熱伝導率を考慮
する必要がないので、その面から材料選定が限定されず
、半導体素子と同じないしは近似した熱膨張係数を有す
る材料を選定することができる。
（づ）
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による半導体装置の断面図であ
り、図において、（′７１はシリコン製の半導体素子で
、その主面（８）には図示しない回路が形成されている
。第２図は半導体素子（刀の平面図であり、第１図にお
いて下方から見た図を示し、（９）は裏面００）にジグ
ザグ状に形成された渦である。
図はこの発明の一実施例による半導体装置の断面図であ
り、図において、（′７１はシリコン製の半導体素子で
、その主面（８）には図示しない回路が形成されている
。第２図は半導体素子（刀の平面図であり、第１図にお
いて下方から見た図を示し、（９）は裏面００）にジグ
ザグ状に形成された渦である。
（１１）は半導体装置（１）が実装された複合基板、（
Ｉ２）、（１３）はそれぞれ単結晶シリコンで作られた
第１および第２の基板、（１４）、（１５）はソーダラ
イム系の第１および第２の薄膜ガラス層て、第１および
第２の基板（１２）、（１３）は第１の薄膜ガラス層（
１４）を介して互いに一体的に接合され、これらにより
複合基板（１１）を構成している。半導体素子（７）は
その裏面００）を第１の基板（１２）に対向させて、第
２の薄膜ガラス層（１５）を介して第１の基板（１２）
に接合されることにより、複合基板（１１）に実装され
、シリコン基板−Ｆへの素子実装（ｃｈｉｐｓ ｏｎ
５ｉｌｉｃｏｎ） 構造になっている。（１６）、（１
７）は第１の基板（１２）に形成された貫通孔と連絡路
で、半導体素子（７）の溝（９）の両端部（１９）と対
向する部分に貫通孔（Ｉ６）が設けられると共に、貫通
孔（１６）と連通するように連絡路（１７）が設けられ
ている。（２０）、（２１）は第２の基板（１３）に形
成された冷媒導入口と冷媒排出口で、それぞれ連絡路（
１７）と連通ずるように設けられ、以上により、冷媒導
入口（２０）から半導体素子ｆ７］の溝（９）を通って
冷媒排出口（２１）に至る一連の冷媒用通路が形成され
ている。
Ｉ２）、（１３）はそれぞれ単結晶シリコンで作られた
第１および第２の基板、（１４）、（１５）はソーダラ
イム系の第１および第２の薄膜ガラス層て、第１および
第２の基板（１２）、（１３）は第１の薄膜ガラス層（
１４）を介して互いに一体的に接合され、これらにより
複合基板（１１）を構成している。半導体素子（７）は
その裏面００）を第１の基板（１２）に対向させて、第
２の薄膜ガラス層（１５）を介して第１の基板（１２）
に接合されることにより、複合基板（１１）に実装され
、シリコン基板−Ｆへの素子実装（ｃｈｉｐｓ ｏｎ
５ｉｌｉｃｏｎ） 構造になっている。（１６）、（１
７）は第１の基板（１２）に形成された貫通孔と連絡路
で、半導体素子（７）の溝（９）の両端部（１９）と対
向する部分に貫通孔（Ｉ６）が設けられると共に、貫通
孔（１６）と連通するように連絡路（１７）が設けられ
ている。（２０）、（２１）は第２の基板（１３）に形
成された冷媒導入口と冷媒排出口で、それぞれ連絡路（
１７）と連通ずるように設けられ、以上により、冷媒導
入口（２０）から半導体素子ｆ７］の溝（９）を通って
冷媒排出口（２１）に至る一連の冷媒用通路が形成され
ている。
次に製造方法について説明する。半導体素子（力の裏面
００）に、リソグラフィ技術により製作された窒化シリ
コン（Ｓｉ ３Ｎａ ）や二酸化シリコン（Ｓｉ（ｈ）
のマスクく図示せず）を用い、フッ酸（ＨＦ）、水酸化
カリウム（ＫＯＨ）等のエツチング液でウェットエツヂ
フグ法により、溝（９）を形成する。冷却を良くするに
は溝（９）の表面積が大きいのが好ましいので、高アス
ペクト比の微細なパターンの溝（９）を形成するために
、Ｃ］、 ＯＯ）方位を有する半導体素子（７）をＫＯ
）（水溶液により異方性エツチングを行うのがよい。
００）に、リソグラフィ技術により製作された窒化シリ
コン（Ｓｉ ３Ｎａ ）や二酸化シリコン（Ｓｉ（ｈ）
のマスクく図示せず）を用い、フッ酸（ＨＦ）、水酸化
カリウム（ＫＯＨ）等のエツチング液でウェットエツヂ
フグ法により、溝（９）を形成する。冷却を良くするに
は溝（９）の表面積が大きいのが好ましいので、高アス
ペクト比の微細なパターンの溝（９）を形成するために
、Ｃ］、 ＯＯ）方位を有する半導体素子（７）をＫＯ
）（水溶液により異方性エツチングを行うのがよい。
第１の基板（１２）には、半導体素子（７）が実装され
る側とは反対側の面に、上記と同様のエツチングを行な
って連絡路（１７）形成のなめに溝状に加工し、また、
半導体素子（７１実装側の面から同様のエツチングによ
り貫通孔（１６）を形成する。第２の基板（１３）には
同様のエツチングにより、冷媒導入口および排出口（２
０）、（２１）を形成する。
る側とは反対側の面に、上記と同様のエツチングを行な
って連絡路（１７）形成のなめに溝状に加工し、また、
半導体素子（７１実装側の面から同様のエツチングによ
り貫通孔（１６）を形成する。第２の基板（１３）には
同様のエツチングにより、冷媒導入口および排出口（２
０）、（２１）を形成する。
次に、第１および第２の基板（１２）、（１３）を陽極
接合法により互いに接合する。陽極接合法は、デイ−（
Ｄ） ピー（Ｐ）、ボメランッにより発明され、特公
昭５３−２８７４７２号公報に示されている。第３図は
陽極接合法の説明図であり、（２３）、（２４）は互い
に接合される第１および第２の材料で、第１の材料（２
３）は導体、あるいはシリコン等の半導体であるが、接
合時の温度では導体としてふるまう。第２の材料（２４
）はガラス等の絶縁物、（２５）は直流電源である。上
記のような両材料（２３）、（２４）を、第２の材料（
２４）がイオンマイグレーションする温度に加熱し、第
１の材料（２３）側を正、第２の材料（２４）側を負に
して直流電圧を印加することにより、両者の接合を行な
うものである。
接合法により互いに接合する。陽極接合法は、デイ−（
Ｄ） ピー（Ｐ）、ボメランッにより発明され、特公
昭５３−２８７４７２号公報に示されている。第３図は
陽極接合法の説明図であり、（２３）、（２４）は互い
に接合される第１および第２の材料で、第１の材料（２
３）は導体、あるいはシリコン等の半導体であるが、接
合時の温度では導体としてふるまう。第２の材料（２４
）はガラス等の絶縁物、（２５）は直流電源である。上
記のような両材料（２３）、（２４）を、第２の材料（
２４）がイオンマイグレーションする温度に加熱し、第
１の材料（２３）側を正、第２の材料（２４）側を負に
して直流電圧を印加することにより、両者の接合を行な
うものである。
実際の接合プロセスは以下に示す通りである。
第１または第２の基板（１２）、（１３）の表面上に、
ＲＦマグネトロンスパッタ法等で厚さ１〜１０ミクロン
の第１の薄膜ガラス層（１４）を形成する。次に、両基
板（２３）、（２４）を約２００℃に加熱し、第１の薄
膜ガラス層（１４）を内側にして両者を重ね合せ、第１
の薄膜ガラス層（１４）が形成された側の基板を負、他
方を正にして両者間に直流電圧を印加し、接合を行なう
。第１の基板（１２）の溝状にエツチングされた部分と
第２の基板（１３）とにより、冷媒が通る連絡路（１７
）が形成される。上記接合は第１の薄膜ガラス層（１４
）の厚さが５ミクロン、加熱温度２００℃、印加直流電
圧２０Ｖの条件で行った場合に接合状態が最も良好とな
った。
ＲＦマグネトロンスパッタ法等で厚さ１〜１０ミクロン
の第１の薄膜ガラス層（１４）を形成する。次に、両基
板（２３）、（２４）を約２００℃に加熱し、第１の薄
膜ガラス層（１４）を内側にして両者を重ね合せ、第１
の薄膜ガラス層（１４）が形成された側の基板を負、他
方を正にして両者間に直流電圧を印加し、接合を行なう
。第１の基板（１２）の溝状にエツチングされた部分と
第２の基板（１３）とにより、冷媒が通る連絡路（１７
）が形成される。上記接合は第１の薄膜ガラス層（１４
）の厚さが５ミクロン、加熱温度２００℃、印加直流電
圧２０Ｖの条件で行った場合に接合状態が最も良好とな
った。
このようにして第１および第２の基板（１２）、（１３
）を接合して複合基板（１１）を形成し、その上に半導
体素子（力を実装する。まず、第１の基板（１２）側表
面または半導体素子（７）の裏面に第２の薄膜ガラス層
（１５）を、第１の薄膜ガラス層（１４）の場合と同様
にして形成する。その後、上記と同様の陽極接合法によ
り両者の接合を行なう。
）を接合して複合基板（１１）を形成し、その上に半導
体素子（力を実装する。まず、第１の基板（１２）側表
面または半導体素子（７）の裏面に第２の薄膜ガラス層
（１５）を、第１の薄膜ガラス層（１４）の場合と同様
にして形成する。その後、上記と同様の陽極接合法によ
り両者の接合を行なう。
次に動作について説明する。半導体装置の運転時には冷
媒（図示せず）を流して冷却する。冷媒としては、半導
体素子（７１や複合基板（１１）の材料であるシリコン
とガラスを腐食しないフレオン類、あるいは、素子を低
温で動作させる場合は液体窒素を用いる。冷媒導入口お
よび排出口（２０）、（２１）には図示しないパイプが
接続されていて、例えばポンプなどにより、冷媒導入口
（２０）から冷媒を流し込む。冷媒は第１図の矢印で示
すように流れ、半導体素子（′７１の裏面αＯ）の溝（
９）を通って直接、半導体素子（力を冷却する。溝（９
）は大面積にわたって冷媒と接触する形状になっている
ので効率よく冷却が行なわれる。半導体素子（７１から
熱を奪った冷媒は、冷媒排出口（２１）からパイプを通
って排出される。
媒（図示せず）を流して冷却する。冷媒としては、半導
体素子（７１や複合基板（１１）の材料であるシリコン
とガラスを腐食しないフレオン類、あるいは、素子を低
温で動作させる場合は液体窒素を用いる。冷媒導入口お
よび排出口（２０）、（２１）には図示しないパイプが
接続されていて、例えばポンプなどにより、冷媒導入口
（２０）から冷媒を流し込む。冷媒は第１図の矢印で示
すように流れ、半導体素子（′７１の裏面αＯ）の溝（
９）を通って直接、半導体素子（力を冷却する。溝（９
）は大面積にわたって冷媒と接触する形状になっている
ので効率よく冷却が行なわれる。半導体素子（７１から
熱を奪った冷媒は、冷媒排出口（２１）からパイプを通
って排出される。
なお、上記実施例では陽極接合法による接合において、
互いに接合されるものの一方のみに薄膜ガラス層を形成
したが、多方に成膜して接合を行ってもよく、その場合
は印加直流電圧の極性はいずれでもよい。薄膜ガラス層
の厚さが２ミクロン、加熱温度２００℃、印加電圧２０
Ｖの条件で行った場合が、接合状態が最も良好である。
互いに接合されるものの一方のみに薄膜ガラス層を形成
したが、多方に成膜して接合を行ってもよく、その場合
は印加直流電圧の極性はいずれでもよい。薄膜ガラス層
の厚さが２ミクロン、加熱温度２００℃、印加電圧２０
Ｖの条件で行った場合が、接合状態が最も良好である。
また、薄膜ガラス層の材質としてソーダライム系のもの
を用いたが、ホウケイ酸ガラス系でもよく、更に、溝（
９）のパターン形状をジグザグ状で全体として四角形に
したが、円形やらせん形のパターンにしてもよい。
を用いたが、ホウケイ酸ガラス系でもよく、更に、溝（
９）のパターン形状をジグザグ状で全体として四角形に
したが、円形やらせん形のパターンにしてもよい。
以上のように、この発明によれば、半導体素子の裏面に
溝を形成して冷媒が流通できるように構成したので、冷
媒により半導体素子が直接的に冷却され、従って、冷却
効果が良く、また、基板の材料選定において熱伝導率の
面から限定されず、例えば半導体素子と同種の材料を用
いることができ、半導体素子と基板の間の熱膨張係数の
ミスマツチによる不具合を防止できる。
溝を形成して冷媒が流通できるように構成したので、冷
媒により半導体素子が直接的に冷却され、従って、冷却
効果が良く、また、基板の材料選定において熱伝導率の
面から限定されず、例えば半導体素子と同種の材料を用
いることができ、半導体素子と基板の間の熱膨張係数の
ミスマツチによる不具合を防止できる。
第１図はこの発明の一実施例による半導体装置の断面図
、第２図は第１図に示された半導体装置の半導体素子の
平面図、第３図は陽極接合法の説明図、第４図は従来の
半導体装置の側面図である。 図において、（７）は半導体素子、（８）は主面、（９
）は溝、００）は裏面、（１１）は複合基板である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 手続補正書（自発） １事件の表示 ２発明の名称 平成２年特許願第１．３３０２０号 半導体装置 ３補正をする者 事件との関係 住 所 名 称（６０１） ４代理人 住 所
、第２図は第１図に示された半導体装置の半導体素子の
平面図、第３図は陽極接合法の説明図、第４図は従来の
半導体装置の側面図である。 図において、（７）は半導体素子、（８）は主面、（９
）は溝、００）は裏面、（１１）は複合基板である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 手続補正書（自発） １事件の表示 ２発明の名称 平成２年特許願第１．３３０２０号 半導体装置 ３補正をする者 事件との関係 住 所 名 称（６０１） ４代理人 住 所
Claims (1)
- 主面に回路が形成された半導体素子と基板とから成り
、上記半導体素子の裏面を上記基板に対向させて、上記
半導体素子を上記基板に実装したものにおいて、半導体
素子の裏面に溝を形成して冷媒が流通できるようにした
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133020A JPH0428257A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133020A JPH0428257A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428257A true JPH0428257A (ja) | 1992-01-30 |
Family
ID=15094919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133020A Pending JPH0428257A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428257A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5692558A (en) * | 1996-07-22 | 1997-12-02 | Northrop Grumman Corporation | Microchannel cooling using aviation fuels for airborne electronics |
| US5777384A (en) * | 1996-10-11 | 1998-07-07 | Motorola, Inc. | Tunable semiconductor device |
| CN118782561A (zh) * | 2024-09-11 | 2024-10-15 | 浙江翠展微电子有限公司 | 一种高散热性的hpd功率模块 |
-
1990
- 1990-05-23 JP JP2133020A patent/JPH0428257A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5692558A (en) * | 1996-07-22 | 1997-12-02 | Northrop Grumman Corporation | Microchannel cooling using aviation fuels for airborne electronics |
| US5777384A (en) * | 1996-10-11 | 1998-07-07 | Motorola, Inc. | Tunable semiconductor device |
| CN118782561A (zh) * | 2024-09-11 | 2024-10-15 | 浙江翠展微电子有限公司 | 一种高散热性的hpd功率模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051865A (en) | Multi-layer semiconductor device | |
| US8929071B2 (en) | Low cost manufacturing of micro-channel heatsink | |
| JP5801996B2 (ja) | 両面冷却式電力用被覆層付き電力モジュール | |
| CA2002213C (en) | High performance integrated circuit chip package and method of making same | |
| US5125451A (en) | Heat exchanger for solid-state electronic devices | |
| US7233494B2 (en) | Cooling apparatus, cooled electronic module and methods of fabrication thereof employing an integrated manifold and a plurality of thermally conductive fins | |
| US5232047A (en) | Heat exchanger for solid-state electronic devices | |
| US7435623B2 (en) | Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon | |
| JP2950472B2 (ja) | 電子集積回路パッケージのメタライゼーション構造を形成する方法 | |
| WO2022241846A1 (zh) | 一种包括嵌入歧管式微流道的引线键合结构及其制备方法 | |
| US5403783A (en) | Integrated circuit substrate with cooling accelerator substrate | |
| US20070200226A1 (en) | Cooling micro-channels | |
| CN117766490A (zh) | 一种集成铜歧管微通道的散热封装结构及制备方法 | |
| JPH0428257A (ja) | 半導体装置 | |
| US5262673A (en) | Semiconductor element | |
| JP3193142B2 (ja) | 基 板 | |
| JP2004158726A (ja) | ヒートスプレッダ付半導体素子及び半導体パッケージ | |
| CN114256178A (zh) | 一种高功率芯片散热结构及其制备方法 | |
| JPH03273669A (ja) | 冷却機構付き半導体装置 | |
| JPH104219A (ja) | ペルチェ素子 | |
| CN223540883U (zh) | 一种led用高反射氧化铝陶瓷基板 | |
| JPH05114665A (ja) | 放熱性基板 | |
| CN110345663A (zh) | 热电半导体制冷器及热电制冷器模块 | |
| JPH04303950A (ja) | 半導体実装用基板 | |
| KR100460180B1 (ko) | 다공질 실리콘을 이용한 전자 소자 냉각용 히트 파이프 |