JPH0428263A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0428263A JPH0428263A JP2133009A JP13300990A JPH0428263A JP H0428263 A JPH0428263 A JP H0428263A JP 2133009 A JP2133009 A JP 2133009A JP 13300990 A JP13300990 A JP 13300990A JP H0428263 A JPH0428263 A JP H0428263A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- epitaxial layer
- bipolar transistor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、同一半導体基板」二にpnp型及びnpn
型のバイポーラトランジスタを備えた半導体装置の製造
方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to the use of pnp type and npn type semiconductor substrates on the same semiconductor substrate.
The present invention relates to a method of manufacturing a semiconductor device including a type of bipolar transistor.
第3図は従来のpnp、npn)ランジスタの混在した
半導体装置の断面図であり、図中のpnpt npn
はそれぞれpnpt−ランジスタ、npnトランジスタ
の形成領域を表わし、以下pnp領域、npn領域と称
する。FIG. 3 is a cross-sectional view of a semiconductor device in which conventional pnp, npn) transistors are mixed, and in the figure, pnpt npn
represent formation regions of a pnpt-transistor and an npn transistor, respectively, and are hereinafter referred to as a pnp region and an npn region.
同図に示すように、p型半導体基板1の表面にn 型拡
散層2が形成され、pnp領域のn+型型機散層2上薄
いp++埋込層3が形成され、npn領域のn 型拡散
層2上にn型エピタキシャル層4が形成されると共に、
p 型埋込層3上にp型拡散層5が形成され、npn、
1)np領域間等の所定領域にトレンチ分離酸化膜6が
形成されて素子間分離が行われている。As shown in the figure, an n-type diffusion layer 2 is formed on the surface of a p-type semiconductor substrate 1, a thin p++ buried layer 3 is formed on the n+-type diffused layer 2 in the pnp region, and an n-type diffusion layer 2 in the npn region is formed. An n-type epitaxial layer 4 is formed on the diffusion layer 2, and
A p-type diffusion layer 5 is formed on the p-type buried layer 3, and an npn,
1) Trench isolation oxide films 6 are formed in predetermined regions such as between np regions to provide isolation between elements.
さらに、npn領域のn型エピタキシャル層4の一部に
n 型拡散層2に接続されたコンタクト抵抗低減用のn
型コレクタウオール7が形成されると共に、pnp領
域のp型拡散層5の一部にp++埋込層3に接続された
コンタクト抵抗低減用のp 型コレクタウオール8が形
成されている。Furthermore, an N layer for reducing contact resistance is connected to a part of the N type epitaxial layer 4 in the NPN region and is connected to the N type diffusion layer 2.
A type collector all 7 is formed, and a p type collector all 8 for contact resistance reduction connected to the p++ buried layer 3 is formed in a part of the p type diffusion layer 5 in the pnp region.
そして、npn領域のn型エピタキシャル層4中にp型
の真性ベース層9及び外部ベース層10が形成されると
共に、真性ベース層9中にn型のエミツタ層11が形成
され、npn領域のp型拡散層2上にn型の真性ベース
層12及び外部ベース層13が形成されると共に、真性
ベース層12中にp型のエミツタ層14が形成されてい
る。Then, a p-type intrinsic base layer 9 and an extrinsic base layer 10 are formed in the n-type epitaxial layer 4 of the npn region, and an n-type emitter layer 11 is formed in the intrinsic base layer 9. An n-type intrinsic base layer 12 and an external base layer 13 are formed on the type diffusion layer 2, and a p-type emitter layer 14 is formed in the intrinsic base layer 12.
ところで、15は全面に形成された表面酸化膜であり、
この酸化膜15の所定位置にコンタクトホールが形成さ
れ、各コンタクトホールを介して電極16が外部ベース
層1.0.13.エミツタ層11.14. コレクタ
ウオール7.8それぞれに接続されている。By the way, 15 is a surface oxide film formed on the entire surface,
Contact holes are formed at predetermined positions in this oxide film 15, and electrodes 16 are connected to external base layers 1, 0, 13, . . . through each contact hole. Emitter layer 11.14. It is connected to collector all 7 and 8 respectively.
従来の場合、pnp領域のn+型型機散層2表面にp
型埋込層3を作り込むため、例えばイオン注入によって
p++埋込層3を作り込むとすると、n 型拡散層2の
不純物濃度以上にp型不純物を注入しなければならず、
このように高濃度のn型不純物と高濃度のp型不純物が
導入されることにより結晶欠陥が生じ易く、リーク等の
原因になるという問題点があった。In the conventional case, p
In order to create the type buried layer 3, for example, if the p++ buried layer 3 is created by ion implantation, the p type impurity must be implanted at a concentration higher than the impurity concentration of the n type diffusion layer 2.
There is a problem in that the introduction of high concentration n-type impurities and high concentration p-type impurities tends to cause crystal defects, which can cause leakage and the like.
そこで、このような結晶欠陥を抑制するにはp型不純物
の注入量を減らせばよいが、注入量を減らすと、n 型
拡散層2のn型不純物量が多いため埋込層3の実質的な
p型不純物量が少なくなり、その結果、形成された埋込
層3は高抵抗になり、動作速度の低下を招くという不都
合が生じる。Therefore, in order to suppress such crystal defects, it is possible to reduce the amount of p-type impurity implanted. However, if the amount of implanted p-type impurities is reduced, the amount of n-type impurities in the n-type diffusion layer 2 is large, so that the buried layer 3 is effectively The amount of p-type impurity decreases, and as a result, the formed buried layer 3 has a high resistance, resulting in a disadvantage that the operating speed decreases.
また、n+型型数散層2中p++埋込層3を形成せず、
p++埋込層3をn+型型機散層2は別に形成すること
も考えられるが、この場合npn領域にのみn+型型機
散層2形成し、pnp領域にのみp++埋込層3を形成
するために、npn。In addition, the p++ buried layer 3 is not formed in the n+ type scattered layer 2,
It is also possible to form the p++ buried layer 3 separately from the n+ type diffused layer 2, but in this case, the n+ type diffused layer 2 is formed only in the npn region, and the p++ buried layer 3 is formed only in the pnp region. In order to do so, npn.
pnp領域それぞれに対して写真製版工程を追加しなけ
ればならず、工程数が増加するという欠点があった。A photolithography process must be added for each pnp region, resulting in an increase in the number of processes.
この発明は、上記のような問題点を解消するためになさ
れたもので、工程の複雑化を招くことなく、半導体装置
の特性の向上を図れるようにすることを目的とする。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to improve the characteristics of a semiconductor device without complicating the process.
この発明に係る半導体装置の製造方法は、同一半導体基
板上に、第1導電型のベース層を有する第1バイポーラ
トランジスタと、第2導電型のベース層を有する第2バ
イポーラトランジスタを備えた半導体装置を製造する半
導体装置の製造方法において、第1導電型半導体基板上
に高濃度の第2導電型の不純物拡散層を形成する工程と
、前記不純物拡散層上に第1導電型のエピタキシャル層
を形成する工程と、前記エピタキシャル層上に酸化膜及
び窒化膜を積層する工程と、前記窒化膜の前記第2バイ
ポーラトランジスタの形成領域の前記窒化膜上にエツチ
ングマスクを形成し、前記第1バイポーラトランジスタ
の形成領域の前記窒化膜及び前記酸化膜をエツチングす
る工程と、前記エツチングマスクを除去したのち前記第
1バイポーラトランジスタの形成領域の前記エピタキシ
ャル層を完全に酸化して酸化膜を形成する工程と、前記
第2バイポーラトランジスタの形成領域に存した前記窒
化膜及び前記酸化膜と、前記第1バイポーラトランジス
タの形成領域の前記酸化膜を除去したのち、全面に第2
導電型のエビタキシャル層を形成する工程と、前記第1
−バイポーラトランジスタの形成領域と前記第2バイポ
ーラトランジスタの形成領域との間を分離用酸化膜によ
り分離する工程とを含むことを特徴としている。A semiconductor device manufacturing method according to the present invention includes a semiconductor device including a first bipolar transistor having a base layer of a first conductivity type and a second bipolar transistor having a base layer of a second conductivity type on the same semiconductor substrate. A semiconductor device manufacturing method for manufacturing a semiconductor device includes the steps of forming a highly concentrated impurity diffusion layer of a second conductivity type on a semiconductor substrate of a first conductivity type, and forming an epitaxial layer of a first conductivity type on the impurity diffusion layer. a step of stacking an oxide film and a nitride film on the epitaxial layer; forming an etching mask on the nitride film in the region where the second bipolar transistor is to be formed of the nitride film; a step of etching the nitride film and the oxide film in the formation region; a step of completely oxidizing the epitaxial layer in the formation region of the first bipolar transistor after removing the etching mask to form an oxide film; After removing the nitride film and the oxide film in the formation region of the second bipolar transistor and the oxide film in the formation region of the first bipolar transistor, the second bipolar transistor is formed on the entire surface.
forming a conductive type epitaxial layer;
- A step of isolating the formation region of the bipolar transistor and the formation region of the second bipolar transistor with an isolation oxide film.
この発明においては、第2導電型の不純物拡散層上に第
1導電型のエピタキシャル層が形成されたのち、第1バ
イポーラトランジスタの形成領域の第1導電型のエピタ
キシャル層が酸化されてその後除去されるため、従来の
ように1つの層に両導電型の不純物を高濃度に注入する
必要がなく、結晶欠陥の発生が防止され、動作速度の低
下を招くこともない。In this invention, after the epitaxial layer of the first conductivity type is formed on the impurity diffusion layer of the second conductivity type, the epitaxial layer of the first conductivity type in the formation region of the first bipolar transistor is oxidized and then removed. Therefore, there is no need to implant impurities of both conductivity types into one layer at a high concentration as in the conventional case, and the generation of crystal defects is prevented and the operation speed does not decrease.
第1A図ないし第1M図はこの発明の半導体装置の製造
方法の一実施例の断面図を示し、以下に各工程について
説明する。1A to 1M show cross-sectional views of an embodiment of the method for manufacturing a semiconductor device of the present invention, and each step will be explained below.
ただし、以下の説明において、n pn+ pn p
トランジスタが第1.第2バイポーラトランジスタにそ
れぞれ相当し、p型、n型が第1.第2導電型にそれぞ
れ相当する。However, in the following explanation, n pn+ pn p
Transistor is the first. The p-type and n-type correspond to the first and second bipolar transistors, respectively. Each corresponds to the second conductivity type.
まず、第1A図に示すように、p型半導体基板17の表
面に高濃度不純物拡散層であるn 型拡散層18を形成
したのち、第1B図に示すように、n+型型数散層18
上pnp)ランジスタ用の埋込コレクタ層となるp 型
エピタキシャル層19を全面に形成し、第1C図に示す
ように、このp1型エピタキシャル層19の表面を酸化
して薄い酸化膜20を形成したのち、この酸化膜20上
に薄い窒化膜21を形成する。First, as shown in FIG. 1A, an n-type diffusion layer 18, which is a high concentration impurity diffusion layer, is formed on the surface of a p-type semiconductor substrate 17, and then, as shown in FIG. 1B, an n+-type diffused layer 18 is formed.
(Upper pnp) A p-type epitaxial layer 19, which will become a buried collector layer for a transistor, is formed on the entire surface, and as shown in FIG. 1C, the surface of this p-type epitaxial layer 19 is oxidized to form a thin oxide film 20. Afterwards, a thin nitride film 21 is formed on this oxide film 20.
つぎに、第1D図に示すように、pnp領域のp 型エ
ピタキシャル層19のみを残すために、写真製版技術に
よりpnp領域の窒化膜21上にのみレジスト22を形
成し、その後節1. E図に示すように、レジスト22
をエツチングマスクとして、npn領域の窒化膜21及
び酸化膜20をエツチングにより除去してnpn領域の
p 型エピタキシャル層19を露出し、さらに第1F図
に示すように% pnl)領域のレジスト22を除去す
る。Next, as shown in FIG. 1D, in order to leave only the p-type epitaxial layer 19 in the pnp region, a resist 22 is formed only on the nitride film 21 in the pnp region by photolithography, and then a resist 22 is formed only on the nitride film 21 in the pnp region. As shown in Figure E, the resist 22
Using as an etching mask, the nitride film 21 and oxide film 20 in the npn region are removed by etching to expose the p-type epitaxial layer 19 in the npn region, and the resist 22 in the pnl) region is further removed as shown in FIG. 1F. do.
そして、第1G図に示すように、pnp領域に窒化膜2
1及び酸化膜20を残したまま全面酸化し、このときn
pn領域のp++エピタキシャル層19を完全に酸化し
て酸化膜23を形成し、第1H図に示すように、窒化膜
21及び両酸化膜20.23を除去したのち、第1■図
に示すように、npn )ランジスタ及びpnp)ラン
ジスタのコレクタ層となる低濃度のn型不純物を含んだ
n型エピタキシャル層24を形成する。Then, as shown in FIG. 1G, a nitride film 2 is formed in the pnp region.
The entire surface is oxidized while leaving 1 and the oxide film 20. At this time, n
After completely oxidizing the p++ epitaxial layer 19 in the pn region to form an oxide film 23, and removing the nitride film 21 and both oxide films 20 and 23 as shown in FIG. Next, an n-type epitaxial layer 24 containing a low concentration of n-type impurities is formed to serve as the collector layer of the npn) transistor and the pnp) transistor.
つぎに、第1J図に示すように、npn領域とpnp領
域との境界部分に、両領域の分離溝25を形成し、第1
K図に示すように、分離溝25に分離用酸化膜26を埋
め込んだのち、第1L図に示すように、pnp領域のn
型エピタキシャル層24にp型不純物を導入してp型拡
散層27を形成する。Next, as shown in FIG. 1J, a separation groove 25 is formed at the boundary between the npn region and the pnp region, and the first
After filling the isolation trench 25 with the isolation oxide film 26 as shown in Figure K, the n-type of the pnp region is filled as shown in Figure 1L.
A p-type impurity is introduced into the epitaxial layer 24 to form a p-type diffusion layer 27.
このとき、pnp領域のn型エピタキシャル層24の不
純物濃度は低いため、p型不純物を導入しても、結晶欠
陥を発生させることなく容易にp型拡散層27を形成す
ることができる。At this time, since the impurity concentration of the n-type epitaxial layer 24 in the pnp region is low, even if p-type impurities are introduced, the p-type diffusion layer 27 can be easily formed without generating crystal defects.
その後、第1Mが図に示すように、通常のバイポーラト
ランジスタのプロセスと同様にして、npn+ pn
f’領域にそれぞれn++コレクタウオール28及びp
型コレクタウオール29を形成したのち、npn領域
のn型エピタキシャル層24中に、第2図に示すように
、p型の真性ベース層30及び外部ベース層31を形成
し、真性ペース層30中にn型のエミツタ層32を形成
すると共に、pnp領域のp型拡散層27中に、第2図
に示すように、n型の真性ベース層33及び外部ベース
層34を形成し、真性ベース層33中にp型のエミツタ
層を形成し、全面に表面酸化膜36を形成し、所定位置
にコンタクトホールを形成し、これらのコンタクトホー
ル37を介して電極38が外部ベース層31,34.エ
ミッタ層32,35、コレクタウオール28.29それ
ぞれに接続されている。After that, as shown in the figure, the first M is npn+pn in the same way as the normal bipolar transistor process.
n++ collectorol 28 and p in the f′ region, respectively.
After forming the type collector all 29, a p-type intrinsic base layer 30 and an extrinsic base layer 31 are formed in the n-type epitaxial layer 24 of the npn region, as shown in FIG. In addition to forming an n-type emitter layer 32, an n-type intrinsic base layer 33 and an extrinsic base layer 34 are formed in the p-type diffusion layer 27 of the pnp region, as shown in FIG. A p-type emitter layer is formed inside, a surface oxide film 36 is formed on the entire surface, contact holes are formed at predetermined positions, and electrodes 38 are connected to the external base layers 31, 34 . It is connected to the emitter layers 32 and 35 and the collector layers 28 and 29, respectively.
ところで、第2図の破線で囲んだ部分の各製造工程の断
面図が第1A図ないし第1M図に相当する。By the way, the sectional views of each manufacturing process in the portion surrounded by the broken line in FIG. 2 correspond to FIGS. 1A to 1M.
従って、n+型型数散層18上p+型エピタキシャル層
19を形成したのち、npn領域のp+型エピタキシャ
ル層19を酸化してその後除去するため、従来のように
1つの層に第1.第2の両導電型の不純物を高濃度に注
入する必要がなく、結晶欠陥の発生を防止することがで
きる。Therefore, after forming the p+ type epitaxial layer 19 on the n+ type scattering layer 18, the p+ type epitaxial layer 19 in the npn region is oxidized and then removed. There is no need to implant the second impurity of both conductivity types at a high concentration, and the generation of crystal defects can be prevented.
なお、上記実施例では、第1.第2バイポーラトランジ
スタをそれぞれnpn、pnp)ランジスタとし、第1
.第2導電型をそれぞれp型、n型とした場合について
説明したが、第1.第2バイポーラトランジスタをそれ
ぞれpnp+ npnトランジスタとし、第1.第2
導電型をそれぞれn型、p型としても、この発明を同様
に実施することができる。Note that in the above embodiment, the first. The second bipolar transistors are npn and pnp) transistors, respectively, and the first
.. Although the case where the second conductivity type is p type and n type has been explained, the first conductivity type is p type and n type. The second bipolar transistors are respectively pnp+npn transistors, and the first bipolar transistors are pnp+npn transistors. Second
The present invention can be similarly implemented even if the conductivity types are n-type and p-type, respectively.
以上のように、この発明の半導体装置の製造方法によれ
ば、第2導電型の不純物拡散層上に第1導電型のエピタ
キシャル層が形成されたのち、第1バイポーラトランジ
スタの形成領域の第1導電型のエピタキシャル層が酸化
されてその後除去されるため、従来のように工程の複雑
化を招くこともなく、しかも1つの層に第1.第2の両
導電型の不純物を高濃度に注入する必要がなく、結晶欠
陥の発生を防止することができると共に、動作速度の低
下をも防止でき、特性の優れた半導体装置を提供するこ
とができる。As described above, according to the method for manufacturing a semiconductor device of the present invention, after the first conductivity type epitaxial layer is formed on the second conductivity type impurity diffusion layer, the first conductivity type epitaxial layer is formed on the first conductivity type impurity diffusion layer. Since the conductive type epitaxial layer is oxidized and then removed, there is no need to complicate the process as in the conventional method, and moreover, the first and second conductive layers are not included in one layer. It is not necessary to implant the second impurities of both conductivity types at a high concentration, it is possible to prevent the occurrence of crystal defects, and it is also possible to prevent a decrease in operating speed, thereby providing a semiconductor device with excellent characteristics. can.
第1A図ないし第1M図はこの発明の半導体装置の製造
方法の一実施例の各製造工程の断面図、第2図は第1A
図ないし第1M図の各工程により製造された半導体装置
の断面図、第3図は従来の製造方法により製造された半
導体装置の断面図である。
図において、17はp型半導体基板、18はn1型拡散
層、19はp+型エピタキシャル層、20.23は酸化
膜、21は窒化膜、22はレジスト、24はn型エピタ
キシャル層、26は分離用酸化膜である。
なお、各図中同一符号は同一または相当部分を示す。
ぐ ■ ω
へ −一 −1
手
続
補
正
書(自発)
平成
2年
11月
5日1A to 1M are cross-sectional views of each manufacturing process of an embodiment of the method for manufacturing a semiconductor device of the present invention, and FIG.
FIG. 3 is a sectional view of a semiconductor device manufactured by the conventional manufacturing method. In the figure, 17 is a p-type semiconductor substrate, 18 is an n1-type diffusion layer, 19 is a p+ type epitaxial layer, 20.23 is an oxide film, 21 is a nitride film, 22 is a resist, 24 is an n-type epitaxial layer, and 26 is an isolation layer. This is an oxide film for use. Note that the same reference numerals in each figure indicate the same or corresponding parts. gu ■ ω -1 -1 Procedural amendment (voluntary) November 5, 1990
Claims (1)
する第1バイポーラトランジスタと、第2導電型のベー
ス層を有する第2バイポーラトランジスタを備えた半導
体装置を製造する半導体装置の製造方法において、 第1導電型半導体基板上に高濃度の第2導電型の不純物
拡散層を形成する工程と、 前記不純物拡散層上に第1導電型のエピタキシャル層を
形成する工程と、 前記エピタキシャル層上に酸化膜及び窒化膜を積層する
工程と、 前記窒化膜の前記第2バイポーラトランジスタの形成領
域の前記窒化膜上にエッチングマスクを形成し、前記第
1バイポーラトランジスタの形成領域の前記窒化膜及び
前記酸化膜をエッチングする工程と、 前記エッチングマスクを除去したのち前記第1バイポー
ラトランジスタの形成領域の前記エピタキシャル層を完
全に酸化して酸化膜を形成する工程と、 前記第2バイポーラトランジスタの形成領域に残存した
前記窒化膜及び前記酸化膜と、前記第1バイポーラトラ
ンジスタの形成領域の前記酸化膜を除去したのち、全面
に第2導電型のエピタキシャル層を形成する工程と、 前記第1バイポーラトランジスタの形成領域と前記第2
バイポーラトランジスタの形成領域との間を分離用酸化
膜により分離する工程と を含むことを特徴とする半導体装置の製造方法。(1) A semiconductor device manufacturing method for manufacturing a semiconductor device including a first bipolar transistor having a first conductivity type base layer and a second bipolar transistor having a second conductivity type base layer on the same semiconductor substrate. forming a highly concentrated impurity diffusion layer of a second conductivity type on a semiconductor substrate of a first conductivity type; forming an epitaxial layer of a first conductivity type on the impurity diffusion layer; and forming an epitaxial layer on the epitaxial layer. forming an etching mask on the nitride film in the formation region of the second bipolar transistor of the nitride film, and stacking an oxide film and a nitride film in the formation region of the first bipolar transistor; etching an oxide film; after removing the etching mask, completely oxidizing the epitaxial layer in the formation region of the first bipolar transistor to form an oxide film; and etching the epitaxial layer in the formation region of the second bipolar transistor. forming an epitaxial layer of a second conductivity type on the entire surface after removing the remaining nitride film and the oxide film and the oxide film in the formation region of the first bipolar transistor; and forming the first bipolar transistor. area and said second
1. A method of manufacturing a semiconductor device, comprising the step of isolating a region in which a bipolar transistor is formed using an oxide film for isolation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133009A JP2522439B2 (en) | 1990-05-23 | 1990-05-23 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133009A JP2522439B2 (en) | 1990-05-23 | 1990-05-23 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0428263A true JPH0428263A (en) | 1992-01-30 |
| JP2522439B2 JP2522439B2 (en) | 1996-08-07 |
Family
ID=15094656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133009A Expired - Lifetime JP2522439B2 (en) | 1990-05-23 | 1990-05-23 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522439B2 (en) |
-
1990
- 1990-05-23 JP JP2133009A patent/JP2522439B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522439B2 (en) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (en) | Manufacture of integrated circuit | |
| JPH0252422B2 (en) | ||
| KR0166052B1 (en) | High Voltage Merge Bipolar / CMOS and Its Manufacturing Method | |
| JPS5978555A (en) | Semiconductor device | |
| JPH04348065A (en) | Semiconductor device and its manufacture | |
| JP3443069B2 (en) | Method for manufacturing semiconductor device | |
| JPH0428263A (en) | Manufacture of semiconductor device | |
| JPS6244862B2 (en) | ||
| JP2820284B2 (en) | Method for manufacturing semiconductor device | |
| JP3216716B2 (en) | Method for manufacturing semiconductor device | |
| JP3077168B2 (en) | Bi-MOS semiconductor device and method of manufacturing the same | |
| JPS60105265A (en) | Manufacture of complementary type semiconductor device | |
| KR920007365B1 (en) | Manufacturing Method of Semiconductor Device | |
| JPS6058637A (en) | Manufacture of semiconductor device | |
| JPH03180029A (en) | Manufacture of semiconductor device | |
| JPH0722433A (en) | Semiconductor device and manufacturing method thereof | |
| JPH088271A (en) | Bipolar transistor emitter structure and manufacturing method thereof | |
| JPH09223746A (en) | Semiconductor device | |
| JPH01307216A (en) | Manufacture of semiconductor device | |
| JPH05291273A (en) | Semiconductor device and manufacture thereof | |
| JPH04245674A (en) | Manufacture of semiconductor device | |
| JPH0376154A (en) | Manufacture of semiconductor device | |
| JPH0497534A (en) | Manufacture of semiconductor device | |
| JPH0212832A (en) | Manufacturing method of semiconductor device | |
| JPH05251645A (en) | Manufacture of semiconductor device |