JPH04282692A - 多機能グラフィックプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【関連出願のクロスリファレンス】この出願は、同時出
願された、１９９０年＿月にファイルされた出願番号＿
＿の”デュアルプログラマブルブロックテクスチャリン
グおよびコンプレックスクリッピングおよびグラフィッ
ク描画プロセッサ”、１９９０年＿月にファイルされた
出願番号＿＿の”グラフィック描画プロセッサにおける
デュアルハードウエアチャンネルおよびハードウエアコ
ンテクスト切り替え”、１９９０年＿月にファイルされ
た出願番号＿＿の””描画プロセッサの同時汎用および
ＤＭＡ処理”、１９９０年＿月にファイルされた出願番
号＿＿の”グラフィックプロセッサにおけるエリアフィ
ル／円錐／ベクトルデータの集積化ハードウエアジェネ
レータ”、１９９０年、＿月にファイルされた出願番号
＿＿の”グラフィック描画プロセッサにおけるハードウ
エアビットブロック転送演算器”、１９９０年、＿月に
ファイルされた出願番号＿＿の”グラフィックプロセッ
サにおけるハードウエア記号およびテキストジェネレー
タ”、１９９０年＿月にファイルされた、”グラフィッ
ク描画プロセッサにおけるハードウエアマルチプロセス
スケジューラ”（発明者がジョン・エム・ピーズリー、
およびジェフリー・Ｃ・マラカーン）に関連する出願で
あり、これらの出願に開示された内容をこの明細書にお
いて引用す

【０００２】る。

【背景技術】この発明は、一般にデジタルグラフィック
プロセッサに関し、特に多重ハードウエアによるグラフ
ィック発生機能と、プログラム可能な汎用処理が得られ
る多機能グラフィック描画プロセッサに関する。

【０００３】リアルタイムデジタル電子表示装置は、軍
用指揮統制システム、および航空管制システムのような
多くの応用例において使用されている。これらの表示装
置では、表示された情報は、１つ以上のレーダ、通信シ
ステム、および／または他のデータプロセッサからのリ
アルタイム情報を受取るホストプロセッサにより発生さ
れたリアルタイム処理されたデータから成る。これらの
データは、発生された英数字、マスク領域、およびテク
スチャパターンとともに１つ以上のグラフィックプリミ
ティブライン、例えばポリライン、ベクトル、円、楕円
あるいは多角形と結合され、ＣＲＴのような出力装置に
比較的容易に理解される包括的なグラフ表示を行なう。 これらのシステムでは、グラフプリミティブデータ、マ
スクウインドウ、フィルテクスチャリングなどのグラフ
表示の種々の要素が、汎用の計算機を用いたグラフジェ
ネレータあるいは専用のハードウエアグラフィックジェ
ネレータにより供給される。

【０００４】

【発明が解決しようとする課題】汎用のグラフィックジ
ェネレータは多機能であるが、プログラミングを容易に
するために、ある程度システム性能を犠牲にしなければ
ならない。一方、コジェネエレータと呼ばれる専用ハー
ドウエアジェネレータは、システム性能は良いが、プロ
グラミングが犠牲となる。

【０００５】軍指令部制御システム、および軍用指揮統
制システムおよび民間の航空管制システム等では、多機
能で容易にプログラム可能な多機能コジェネレータが要
望されている。

【０００６】この発明の目的は、種々のグラフィックシ
ステムアプリケーションに対してモジュールとして組み
込み可能な高性能２次元グラフィックエンジンである多
機能コジェネレータを提供することである。多機能コジ
ェネレータは大規模集積回路ロジックを用いた集積回路
チップとして実現される。多機能コジェネレータは汎用
の処理能力と、新規なグラフィックエンジンを作るハー
ドウエアで実現されたグラフィックアルゴリズムを合わ
せ持つ。多機能コジェネレータは、ひとそろいのグラフ
ィックプリミティブデータあるいはプリミティブ動作を
実行するとともに、汎用処理機能を実行する。この組合
せにより、ユーザは最小限のプログラミングで複雑なグ
ラフィック動作を行なうことができる。この多機能コジ
ェネレータの特徴は同一装置内に並列に２つの別個の描
画チャンネルを設けたことである。各チャンネルはコマ
ンド入力レジスタとして機能し、それぞれ別個のホスト
プロセッサに対して機能するように構成してもよい。多
機能コジェネレータは一方のチャンネルを他方のチャン
ネルよりも高い優先度でサービスし、高性能グラフィッ
ク表示に伴う多くの問題を解決している。

【０００７】広い意味では、この発明は、グラフィック
プロセッサ、すなわちコジェネレータでる。このコジェ
ネレータは、ホストプロセッサから入力データおよびプ
ログラム命令を受け取る入力レジスタを備えている。入
力データおよびプログラム命令を記憶するための大容量
のディスプレイメモリが設けられる。さらに、コジェネ
レータの動作特性を決定するシステム属性信号を受信し
、記憶するための大規模なコンテクストレジスタアレイ
が設けられる。さらに、ポリライン、ベクトル、多角形
、方形、円、楕円、記号、英数字のようなプリミティブ
データを含むプリミティブ信号を発生し、ビットブロッ
ク転送を行い、テクスチャパターンおよびコンプレック
スクリップマスクを発生する複数の内部プリミティブデ
ータプロセッサを有している。ディスプレイメモリイン
ターフェースユニットを有するディスプレイリストプロ
セッサが設けられ、ディスプレイメモリに対するデータ
、プリミティブデータ信号群、属性信号、およびプログ
ラム命令の入出力の制御、およびグラフィックディスプ
レイのホストプロセッサ、プリミティブデータプロセッ
サ、およびビットマップメモリとの入出力を制御する。 　　この発明の一実施例では、プリミティブデータプロ
セッサは、英数字のような記号を発生する記号ジェネレ
ータと、データブロックを移動、転送するビットブロッ
ク転送演算器と、円、楕円、および多角形のようなプリ
ミティブデータをを塗りつぶした状態あるいは塗りつぶ
してない状態で発生する円錐およびエリアフィルデータ
ジェネレータと、テクスチャパターンを発生し、種々の
複雑な（コンプレックス）クリッピング機能およびマス
ク機能を行なうブロックテクスチャリングおよびコンプ
レックスクリッピングプロセッサとを有している。

【０００８】

【実施例】図１はこの発明により一部が構成されたデュ
アルチャンネル多機能コジェネレータ１０を含む汎用化
グラフィックディスプレイシステムのブロック図である
。このコジェネレータ１０は、軍用指揮統制システムの
ような１つ以上の汎用データ処理システムと結合されて
動作するデュアルチャンネルのハードウエア装置である
。すなわち、このシステムは、１つ以上のリアルタイム
データプロセッサ１４と、レーダシステム１６や他のコ
ジェネレータ１７のようなリアルタイムデータ累算装置
とから成る。例えば、ホストプロセッサ１４とレーダス
キャンコンバータ１６からのデータは多機能バス１８を
介してコジェネレータ１０に供給され、コジェネレータ
１０で発生されたグラフィックデータと結合される。 コジェネレータ１０は、６４ビットの双方向相互接続イ
メージバス２０を介してグラフィック表示を行なうため
のひとそろいのデータをビットマップメモリ２２に出力
し、さらにビデオバス２３を介して表示システム２４に
出力する。コジェネレータ１０は、手動入出力装置、多
重化リアルタイムプロセッサ、バルクメモリ等の他の種
々の入力装置を有するように構成してもよい。

【０００９】図２において、コジェネレータ１０は高性
能のシングルチップグラフィック描画プロセッサである
。コジェネレータ１０はマルチグラフィックプリミティ
ブデータを発生し、汎用処理機能を実行する。コジェネ
レータは図１のホストプロセッサ１４のようなプロセッ
サから３２ビットの双方向のホスト入力ポートを介して
グラフィックコマンドを受け取る。コジェネレータ１０
はこれらのコマンドを処理し、ビットマップメモリ２２
に描画する。コジェネレータ１０はイメージバス２０を
介してビットマップメモリ２２に”描画”する。”描画
”はバイナリの”１”、”０”の信号（ここでは、描画
１、描画０）を、ビットマップメモリ２２の各メモリロ
ケーションに入力することにより行なわれる。一般には
、ビットマップメモリ２２は、グラフィック表示画素の
色と強度に対応した多層のメモリ構成を有している。 コジェネレータ１０は、記号、ポリライン、方形、円、
楕円、円弧、多角形の塗りつぶしのようなグラフィック
プリミティブデータの描画を行なうことができるととも
に、コジェネレータ１０、ホストプロセッサ１４、およ
びビットマップメモリ２２との間のビットブロック転送
（ＢＩＴＢＬＴ）を行なうことができる。

【００１０】コジェネレータ１０には、３ポートディス
プレイメモリ２６が設けられている。ディスプレイメモ
リ２６はすべてのコマンドとパラメータを格納し、コジ
ェネレータ１０が正しく機能するためのロジックを有し
ている。実施可能な実施例におけるメモリアドレス空間
は４メガバイトｘ３２ビットである。コジェネレータ１
０はＤＲＡＭ、ＳＲＡＭ、および／またはＰＲＯＭとイ
ンターフェースする。ディスプレイメモリ２６はコジェ
ネレータ１０のディスプレイリストプロセッサ２８、コ
ジェネレータ１０の内部グラフィックジェネレータ３４
、およびホストプロセッサ１４によりアクセス可能であ
る。ディスプレイメモリ２６は２つのファーストインー
ファーストアウト（ＦＩＦＯ）メモリバッファを有して
いる。一方のバッファは他方のバッファよりも高い動作
優先度を有している。また２つの描画チャンネルの各々
に対して１つのバッファメモリが設けられている。各Ｆ
ＩＦＯバッファには、サブルーチンコールした際の戻り
番地が格納されるアドレススタックが設けられている。 属性スタックは、ハードウエアコンテクストスイッチン
グのためのすべての内部コジェネレータ属性と、グラフ
ィックを描画するためのサイン／コサインテーブルと、
筆跡およびまたはドットマトリクスの記号およびキャラ
クタを描画するための最高１２８のフォントテーブルを
格納する。大容量のディスプレイリスト領域も設けられ
る。

【００１１】ディスプレイメモリ２６は３２ビットデー
タワードで構成された最高４００万ワードのＲＡＭと、
適当なバッファロジックとから成る。ディスプレイメモ
リ２６の内容は、表Ｉに示すように構成される。ホスト
プロセッサ１４はディスプレイメモリ２６のアドレス空
間内のアドレスに対してランダムにリードライト可能で
ある。コジェネレータ１０はホストプロセッサ１４から
ディスプレイメモリ２６へのデータの入力を監視し、ホ
ストプロセッサ１４からのデータの更新に同期して、グ
ラフィック信号を出力する。 デュアルチャンネルＦＩＦＯバッファコントローラ３８
、４０は図３に示すように、コジェネレータ１０とホス
トプロセッサ１４とのインターフェースを司る。ＦＩＦ
Ｏバッファコントローラ３８、４０は、バス１８がデー
タ転送を行なっている時、”ハンドシェーク”のような
インターフェースデューティを行なう。ホストプロセッ
サ１４は、コジェネレータ１０とディスプレイメモリ２
６に対してリードライト可能である。ホストプロセッサ
１４がディスプレイメモリ２６に対してリードライトす
ると、ＦＩＦＯバッファコントローラ３８、４０はホス
トプロセッサ１４の代わりに、ディスプレイメモリ２６
に対して、実際のリードライト動作を行なう。ＦＩＦＯ
バッファコントローラ３８はさらに、コジェネレータ１
０に対して高優先度のチャンネルと低優先度のチャンネ
ルの調停を司る。ディスプレイメモリ２６内にはアドレ
ススタックが設けられておりサブルーチンコールの際の
戻り番地を格納する。またディスプレイメモリ２６内の
属性スタックは、コジェネレータ１０がハードウエアコ
ンテクストスイッチングを行なうのに必要なすべての内
部属性を格納するとともに、円錐およびプリミティブデ
ータを描画するためのサイン／コサインテーブルと、筆
跡およびドットマトリクスによる記号と文字を描画する
ための最高１２８のフォントテーブルとを格納する。 さらにディスプレイメモリ２６には、大容量ディスプレ
イリスト領域が設けられている。

【００１２】図３は、ＦＩＦＯコントローラ３８、４０
のブロック図である。デュアルチャンネルＦＩＦＯコン
トローラ３８、４０はホストプロセッサ１４からコマン
ドを受け取る。チャンネル２のインターフェーストラン
シーバ７０は、データとアドレスを受取り、ホストプロ
セッサ１４とハンドシェークを行なってバス転送を行な
う。チャンネル２のインターフェースは、次にチャンネ
ル２の要求をアクティブにする。優先度コントローラ７
１はチャンネル１の動作とチャンネル２の動作を監視す
る。この場合、チャンネル１はアイドル状態であり、チ
ャンネル２はＦＩＦＯ２のコマンドを受け取る。チャン
ネル２のインターフェーストランシーバ７０の機能は、
優先度を設定するとともに、実行すべきメモリサイクル
の種類を決定することである。チャンネル２のトランシ
ーバ７０がサイクルタイプを決定すると、それをディス
プレイメモリサイクル要求回路７２に知らせサイクルを
実行する。優先度コントローラ７１はチャンネル２の要
求を受取り、ホストプロセッサ１４から送られてきたデ
ータを入力データレジスタ７３にロードする。入力デー
タレジスタ７３はその内容をディスプレイメモリサイク
ル要求回路７２に送る。アドレスデコーダ７４は現在の
ホストプロセッサアドレスをデコードする。優先度コン
トローラ７１はこの情報を用いてホストプロセッサ１４
が何をしようとしているのかを判断する。この場合、Ｆ
ＩＦＯ２への書き込みが行なわれる。優先度コントロー
ラ７１はＦＩＦＯコントローラ７５からＦＩＦＯ０２の
書き込みポインタを選択する。優先度コントローラ７１
はアドレスマルチプレクサ７６を制御してＦＩＦＯ２の
書き込みポインタを選択する。アドレスマルチプレクサ
７６はＦＩＦＯ２の書き込みポインタ値をディスプレイ
メモリサイクル要求回路７２に送る。優先度コントロー
ラ７１はディスプレイメモリサイクル要求回路７２に対
してコマンドを送り、ＦＩＦＯ２へのライトサイクルを
実行させる。ディスプレイメモリサイクル要求回路７２
は適当なアドレスとデータを有する。ディスプレイメモ
リサイクル要求回路はディスプレイメモリインターフェ
ースユニット３５に対してサイクル要求を出す。

【００１３】チャンネル１のトランシーバ６８は、チャ
ンネル２のトランシーバ７０と同様に動作する。ホスト
プロセッサ１４が多機能コジェネレータ１０からデータ
をリードしている時、出力データレジスタ６９が使用さ
れる。ホストプロセッサ１４は多機能コジェネレータ１
０またはディスプレイメモリ２６からデータを読むこと
ができる。いずれの場合にも、ホストリードサイクル中
に、ホストプロセッサ１４に送られるべきデータが、ホ
ストプロセッサ１４に送られる前に出力データレジスタ
６９に格納される。リードサイクルは、データが、出力
データレジスタ６９からチャンネル１トランシーバ６８
またはチャンネル２トランシーバ７０のいずれかに送ら
れたとき、完了する。次に、トランシーバ６８、７０は
データをバス１８上に出力し、リードサイクルが完了す
る。

【００１４】ディスプレイメモリインターフェースユニ
ット３５は、図４に示され実際のディスプレイメモリサ
イクルを実行する。ユニット３５は、３ポートメモリコ
ントローラで構成される。ディスプレイリストプロセッ
サ２８は図５に示され、すべてのコジェネレータ１０の
コマンド処理およびディスプレイリスト処理を行なう。 コマンドはホストプロセッサ１４からコジェネレータ１
０に送られる。ディスプレイリストプロセッサ２８は種
々の方法でコマンドをコジェネレータ１０に送る。ディ
スプレイリストプロセッサ２８はディスプレイメモリ２
６にインターフェースし、ＦＩＦＯバッファからコマン
ドをリードするとともに、他の機能を実行する。コマン
ドがディスプレイリストプロセッサ２８に送られると、
プロセッサ２８はコマンドを処理して何をすべきかを判
断する。コジェネレータ１０は多くの異なるコマンドと
シーケンスを供給する。ホストプロセッサ１４はＦＩＦ
Ｏ１、ＦＩＦＯ２を介して多機能コジェネレータにコマ
ンドを送ることができるとともに、ディスプレイメモリ
２６のディスプレイリスト領域にコマンドを送ることが
できる。ディスプレイリストプロセッサ２８はこれらの
ロケーションからのコマンドを処理する。ディスプレイ
リストプロセッサ２８はさらに、コンテクストスイッチ
ングの間、ディスプレイメモリ２６の属性スタックを制
御する。さらに、ディスプレイリストプロセッサ２８は
ディスプレイメモリ２６内のチャンネル１およびチャン
ネル２のサブルーチンスタックを制御する。

【００１５】図５に、この発明のディスプレイリストプ
ロセッサ２８のブロック図を示す。このディスプレイリ
ストプロセッサ２８は入力データレジスタ９１を有して
いる。入力データレジスタ９１の制御ラインは、コマン
ドデコーダ９２、ディスプレイメモリサイクル要求回路
９８、およびアドレスマルチプレクサジェネレータ９９
に接続されこれらの回路にデータが供給される。入力デ
ータレジスタ９８はさらに、コマンドデコーダ９２、デ
ィスプレイリストコマンドインタープリータ９３、第１
および第２サブルーチンスタックアドレスジェネレータ
９４、９５、属性スタックアドレスジェネレータ９６、
インタラプトハンドラアドレスジェネレータ９７、ディ
スプレイメモリサイクル要求回路９８およびアドレスマ
ルチプレクサジェネレータ９９と接続される。ディスプ
レイリストコマンドインタープリータ９３は割り込みラ
インによりホストプロセッサ１４のような外部コンピュ
ータに、ＦＩＦＯリードリクエストラインおよびステー
タスラインを介して接続されるとともに、属性およびデ
ータ選択ラインを介してコンテクストレジスタ４２およ
びリードバックマルチプレクサ４４に接続される。デー
タメモリサイクル要求回路９８はディスプレイメモリイ
ンターフェースユニット３５に接続され、ディスプレイ
メモリインターフェースユニット３５は、ディスプレイ
メモリ２６に接続される。ディスプレイリストプロセッ
サ２８の動作は表Ｉ、および図４乃至図６を参照してさ
らに詳細に述べる。

【００１６】ディスプレイリストコマンドインタープリ
ータ９３は、並行処理回路、割り込み入力回路、リスト
ア制御回路の機能を有する。割り込みハンドラアドレス
ジェネレータ９７は、割り込み入力回路、ネスティング
された割り込み入力回路、リストア実行回路、および多
重レベルのネスティングされた入力回路の機能を有する
。第１および第２サブルーチンスタックアドレスジェネ
レータ９４、９５はネスティングされたサブルーチン回
路およびプッシュダウンスタックとして機能する。これ
らの回路動作は以下に詳述する。

【００１７】コンテクストレジスタ４２はすべてのコジ
ェネレータの属性を格納し、その詳細を図６に示す。こ
れらの属性はコジェネレータ１０の現在の状態を定義す
る。現在の状態の中には、コジェネレータの動作モード
、描画ポインタ位置、前景色、背景色、クリッピングウ
ィンドウサイズ等の多くのパラメータを含めることがで
きる。コンテクストレジスタの内容は、ある時点におけ
るコジェネレータ１０の特性を定義し、すべての属性は
ユーザによりプログラム可能であるので重要である。 これにより、ユーザは、柔軟性をもってディスプレイシ
ステムを動作することができる。

【００１８】図６にコンテクストレジスタ４２の詳細を
示す。コンテクストレジスタ４２は２１の属性レジスタ
１０１−１乃至１０１−２１と、属性レジスタロードコ
ントローラ１０２と、属性マルチプレクサ１０３とで構
成される。コンテクストレジスタ４２は、図６に示され
るようにディスプレイメモリインターフェースユニット
３５、ディスプレイリストプロセッサ２８、およびリー
ドバックマルチプレクサ４４に接続される。

【００１９】コンテクストスイッチング動作を開始する
ためには、コジェネレータ１０は”ＰＵＳＨ属性”コマ
ンドを処理する。ディスプレイリストプロセッサ２８は
ディスプレイメモリ２６からコマンドを読み込む。ＰＵ
ＳＨコマンドはＦＩＦＯバッファあるいはディスプレイ
リストのいずれかに記憶される。コマンドデコーダ９２
（図５）はＰＵＳＨコマンドを検出し、ディスプレイリ
ストコマンドインタープリータ９３に対して、リードバ
ッックマルチプレクサ４４にデータを入力するように属
性データバスを選択するように指示持する。このバスは
、図２に示すように、コンテクストレジスタ４２からリ
ードバックマルチプレクサ４４に配線されている。リー
ドバックマルチプレクサ４４の出力は、ディスプレイメ
モリインターフェースユニット３５に送られる。ディス
プレイリストプロセッサ２８は、属性バスを、ディスプ
レイメモリインターフェースユニット３５に入力するよ
うに選択する。この結果、すべてのコジェネレータ属性
データが順次ディスプレイメモリ２６内の属性スタック
に記憶される。属性スタックは１Ｋのメモリで構成され
、３２のテーブルに分かれ、それぞれ３２の入力を有す
る。各テーブルは１つのコジェネレータコンテクスト、
すなわち、状態、一般にはいくつかの使用していない入
力値を保持する。

【００２０】ディスプレイメモリインターフェースユニ
ット３５に入力するように属性バスが選択されると、デ
ィスプレイリストプロセッサ２８のコマンドインタープ
リータは属性選択コードをコンテクストレジスタ４２の
送る。インタープリータは２１のコードを供給し、コン
テクストレジスタ４２から２１の属性レジスタ値を周期
的に読みだす。この動作はＰＵＳＨ命令の実行により生
じる。属性選択コードはコンテクストレジスタ９３内の
属性マルチプレクサ１０３に供給される。第１のコード
により属性レジスタ１が選択され、その内容が出力され
る。属性マルチプレクサ１０３はデータをリードバック
マルチプレクサ４４に供給する。第１の属性値は、ディ
スプレイメモリインターフェース３５の入力端子に供給
される。ディスプレイリストプロセッサ２８のコマンド
インタープリータは属性スタックアドレスジェネレータ
９６を制御する。

【００２１】さらに、大容量のデータマルチプレクサで
あるリードバックマルチプレクサ４４が設けられている
。マルチプレクサ４４はデータを多重化してデイスプレ
イメモリインターフェースユニット３５に供給し、そこ
からバス１８を介してディスプレイメモリ２６またはホ
ストプロセッサ１４に供給される。リードバックデータ
は、コンテクストレジスタ４２、図２の破線で囲んだグ
ラフィックジェネレータ３４、およびブロックテクスチ
ャリングおよびコンプレックスクリッピングプロセッサ
３０から供給される。ホストプロセッサ１４にデータが
供給される場合、データは、ディスプレイメモリインタ
ーフェースユニット３５によりＦＩＦＯバッファコント
ローラ３８、４０を介し送られる。グラフィックジェネ
レータ３３４はリードバックマルチプレクサ４４と接続
され、コジェネレータにより種々の描画動作が行なわれ
る。ブロックテクスチャリングおよびコンプレックスク
リッピングプロセッサ３０はさらにデータをリードバッ
クマルチプレクサ４４に送り、種々のコジェネレータ１
０の動作が行なわれる。ブロックテクスチャリングおよ
びコンプレックスクリッピングプロセッサ３０の詳細を
図７に示す。

【００２２】図７において、ブロックテクスチャリング
およびコンプレクッスクリッピングプロセッサ３０はコ
ジェネレータ１０の関連部分とともに詳細に示される。 ブロックテクスチャリングおよびコンプレクッスクリッ
ピングプロセッサ３０は、３つの機能部、すなわちテク
スチャ発生部１１０、方形クリッピング部１１１、およ
び結合ロジック部１１２から成る。

【００２３】テクスチャ発生部１１０は、マッピングプ
ロセッサ１１３とアドレスプロセッサ１１４を含む。テ
クスチャ機能を実行するために、ビットマップメモリ２
２の次のアドレスｘ，ｙがマッププロセッサ１１３に印
加される。このアドレスが、コジェネレータ１０により
ビットマップメモリ２２に書かれるべき次のアドレスに
なる。同時に、プログラム可能な、テクスチャパターン
サイズ信号および所望のテクスチャパターンのディスプ
レイメモリ２６アドレスがマッピングプロセッサ１１３
とアドレスプロセッサ１１４にそれぞれ入力される。テ
クスチャパターンサイズは画素が方形となるようなパラ
メータとして定義され、実際の実施例では、１６の倍数
、すなわち１６ｘ１６，３２ｘ３２のような画素サイズ
の方形パターンとして定義される。

【００２４】この実施例では、マッピングプロセッサ１
１３とアドレスプロセッサ１１４は２重構成になってお
り、いつでも２つのテクスチャパターンを実現可能であ
る。テクスチャパターンサイズとテクスチャパターンア
ドレスが指定されると、マッピングプロセッサ１１３は
、ＦＩＦＯバッファ３２、３３、ディスプレイメモリイ
ンターフェースユニット３５およびディスプレイリスト
プロセッサ２８を介して、テクスチャパターンが記憶さ
れているアドレスをアクセスする。ディスプレイメモリ
に記憶されるテクスチャパターンの数はいくつであって
もよい。これらのパターンはホストプロセッサ１４から
ダウンロードされるか、プログラムによりディスプレイ
メモリ２６に記憶される。しかしながら、ある時刻にお
いては、マッピングプロセッサ１１３により直接アクセ
スされるテクスチャパターンは２つだけである。このア
クセスは適当なアドレスポインタを介して行なわれる。 エリアフィル（領域ぬりつぶし）／円錐／ベクトルデー
タジェネレータ４３、記号ジェネレータ４５、あるいは
ＢＩＴＢＬＴジェネレータ４７はすべてのプリミティブ
輪郭信号、エリアフィル信号、および関連するクリップ
マスク信号を発生する。これらの信号はデータバスを介
して結合ロジック部１１２のＡＮＤロジック１１５の一
方の入力端子に供給される。テクスチャパターン信号は
、ディスプレイメモリ２６から出力され、ディスプレイ
メモリインターフェースユニット３５を介してＡＮＤロ
ジック１１６の他方の入力端子に供給される。ロジック
部１１２によるプリミティブデータ信号と、プリミティ
ブクリップマスクおよびテクスチャ信号との論理的な結
合結果がテクスチャプリミティブ信号群である。

【００２５】１つのテクスチャパターンしか必要無い場
合、プリミティブデータあるいは記号は、単一のテクス
チャパターンと結合される。２つのテクスチャパターン
が指定された場合、これらのパターンを別個に実施して
もよいし、組み合わせて使用してもよい。例えば、第１
のテクスチャパターンが水平ラインを構成し、第２のテ
クスチャパターンが垂直ラインを構成する場合、この２
つのテクスチャパターンをそれぞれ別個に異なプリミテ
ィブデータに印加して水平ラインテクスチャパターンを
有するプリミティブデータと、垂直ラインデータを有す
るプリミティブデータを発生することができる。この２
つのテクスチャパターンをさらに組み合わせることもで
きる。この場合には、縞模様のテクスチャパターンが得
られる。テクスチャパターン無しでプリミティブデータ
を描画することもできる。この場合には、２つの直接ア
クセスされたテクスチャパターンを用いて最高４つのテ
クスチャを出力することができる。エリアフィル／円錐
／ベクトルジェネレータ４３、記号ジェネレータ４５、
ＢＩＴＢＬＴ４７からの出力信号は、発生されたプリミ
ティブデータ以外の出力信号および画素信号を無効にす
るクリップマスク信号を含むようにすればさらによい。 従って、テクスチャパターンはプリミティブデータある
いは記号データ内にのみ現われる。

【００２６】エリアフィル／円錐／ベクトルデータジェ
ネレータ４３がアウトラインのプリミティブデータ、す
なわち、輪郭のみで実線ではないプリミティブデータを
出力するようにすれば、テクスチャパターンはこのアウ
トラインのみに印加すればよい。

【００２７】例えば、円錐ジェネレータ４３が、楕円の
アウトラインプリミティブデータを発生する場合、この
プリミティブデータを水平ラインから成るテクスチャパ
ターンと組み合わせることにより、破線で描画された楕
円が得られる。

【００２８】コジェネレータ１０はプリミティブデータ
をディスプレイメモリ２６に１または０のパターンとし
て描画することができる。この結果、テクスチャパター
ンを用いて、任意の形状の、あるいは”合成”したクリ
ップマスクデータをつくることができる。コンプレック
スクリッピングは、円、パイ形状、多角形等のランダム
な形状の領域ならびに方形領域に対する画像のクリップ
である。このクリッピング機能により、ディスプレイ上
に、種々のウインドウをランダムに重ね合わすことがで
きる。コンプレックスクリッピングは、１回の動作で非
方形領域を更新することができる。

【００２９】ブロックテクスチャリングおよびコンプレ
ックスクリッピングプロセッサ４２の他の機能は、方形
クリッピングである。このブロックテクスチャリングお
よびコンプレックスクリッピングプロセッサ４２は２つ
のモードの方形クリッピングが可能である。このクリッ
ピングは内側クリッピングと外側クリッピングである。 方形クリップ部１１１は、レジスタ群１１６ａ、１１６
ｂ，１１７ａ、１１７ｂを有し、ウインドウのような方
形クリップウインドウのサイズとロケーションをプログ
ラム可能に定義する。方形クリップウインドウは左上隅
と右下隅の２点により定義される。この結果、ｘおよび
ｙ方向にそれぞれ０無いし４０９５画素の範囲の方形領
域が定義される。コジェネレータ１０は自動的に次のビ
ットマップメモリ２２アドレスを方形クリップレジスタ
８６ー９２に入力する。

【００３０】方形クリッピングがアクティブになると、
コジェネレータ１０により制御される方形マスクジェネ
レータ１１８はプリミティブデータを描画する際に自動
的にクリップする。描画アドレスが変化するにつれ、コ
ジェネレータ１０は連続的に現在のビットマップメモリ
２２アドレスと、クリッピングウインドウ境界により定
義されたｘ，ｙ画素アドレスとを比較する。もし、画素
がクリップされる領域の要素（クリップウインドウ内の
画素）であれば、コジェネレータ１０はこれらの画素を
無視して処理を続行する。画素がクリップされた領域の
要素である場合には、コジェネレータ１０はビットマッ
プメモリ２２に書き、プリミティブデータの処理続行す
る。これからわかるように、コジェネレータ１０で行な
われた描画動作はクリッピングウインドウを複数回入力
あるいは出力可能であることがわかる。この機能を実行
するために、方形マスクジェネレータ１１８から出力さ
れた方形クリップ信号はテクスチャ発生部１１０から出
力されたテクスチャプリミティブ信号と、ＡＮＤロジッ
ク１１５により結合される。この結果、テクスチャプリ
ミティブデータの上に方形クリップウインドウが重ねら
れる。

【００３１】この発明によれば、クリッピング機能と方
形クリップ機能はともに、一般的な外側クリッピングあ
るいは内側クリッピングの方法により行なわれる。すな
わち、プリミティブデータの外の画素をクリップするか
、プリミティブデータ内の画素をクリップすることによ
り行なわれる。これは、方形クリップ機能に対してマス
ク機能を反転させる、プログラム可能なクリップイン／
クリップアウト制御属性データにより、あるいは、コン
プレクッスクリップウィンドウに対して上述した描画１
および描画０のパターンの発生を反転することにより行
なわれる。

【００３２】”ピッキング”機能を得るために、方形ク
リップ機能はさらにプリミティブデータとクリップウイ
ンドウ境界とを比較する手段を有している。コジェネレ
ータ１０はプリミティブデータを処理すると同時に方形
クリップマスク機能を実行する。コジェネレータ１０は
特定のプリミティブデータがクリップウインドウ内にあ
るかどうか判断する。この機能を用いて自動的にクリッ
プウインドウを圧縮伸張しプリミティブデータのサイズ
に合わせることができる。この機能は、ステータスレジ
スタ１１９の出力信号により示される。

【００３３】グラフィックジェネレータ３４は、コジェ
ネレータのプリミティブデータおよび記号を発生し、ビ
ットブロック転送（ＢＩＴＢＬＴ）を行なう。グラフィ
ックジェネレータ３４は、図８および図９に示すマルチ
プロセススケジューラ４６と、図１０に示すコマンドジ
ェネレータ４１と、図１１に示すエリアフィル／円錐／
ベクトルデータジェネレータ４３と、図１２に示す記号
ジェネレータと、図１３に示すＢＩＴＢＬＴアドレスジ
ェネレータ４７を有する。エリアフィル／円錐／ベクト
ルデータジェネレータ４３は、ポリライン、方形、円、
楕円、および多角形およびエリアフィルのようなグラフ
ィックプリミティブデータを表わすデジタル信号を生成
する。これらのプリミティブ信号は、記号ジェネレータ
４５により発生される英数字および他の記号と結合され
、さらに、ブロックテクスチャリングおよびコンプレッ
クスクリッピングプロセッサ３０により発生された第３
信号群と結合され最終の信号群が生成され、ＢＩＴＢＬ
Ｔアドレスジェネレータ４７によりビットマップメモリ
２２の特定の画素アドレスに転送される。一般には、ビ
ットマップメモリ２２は各画素ロケーションに対して定
義されるグラフィックディスプレイの色と強度を設定す
る多重メモリ層を有している。

【００３４】マルチプロセススケジューラ４６はコジェ
ネレータ１０の各構成要素間のデータ転送を制御する。 マルチプロセススケジューラは、分岐スケジューラ手法
を用いて、複数の動作を制御し、その動作にソフトウエ
アオペレーティングシステムのある特性を印加する。こ
の結果、種々のコジェネレータ１０のシーケンス間の独
立性が促進され、装置間通信の機構が得られる。

【００３５】図８にこの発明のハードウエアマルチプロ
セススケジューラ４６の機能特性を示す。図８に示すよ
うに、スケジューラ４６は、グラフィックジェネレータ
３４およびブロックテクスチャリングおよびクリップマ
スクジェネレータ３０から成るいくつかのデータ発生／
処理および制御サブシステムへ、およびこれらのシステ
ムを通過するデータの転送制御を行なう。この制御には
、現在の動作で要求されている入力信号がすべて供給さ
れたとき、６つの制御されたサブシステムのうちの１つ
以上をスケジューリング（イネーブルにする）し、他の
サブシステムが現在の出力信号を利用しているときは、
制御されているサブシステムを阻止（ディスエーブルに
する）機能を含む。

【００３６】動作が開始されると、コジェネレータ１０
から受信した命令により、ハードウエアスケジューラ４
６は、各制御されたサブシステムがどういう動作をいつ
行なうかを認識する。各サブシステムは、ローカル入力
条件が一致し、現在の出力信号が必要なくなった時点で
動作を開始することができる。すなわち、各制御される
装置は全体のタスクから切り離されるので、６つの並列
制御されるサブシステムの動作を続行することができる
。この手法を用いることにより、同期要求／認識ハンド
シェークの必要性およびオペレーション間のデータ転送
期間におけるオーバヘッドを無くすことができる。この
発明のハードウエアマルチプロセススケジューラ４６は
、制御されるサブシステムが新しいデータを必要になっ
たとき、イネーブルストローブ信号およびロードストロ
ーブ信号に応答する結合ロジック機能を有している。

【００３７】図示した実施例におけるコマンドと制御を
容易にするために、ハードウエアスケジューラ４６は制
御インターフェースバス１２１を有している。制御イン
ターフェースバス１２１は、命令デコーダ１２２からの
コマンド信号および制御信号と、イメージバスコマンド
ジェネレータ４１、エリアフィル／円錐／ベクトルデー
タジェネレータ４３、記号ジェネレータ４５、ＢＩＴＢ
ＬＴジェネレータ４７、デュアルブロックテクスチャリ
ング／コンプレックスクリッピング回路３０、および６
つのタスクコントロールユニット１２３から転送された
ステータス情報を転送する。制御される各ユニットに対
して同様のステータスワードを利用する各タスクコント
ロールユニットによりコマンド信号および制御信号が印
加される。この場合、フラッグは各ユニットが新しい入
力信号を受け付ける準備ができたこを示すかあるいは、
新しいデータを出力端子から出力する準備ができたこと
を示す。このコンプレックス並列処理は、他のコジェネ
レータからのデータ転送あるいは他のコジェネレータへ
のデータ転送が要求されるまで、シーケンス制御される
ユニットがローカル処理を行なわなくてすむ環境を作る
ことにより達成される。この発明では、すべての制御さ
れるユニットが一緒に動作するようにするために各シー
ケンス制御されるユニットの状態の可能な組合せを考慮
する必要がない。　　図９の機能ブロック図において、
各６つのタスクコントロールユニット１２３は４つのサ
ブ回路で構成され全体として制御手段を構成している。 すなわち、ソースステータスモニタ１２４、デスティネ
ーションステータスモニタ１２５、完了ステータスモニ
タ１２６、およびマクロシーケンスステートレジスタ１
２８とで構成される。ソースステータスモニタ１２４は
、処理すべき入力信号が制御されるサブシステムに入力
されたことを示す。デスティネーションステータスモニ
タ１２５はデスティネーションが処理データを受け取れ
る状態にあるかどうかを示す。さらに、完了ステータス
モニタ１２６は制御されるサブシステムの現在の処理動
作が完了したかどうかを示す。これら３つのステータス
条件は、出力ロジックユニット１２７において結合され
、制御対象であるグラフィックサブシステムをイネーブ
ルにする。多重入出力動作を必要とする場合には、マク
ロシーケンスステートレジスタ１２８はこれらの動作を
監視して、データの不完全な処理あるいはデータの過剰
処理が無いようにする。

【００３８】実際には、制御されるタスクユニットが新
しいデータを受け取ると、スケジューラ４６は、正当な
入力レディ信号がコジェネレータサブシステムから受信
されたかどうか判断する。受信した場合には、そのユニ
ットはイネーブルとなり、バス１８からあるいはサブシ
ステム間の他のデータインターフェースからデータが入
力される。データ入力サイクルの終わりで、サブシステ
ムは、データバス１２１および命令デコーダ１２２によ
り受信した特定の命令に従って、受信したデータの処理
を開始する。入力データを処理した結果を他のサブシス
テムに出力できる状態になると、処理ユニットは”出力
レディ”のフラッグを転送する。１つの出力信号を出力
するのに複数の入力信号が必要となる。これらの入力信
号は、同時に入力してもよいし、順次シーケンスに従っ
て入力してもよい。所定のサブシステムのマイクロシー
ケンス動作要求されたすべての出力データの処理が完了
すると、処理ユニットは”完了”フラッグを送信する。 多重サブシステムマイクロシーケンスを用いれば現在の
コジェネレータの命令のマクロシーケンスを完了させる
ことができる。

【００３９】データを送るべきユニットが正当な入力レ
ディステータスを出力しているとき、適当なタスクコン
トロールユニット１２３によりイネーブルになったデス
ティネーションサブシステムはクロック遅延無しに非同
期でデータを受取り、必要に応じてそのデータを処理す
る。デスティネーションユニットが正当な入力レディス
テータスを示していないときは、対応するタスク制御ユ
ニットは、マクロレジスタ１２８に出力レディパルスを
格納し、データ転送がペンディングであることを示す。 いずれの場合にも、受信ユニットが正当な入力レディス
テータスを送ると、非同期でイネーブルとなり、中断さ
れていたデータがそのユニットに転送される。入力レデ
ィ信号は制御されるユニットの現在のレディステータス
を示すフラッグとして機能する。

【００４０】図１０は、イメージバス（ＩＢＵＳ）コマ
ンドジェネレータ４１のブロック図を示す。コマンドジ
ェネレータ４１はＩＢＵＳコマンドサイクルを実行する
。これらのコマンドサイクルはイメージバス２０を介し
てコジェネレータ１０により実行されビットマップメモ
リ２２に送られる。これらのコマンドサイクルが実行さ
れることにより、ビットマップメモリ２２がイニシャラ
イズされるとともに、アクティブとなる。これらのコマ
ンドサイクルは、ホストプロセッサ１４の要求によりコ
ジェネレータ１０により実行される。これによりホスト
プロセッサ１４は使用している特定のグラフィックシス
テムに合うようにビットマップメモリ２２を構成するこ
とができる。コマンドジェネレータ４１はディスプレイ
メモリインターフェースユニット３５からコマンドデー
タを受け取る。コマンドデータは入力レジスタ７７にロ
ードされる。コマンドシーケンスコントローラ７８は、
データがディスプレイメモリインターフェースユニット
３５により受信されたことを認識する。次に、コマンド
シーケンスコントローラ７８はコマンドの種類を示す情
報を出力マルチプレサ／レジスタ７９に送る。入力レジ
スタ７７はコマンドデータを出力レジスタ７９に送る。 コマンドデータとコマンドの種類を表わす情報は、出力
レジスタ７９で結合されてＩＢＵＳインターフェース５
５（図２）に送られる。次に、コマンドシーケンスコン
トローラ７８はＩＢＵＳインターフェース５５に対して
コマンドサイクルを実行するように、イメージバス２０
を介して指示する。

【００４１】図１１において、エリアフィル／円錐／ベ
クトルデータジェネレータ４３は幾何学的なプリミティ
ブデータを描画するための算術演算を行なう。エリアフ
ィル／円錐／ベクトルデータジェネレータ４３は、ベク
トル、方形、円、楕円、多角形、およびエリアフィルの
各データを発生する単一の回路である。このジェネレー
タ４３の基本的な構成はデジタルディファレンシャルア
ナライザ（ＤＤＡ）１３１であり、ＤＤＡ１３１は、動
作中は、ｘ／ｙ座標データの分数（副画素）成分を累算
し、その累算値が画素境界を越えると、信号を発する。 この信号により、システムは、ビットマップメモリ２２
内のロードすべき、すなわち描画すべき画素アドレスを
示すｘ，ｙ座標をインクリメントまたはディクリメント
する。最も一般的な構成では、アナライザ１３１は、少
なくとも２つのデジタルディファレンシャルマルチプレ
クサ／コンパレータ１３２に入力データ命令を供給する
入力手段と、算術論理ユニット（ＡＬＵ）１３３と、２
つのレジスタおよびカウンタ１３４ａ、１３４ｂから成
るレジスタファイル１３４とから成る汎用アーキテクチ
ャを有している。

【００４２】動作中、コンパレータ１３２はコジェネレ
ータ１０によりｘおよびｙデータを得、レジスタ１３４
に格納されたｘおよびｙ画素位置と比較する。レジスタ
１３４ａおよびカウンタ１３４ｂに格納されたｘまたは
ｙデータのいずれかが、画素境界を越えたことを示して
いるときは、ＤＤＡ１３１は次の画素アドレスのための
移動方向制御信号を出力する。この処理は、プリミティ
ブ形状が完成するまで続けられる。この機能を増進させ
るため、領域塗りつぶし発生器４３は、パラメトリック
カウンタ１３５、サイン／コサインフェッチユニット１
３６、アドレスカウンタ１３７および水平ラインジェネ
レータ１３８を有している。図１１に示す構成例では、
システム内で使用される種々の幾何方程式を計算するの
に使用されるサブ関数の解を得る方法に多様性がある。

【００４３】記号ジェネレータ４５は英数字記号を発生
する。記号／テキストジェネレータ４５の詳細ブロック
図を図１２に示す。記号／テキストジェンレータ４５の
基本的な機能は、ディスプレイメモリインターフェース
ユニット３５（図２）から記号コマンドを受取り、記号
および／またはテキスト文字を発生することである。以
下の説明では、記号およびテキスト文字を合わせて単に
記号と呼ぶ。記号が描画されるときは、ブロックテクス
チャリング／コンプレックスクリッパプロセッサ３０に
送られる。はじめに、記号ジェネレータが記号を描画す
る際、コジェネレータ１０のディスプレイメモリ２６内
のフォントテーブルをアクセスする。このディスプレイ
メモリ２６は所望の記号を描画するのに必要な情報を有
している。コジェネレータ１０はディスプレイメモリイ
ンターフェースユニット３５を介してディスプレイメモ
リ２６をアクセスする。

【００４４】図１２において、記号ジェネレータの入力
データレジスタ１５０はディスプレイメモリインターフ
ェースユニット３５から入力されるデータをすべて格納
するのに使用される。このデータは記号コマンド、記号
発生プログラミングデータ、ディスプレイメモリ２６か
らフェッチした記号データ、およびフォントテーブル定
義属性データを含む。このレジスタ１５０は、記号発生
器４５の適当な場所に転送されるまでこの情報を一時的
に保持する。

【００４５】ディスプレイメモリアドレスジェネレータ
１５１は、ディスプレイメモリ２６をアドレスするのに
記号ジェネレータ４５により使用される。記号ジェネレ
ータ４５は記号を描画する際、ディスプレイメモリ２６
内のフォントテーブルをリードする。ディスプレイメモ
リアドレスジェネレータ１５１はアドレスカウンタを有
している。このアドレスは現在のフォント値および記号
入力カウンタ値から作られる。フォント値は、フォント
部コントローラ８４からディスプレイメモリアドレスジ
ェネレータ１５１に入力される。上述したように、記号
ジェネレータ４５が新しいフォントテーブルから記号を
描画するように指示されると、ジェネレータ４５は新フ
ォントテーブル定義属性データをリードする。ディスプ
レイメモリアドレスジェネレータ１５１は記号ジェネレ
ータ４５に読み込まれるときにこれらの値をアドレスす
るのに使用される。記号入力カウンタ値は、記号を描画
する際の記号ジェネレータ４５の現在位置を示す。記号
ジェネレータ４５は記号を描画する際、ディスプレイメ
モリ２６から並列読みだしを行なう。記号が描画される
際、記号ジェネレータ４５はその記号の第１ロケーショ
ンから始まる記号データをアドレスし、記号が完了する
まで順次記号データを読み込む。記号入力カウンタ値は
、各記号データ値が読まれるごとにインクリメントされ
る。

【００４６】フォント選択コントローラ１５２はレジス
タとコンパレータを有している。この主たる機能は、現
在のフォントテーブルを格納し、ディスプレイメモリア
ドレスジェネレータ１５１に送る。さらにコントローラ
１５２は記号ジェネレータ２８に送られる新しいフォン
トテーブルを比較する。新しいフォントテーブルコード
が現在のコードと異なる場合、フォント選択コントロー
ラ８４は記号コントローラに知らせる。このようにして
、記号が新フォントテーブルから描画される前に新しい
フォント定義データを記号ジェネレータ４５に読み込む
ことができる。フォント選択コントローラ１５２はフォ
ントテーブル情報を供給するコンテクストレジスタ４２
から属性データを受け取る。

【００４７】タイプライタコントローラ１５４はコジェ
ネレータ１０のタイプライタ機能を制御するロジック回
路を有している。コンテクストレジスタ４２はコジェネ
レータ１０の属性データを格納し、タイプライタ情報を
タイプライタコントローラ１５４に送る。この情報は現
在のタイプライタモード、キャリッジリターンコード、
ラインフィードコード、オートラインフィードコード、
タイプライタ方向、自動記号スペーシングなどの情報を
含む。タイプライタコントローラ８８は、新しい記号を
描画する際、入力される記号データを監視する。キャリ
ジリターンあるいはラインフィードコードを検出すると
、コントローラ８８は記号コントローラ１５３にそのこ
とを知らせる。コントローラ８８はタイプライタの方向
を記号コントローラ１５３に知らせる。記号が完成した
とき、コントローラ８８は記号コントローラ１５３に対
し、次の記号に対する記号間隔を知らせる。タイプライ
タコントローラ１５４により、記号コントローラ８６は
記号を正しく位置決めすることができ、上述してタイプ
ライタの特徴を得ることができる。

【００４８】カラーマルチプレクサ１５５はコンテクス
トレジスタ４２から背景および前景のカラー情報を受け
取る。カラーマルチプレクサ１５５は記号コントローラ
１５３により制御される。カラーマルチプレクサ１５５
の出力信号は、ビットマップメモリ出力データレジスタ
１５６に送られる。この値は、描画する際の記号のカラ
ー値として使用される。上述したように、コジェネレー
タ１０は２色の記号を描画することができる。カラーマ
ルチプレクサ１５５により記号コントローラ１５３は、
記号が描画されるのか、あるいは背景セルが描画される
のかにより、背景または前景のいずれかを選択する。反
転ビデオ記号が描画されるときは、前景と背景のカラー
が、カラーマルチプレクサ１５５を用いた記号コントロ
ーラにより逆転される。

【００４９】記号アドレスジェネレータ１５７は記号が
実際に描画される場所である。記号アドレスジェネレー
タ１５７は必要に応じてドットマトリクス記号と筆跡コ
ード記号とを描画する。記号アドレスジェネレータ１５
７はレジスタ、カウンタ、コンパレータ、およびコント
ローラとを有している。記号アドレスジェネレータ１５
７は記号コントローラ１５３により制御される。記号コ
ントローラ１５３は記号アドレスジェネレータ１５７に
対していつ記号および背景セルを描画するか、いつ記号
のスペーシングをするか、いつキャリッジリターンおよ
び／またはラインフィードを行なうかを知らせる。記号
アドレスジェネレータ１５７は現在の状態を記号コント
ローラ１５３にフィードバックする。記号アドレスジェ
ネレータ９４はタイプライタコントローラ１５４により
タイプライタの方向を知らされる。記号アドレスジェネ
レータ１５７はさらに必要に応じて記号の拡大縮小およ
び回転を行なう。

【００５０】記号コントローラ１５３は記号ジェネレー
タ４５のメインコントローラである。記号コントローラ
１５３は記号およびテキストジェネレータ４５のすべて
の回路が調和して記号を発生するように制御する。すな
わち、パイプラインをフルに活用して、すべての回路が
タスクを同時並行して実行するように、記号およびテキ
ストジェネレータ４５の性能を最適化する。記号コント
ローラ１５３は入力データレジスタにデータをロードす
る。さらに、記号コントローラ１５３はディスプレイメ
モリアドレスジェネレータ１５１を制御する。さらに、
記号コントローラ１５３は記号アドレスジェネレータ１
５７とカラーマルチプレクサ９０を制御する。記号コン
トローラ１５３はディスプレイメモリ出力レジスタ１５
６にデータをロードする。記号コントローラ１５３は、
マルチプロセススケジューラ４６とテクスチャリング／
クリッパプロセッサ３０の双方とハンドシェークする。 記号コントローラ１５３は記号ジェネレータ１５７内の
すべての回路からのステータスを監視する。さらに、記
号コントローラ１５３は、現在のコジェネレータ１０の
状態に同調して実行する必要のある多くの機能を定義す
る属性値をコンテクストレジスタ４２から入力する。

【００５１】出力レジスタ１５６は記号ジェネレータ４
５の最終パイプライン段である。記号が描画される際、
記号コントローラ１５３はディスプレイメモリ出力レジ
スタ１５６にロードする。ディスプレイメモリ出力レジ
スタ１５６は、テクスチャリング／クリッパプロセッサ
３０に送られる画素アドレスおよびカラー情報を格納す
る。最後に、この情報は、コジェネレータ１０によりイ
メージバス２０を介して送られ、ビットマップメモリ２
２に書かれる。このビットマップメモリ２２から、ビデ
オディスプレイ２４に記号および／または文字が上述し
たすべての特徴を使って表示される。

【００５２】ＢＩＴＢＬＴアドレスジェネレータ４７は
ビットマップメモリ２２およびディスプレイメモリ２６
にイメージデータの方形ブロックを移動するための汎用
機構を提供する。図１３は、ビット境界ブロック転送ア
ドレスジェネレータ４７すなわちこの発明のＢＩＴＢＬ
Ｔオペレータ４７のブロック図である。図１３に示すよ
うに、ＢＩＴＢＬＴオペレータ４７は３つの機能ブロッ
ク、すなわちデータ操作手段を含むリード／ライトコマ
ンドシーケンサ１６１、アドレスジェネレータ１６２、
および６４ビットデータ路１６３から成る。機能的には
、リード／ライトコマンドシーケンサ１６１は、外部メ
モリサイクルの全要求信号をディスプレイメモリ２６と
ビットマップメモリ２２に発生する。ワード単位の転送
の場合には１回のリード／ライトサイクルしか無いが、
ワード単位でない転送の場合には、境界の例外が含まれ
ることになるので、必要なデータを入力または出力する
のに、さらにサイクルを必要とする。例えば、各水平方
向にスキャンされるラインの最初のデスティネーション
ワードを作るには２つのソースワードからのデータが必
要となる。リードおよびライトサイクルの制御信号を発
生する個々のマイクロシーケンスを制御するマクロシー
ケンスはリード／リード／ライトになる。また、１つの
ソースワードからのデータを２つのデスティネーション
ワードに読み込んだりする場合もありえる。この場合、
マクロシーケンスはリード／ライト／ライトとなる。実
際には、ソースデータとデスティネーションデータとの
間の任意のビット境界マッピングを行なうには、１回ま
たは２回のリードおよびライトの並び替えが必要である
。このため、リード／ライトコマンドシーケンサ１６１
は、現在のマクロサイクルが２つのソースワードまたは
２つのデスティネーションワードを必要としているかど
うかを示す２つのフラッグをアドレスジェネレータ１６
３から入力する。

【００５３】コジェネレータ１０の上述した部分の詳細
な記述は、同時係属出願した、１９９０年＿月にファイ
ルした米国出願番号＿＿の”デュアルプログラマブルテ
クスチャリングおよびコンプレックスクリッピングおよ
びグラフィック描画プロセッサ”、１９９０年＿月にフ
ァイルした米国出願番号＿＿の”グラフィック描画プロ
セッサにおけるデュアルハードウエアチャンネルおよび
ハードウエアコンテクストスイッチング”、１９９０年
＿月にファイルした米国出願番号＿＿の”グラフィック
描画プロセッサにおける並列汎用ＤＭＡ処理”、１９９
０年＿月にファイルした、米国出願番号＿＿の”グラフ
ィック描画プロセッサにおけるハードウエアビットブロ
ック転送オペレータ”、１９９０年＿月にファイルした
米国出願番号＿＿の”グラフィックプロセッサにおける
ハードウエア記号およびテキストジェネレータ”、１９
９０年＿月にファイルした米国出願番号＿＿の”グラフ
ィック描画プロセッサにおけるハードウエアマルチプロ
セススケジューラ”（以上、発明者：ジョン、エム、ピ
ーズリー、およびジェフリー、シー、マラカーン）に記
載されている。

【００５４】

【発明の効果】以上述べたごとく、この発明のマルチフ
ァンクションコジェネレータ１０はグラフィック描画プ
ロセッサに使用して有用な新規で独特のシステムである
。マルチファンクションコジェネレータ１０は図形プリ
ミティブデータ、記号、英数字等を発生する複数のプロ
セッサと、ビットブロック転送オペレータと、ブロック
テクスチャリングおよびコンプレックスクリップマスク
プロセッサを有する。これらの機能はマルチプロセスケ
ジューラにより同期制御される。これらのプロセッサは
すべてハードウエアで構成されるので、非常に高速であ
る。また、コジェネレータ１０には大容量のプログラマ
ブルメモリ、デュアルチャンネル入力バッファ、および
コンテクストレジスタを備えているので、種々のプログ
ラム可能な機能を外部から容易にプログラムできる。 コジェネレータ１０は汎用のプログラミング機能を有し
ている。コジェネレータ１０はさらにデュアルチャンネ
ル能力を有しており、一方のチャンネルを他方のチャン
ネルより優先度を高くすることにより、データの入力と
プログラム命令の入力を同時に処理することができ、軍
用指揮統制システムおよび航空管制システムのような高
速グラフィックシステムに使用することによりコジェネ
レータ１０の性能を高めることができる。

【００５５】以上、ハードエウアによる高速グラフィッ
ク描画機能ならびに汎用プログラマブルグラフィック描
画機能を行なう新規で改良されたグラフィックプロセッ
サについて述べた。なお、上述の実施例は、この発明の
原理にもとずく多くの応用例の特定の例を示したに過ぎ
ない。従って、当業者には、この発明の範囲を逸脱しな
い範囲で種々変形実施可能である。

【図面の簡単な説明】

【図１】この発明によりその一部が形成されるデュアル
チャンネルマルチファンクションコジェネレータを組み
込んだシステムの基本ブロック図。

【図２】この発明のマルチファンクションコジェネレー
タの詳細ブロック図。

【図３】図２のコジェネレータのデュアルチャンネルＦ
ＩＦＯコントローラのブロック図。

【図４】図２のコジェネレータのディスプレイメモリイ
ンターフェースユニットのブロック図。

【図５】図２のコジェネレータのディスプレイリストプ
ロセッサのブロック図。

【図６】図２のコジェネレータのコンテクストレジスタ
のブロック図。

【図７】図２のブロックテクスチャリングおよびコンプ
レックスクリッピングプロセッサのブロック図。

【図８】図２のコジェネレータのマルチプロセススケジ
ューラのブロック図。

【図９】図２のコジェネレータのマルチプロセススケジ
ューラのブロック図。

【図１０】図２のコジェネレータのコマンドジェネレー
タのブロック図。

【図１１】図２のコジェネレータのエリアフィル／円錐
／ベクトルデータジェネレータのブロック図。

【図１２】図２のコジェネレータの記号ジェネレータの
ブロック図。

【図１３】図２のコジェネレータのＢＩＴＢＬＴアドレ
スジェネレータのブロック図。

【符号の説明】

１０．．．マルチファンクションコジェネレータ１４．
．．ホストプロセッサ １６．．．レーダシステム １８．．．ＶＭＥバス ２０．．．イメージバス ２２．．．ビットマップメモリ ２３．．．ビデオバス ２４．．．ディスプレイ ２６．．．ディスプレイメモリ ２８．．．ディスプレイリストプロセッサ３０．．．デ
ュアルブロックテクスチャリング／コンプレックスクリ
ッパ ３５．．．ディスプレイメモリインターフェースユニッ
ト ３８、４０．．．ＦＩＦＯコントローラ４１．．．ＩＢ
ＵＳコマンドジェネレータ４２．．．コンテクストレジ
スタ ４３．．．エリアフィル／円錐／ベクトルデータジェネ
レータ ４５．．．記号ジェネレータ ４６．．．マルチプロセススケジューラ４７・・・ＢＩ
ＴＢＬＴアドレスジェネレータ５５．．．ＩＢＵＳイン
ターフェース ６８．．．チャンネル１トランシーバ ６９．．．出力データレジスタ ７０．．．チャンネル２トランシーバ ７１．．．優先度コントローラ ７２．．．ディスプレイメモリサイクル要求回路７３．
．．入力データレジスタ ７４．．．アドレスデコーダ ７５．．．コントローラ ７６．．．アドレスマルチプレクサ ７７．．．入力レジスタ ７８．．．コマンドシーケンスコントローラ７９．．．
出力マルチプレクサ／レジスタ８１．．．ディスプレイ
メモリトランシーバ８２．．．入力データレジスタ ８３．．．ディスプレイメモリアドレスレジスタ８４．
．．メモリサイクルタイミングジェネレータ８５．．．
出力データレジスタ ８６．．．３ポートメモリコントロールアービトレータ
８７．．．データマルチプレクサ ８８．．．アドレスマルチプレクサ ９１．．．入力データレジスタ ９２．．．コマンドデコーダ ９３．．．ディスプレイリストコマンドインタープリー
タ ９４．．．サブルーチンスタック１アドレスジェネレー
タ ９５．．．サブルーチンスタック２アドレスジェネレー
タ ９６．．．属性スタックアドレスジェネレータ９７．．
．インタラプトハンドラアドレスジェネレータ９８．．
．ディスプレイメモリサイクル要求回路９９．．．アド
レスマルチプレクサ／ジェネレータ１０１．．．属性レ
ジスタ １０２．．．属性レジスタロードコントローラ１０３．
．．属性マルチプレクサ １１０．．．テクスチャ発生部 １１１．．．方形クリップ部 １１２．．．結合ロジック部 １１３．．．マッピングプロセッサ １１４．．．アドレスプロセッサ １１５．．．ＡＮＤロジック部 １１６、１１７．．．レジスタ １１８．．．方形マスクジェネレータ １１９．．．ステータスレジスタ １２１．．．コントロールインターフェースバス１２２
．．．命令デコーダ １２３．．．タスクコントロールユニット１２４．．．
ソースステータスモニタ １２５．．．デスティネーションステータスモニタ１２
６．．．完了ステータスモニタ １２７．．．出力ロジックユニット １２８．．．マクロシーケンスステータスレジスタ１３
１．．．デジタルディファレンシャルアナライザ１３２
．．．コンパレータ １３４ａ．．．レジスタ １３４ｂ．．．カウンタ １３５．．．パラメトリックカウンタ １３６．．．サイン／コサインフェッチユニット１３７
．．．アドレスカウンタ １３８．．．水平ラインジェネレータ １５０．．．入力データレジスタ １５１．．．ディスプレイメモリアドレスジェネレータ
１５２．．．フォント選択コントローラ１５３．．．記
号コントローラ １５４．．．タイプライタコントローラ１５６．．．出
力レジスタ

Claims (20)

【特許請求の範囲】
1. 【請求項１】　　ホストプロセッサ（１４）とグラフィ
   ックディスプレイ（２４）と共に使用する多機能グラフ
   ィックプロセッサ（１０）において、ホストプロセッサ
   （１４）から入力データとプログラムデータを受け取る
   インターフェース手段（３８、４０）と；多機能グラフ
   ィックプロセッサの動作特性を決定するプログラム可能
   なプロセッサ属性信号を受取り、格納するコンテクスト
   レジスタ手段（４２）と；複数のグラフィック信号群を
   発生するプロセッサ手段（３４）と；前記インターフェ
   ース手段（３８、４０）、ホストプロセッサ（１４）、
   およびプロセッサ手段（３４）から入力データおよびプ
   ログラム命令を受取り、格納するディスプレイメモリ手
   段と；前記入力レジスタ手段、ディスプレイメモリ、お
   よびプロセッサ手段（３４）と接続されこれらの間のデ
   ータ、プログラム命令、およびグラフィック信号群の入
   出力を制御するディスプレイリストプロセッサ手段（２
   ８）とを備えたことを特徴とする多機能グラフィックプ
   ロセッサ（１０）。
2. 【請求項２】　　前記プロセッサ手段（３４）はアウト
   ライン円錐図形および塗りつぶした円錐図形を発生する
   ための信号群を発生する、円錐およびエリアフィルデー
   タ発生手段（４３）を有することを特徴とする請求項１
   に記載の多機能グラフィックプロセッサ。
3. 【請求項３】　　前記プロセッサ手段（３４）はさらに
   英数字およびグラフの各記号を発生する、記号およびテ
   キスト発生手段（４５）をさらに有することを特徴とす
   る請求項２に記載の多機能グラフィックプロセッサ。
4. 【請求項４】　　ディスプレイメモリと、グラフィック
   ディスプレイのビットマップメモリとの間のブロック転
   送を行なうビットブロック転送演算手段（４７）をさら
   に有することを特徴とする請求項３に記載の多機能グラ
   フィックプロセッサ。
5. 【請求項５】　　前記プロセッサ手段（３４）はブロッ
   クテクスチャ信号群およびコンプレックスクリップマス
   ク信号群を発生するブロックテクスチャおよびコンプレ
   ックスクリップマスクプロセッサ手段（３０）をさらに
   有することを特徴とする請求項４に記載の多機能グラフ
   ィックプロセッサ。
6. 【請求項６】　　前記プロセッサ手段（３４）は、前記
   円錐および領域塗りつぶしデータ発生手段（４３）、前
   記記号発生手段（４５）、ビットブロック転送演算手段
   （４７）、およびブロックテクスチャおよびコンプレッ
   クスクリップマスクプロセッサ手段（３０）の同期制御
   を行なうマルチプロセススケジューラ（４６）をさらに
   有することを特徴とする請求項５に記載の多機能グラフ
   ィックプロセッサ。
7. 【請求項７】　　前記インターフェース手段（３８、４
   ０）は２つの演算チャンネルを有し、一方のチャンネル
   は他方のチャンネルより高い演算優先度を有し、前記２
   つのチャンネルは並列に動作することを特徴とする請求
   項１に記載のグラフィックプロセッサ。
8. 【請求項８】　　前記ディスプレイリストプロセッサ手
   段（２８）は前記ホストプロセッサ（１４）、前記プロ
   セッサ手段（３４）、前記インターフェース手段（３８
   、４０）、および前記ディスプレイメモリ手段（２６）
   との間に接続されたディスプレイメモリインターフェー
   スユニット（３５）に接続されていることを特徴とする
   請求項７に記載の多機能グラフィックプロセッサ。
9. 【請求項９】　　前記ディスプレイメモリ手段（２６）
   は、入力ポートが、前記ホストプロセッサ（１４）、前
   記インターフェース手段（３８、４０）、および前記プ
   ロセッサ手段（３４）に接続された３つのポートを有し
   たメモリを有することを特徴とする請求項８に記載の多
   機能グラフィックプロセッサ。
10. 【請求項１０】　　前記ディスプレイメモリインターフ
    ェースユニット（３５）と、前記グラフィックディスプ
    レイ（２４）のビットマップメモリ（２２）との間に動
    作可能に接続され、これらの間のデータ転送を行なうリ
    ードバックマルチプレクサ手段（４４）をさらに有した
    ことを特徴とする請求項９に記載の多機能グラフィック
    プロセッサ。
11. 【請求項１１】　　前記プロセッサ手段（３４）はそれ
    ぞれ高優先度および低優先度の２つのハードウエアチャ
    ンネルを有し、前記高優先度のチャンネルは低優先度の
    チャンネル動作を阻止して、命令を迅速に処理すること
    を特徴とする請求項１に記載の多機能グラフィックプロ
    セッサ。
12. 【請求項１２】　　前記グラフィックプロセッサ（１０
    ）の現在の動作状態をセーブし、グラフィックプロセッ
    サ（１０）の状態を変更し、完全に独立したタスクを実
    行し、前の動作状態をリストアするコンテクストスイッ
    チ手段（４２）をさらに有したことを特徴とする請求項
    １１に記載の多機能グラフィックプロセッサ。
13. 【請求項１３】　　ディスプレイメモリ（２６）内の属
    性スタックに格納された複数の属性コンテクストレジス
    タ値のを格納し、検索するネスティングされたコンテク
    ストスイッチングを行なうことを特徴とする請求項１２
    に記載の多機能グラフィックプロセッサ。
14. 【請求項１４】　　前記表示メモリ（２６）に格納され
    た表示リストから得られる汎用およびグラフィックプリ
    ミティブ処理を行なうことを特徴とする請求項１２に記
    載の多機能グラフィックプロセッサ。
15. 【請求項１５】　　前記グラフィックプロセッサ（１０
    ）は、前記ホストプロセッサ（１４）により前記ディス
    プレイメモリ（２６）内にディスプレイリストが完全に
    構築される前に前記ディスプレイリストの処理を開始し
    、ディスプレイリストの構築とその処理との間の待ち時
    間を減少するように、前記ディスプレイリストに対して
    並行ＤＭＡ処理を行なうことを特徴とする請求項１４に
    記載の多機能グラフィックプロセッサ。
16. 【請求項１６】　　前記ビットブロック転送演算手段（
    ４７）は複数のソースロケーションとデスティネーショ
    ンロケーションとの間で完全なＢＩＴＢＬＴ動作を行な
    うことを特徴とする請求項４に記載の多機能グラフィッ
    クプロセッサ。
17. 【請求項１７】　　前記複数のソースロケーションおよ
    びデスティネーションロケーションは、ビットマップメ
    モリ（２２）からビットマップメモリ（２２）、ディス
    プレイメモリ（２６）からビットマップメモリ（２２）
    、ビットマップメモリ（２２）からディスプレイメモリ
    （２６）、ホストプロセッサ（１４）からディスプレイ
    メモリ（２６）、ディスプレイメモリ（２６）からホス
    トプロセッサ（１４）、ホストプロセッサ（１４）から
    ビットマップメモリ（２２）、およびビットマップメモ
    リ（２２）からホストプロセッサ（１４）であることを
    特徴とする請求項１６に記載の多機能グラフィックプロ
    セッサ。
18. 【請求項１８】　　前記記号およびテキスト発生手段は
    、２つの色記号、反転ビデオ信号、記号のスケーリング
    、記号の回転、およびタイプライタ動作から成る複数の
    記号を発生することを特徴とする請求項３に記載の多機
    能グラフィックプロセッサ。
19. 【請求項１９】　　前記ブロックテクスチャおよびコン
    プレックスクリップマスクプロセッサ手段（３０）は２
    つのテクスチャパターンを用いて画像のテクスチャリン
    グを同時に行い、画像を方形および複雑な形にクリップ
    することを特徴とする請求項５に記載の多機能グラフィ
    ックプロセッサ。
20. 【請求項２０】　　前記グラフィックプロセッサ（１０
    ）の並行処理を制御して、前記プロセッサ手段（３４）
    から成るプリミティブジェネレータの動作と、ブロック
    テクスチャリングおよびコンプレクッスクリップマスク
    プロセッサ手段（３０）のブロックテクスチャ動作およ
    びコンプレックスクリップ動作の同時並行動作を行なう
    ことを特徴とする請求項５に記載のグラフィックプロセ
    ッサ。