JPH04282843A - 相互接続デバイスとその製造方法 - Google Patents

相互接続デバイスとその製造方法

Info

Publication number
JPH04282843A
JPH04282843A JP3274171A JP27417191A JPH04282843A JP H04282843 A JPH04282843 A JP H04282843A JP 3274171 A JP3274171 A JP 3274171A JP 27417191 A JP27417191 A JP 27417191A JP H04282843 A JPH04282843 A JP H04282843A
Authority
JP
Japan
Prior art keywords
window
voltage plane
conductive
layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3274171A
Other languages
English (en)
Inventor
Gregory H Nelson
グレゴリー・エイチ・ネルソン
Steven C Lockard
ステイーブン・シー・ロツカード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of JPH04282843A publication Critical patent/JPH04282843A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/02—Iron or ferrous alloys
    • B23K2103/04—Steel or steel alloys
    • B23K2103/05—Stainless steel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路とマルチチッ
プモジュール（ｍｕｌｔｉｃｈｉｐ　ｍｏｄｕｌｅ）等
のような電子コンポーネントのための相互接続デバイス
と、このデバイスの製造方法とに係る。
【０００２】
【従来の技術】近年においては、特に集積回路とマルチ
チップモジュール等のための、高リードカウントの相互
接続デバイス（ｈｉｇｈ　ｌｅａｄ　ｃｏｕｎｔ　ｉｎ
ｔｅｒｃｏｎｎｅｃｔ　ｄｅｖｉｃｅ）　に対する要求
がますます増大してきている。最近では、集積回路（Ｉ
Ｃ）のパッケージングは、ジュアルインラインパッケー
ジ（ｄｕａｌ　ｉｎｌｉｎｅ　ｐａｃｋａｇｅ）（ＤＩ
Ｐ）のような従来のデバイスからサーフェースマウンテ
ッドＩＣ（ｓｕｒｆａｃｅ　ｍｏｕｎｔｅｄ　ＩＣ）ま
で発展してきている。この発展の故に、そうしたＩＣを
他の回路構成要素に接続する相互接続デバイスが必要と
されるようになっている。そうした相互接続を行うため
のワイヤボンディング（ｗｉｒｅ　ｂｏｎｄｉｎｇ）製
品やテープ自動ボンディング（ｔａｐｅ　ａｕｔｏｍａ
ｔｅｄ　ｂｏｎｄｉｎｇ）（ＴＡＢ）　製品のような様
々なデバイスが、提案され使用されるようになった。
【０００３】
【発明が解決しようとする課題】この技術分野が発展す
るにつれて、ＩＣを外部の回路構成要素に接続するリー
ド線の数を増加させる要求が増大している。ハイリード
カウントデバイス（ｈｉｇｈ　ｌｅａｄ　ｃｏｕｎｔ　
ｄｅｖｉｃｅ）と称されることもある相互接続デバイス
に対する要求が高まっている。当該技術分野では、３０
０　以上の範囲内の高リードカウントが求められている
。リードカウントが増大するにつれて、そうした相互接
続デバイスに関する必要条件の実現は、より一層困難な
ものとなる。一定の大きさのＩＣデバイスでは、より高
いリードカウントは、その相互接続デバイスのリード線
幅がより狭く、リード線間の間隔がより細かく、リード
線幅がより正確に管理されることが必要であるというこ
とを意味する。３ミルピッチ（即ち、リード線幅　１．
５ミル且つリード線間隔　１．５ミル）又は更には２ミ
ルピッチ（即ち、リード線幅　１ミル且つリード線間隔
　１ミル）が当該技術分野では必要とされている。従来
技術では、そうしたリードカウントとピッチを有する商
業的に実現可能な製品を製造することは不可能である。 更には、そのデバイスの内部リード線（即ち、ＩＣデバ
イスに接続される方のリード線）が、そのＩＣデバイス
の前にカンチレバー式に支持されるが故に、高リードカ
ウントは、リード線間の中心間隔の維持と、ＩＣ上の望
ましい接点との接点一致性の維持と、リード線の平面性
の維持との必要性を増大させる。高リードカウントＩＣ
の多くは、信号線の不整合インピーダンスを低減させる
ためのインピーダンス調整手段を有する相互接続デバイ
スを必要とする。これに加えて、リード線のピッチが細
かい場合には、信号クロストークも問題になる。同様に
、高密度マルチチップモジュールのような電子コンポー
ネントをプリント配線板のような他の回路コンポーネン
トに接続するための、他の電子コンポーネント用の高リ
ードカウント相互接続デバイスが求められている。そう
した高リードカウント相互接続デバイスは、前述の問題
及び必要条件と同様の問題及び必要条件を有するだろう
。
【０００４】そうした相互接続デバイスでは、その電力
電圧と接地電圧を必要に応じて様々な信号リード線に接
続することを可能にする、電力面と接地面を備えること
も必要とされている。本出願人の先行の特許出願（出願
番号第　３５２，１１２号）は２層の相互接続デバイス
を開示し、この相互接続デバイスは一方の層内に信号リ
ード線を有し、他方の層内に（接地面又は電力面のどち
らかの）電圧面を有する。この電力層又は接地層は、前
記リード線層内の選択されたリード線に接地電圧又は電
力電圧を供給するために、通路を経由して前記リード線
層内の選択されたリード線に接続される。電力面と接地
面の両方がリード線層内の選択されたリード線に接続さ
れることが可能なように、３つの伝導層（１つのリード
線層と２つの電圧面）を備えた相互接続デバイスを有す
ることが非常に望ましいだろうということが認識されて
いる。しかし、そうした３つの伝導層を有する相互接続
デバイスの必要性が認められてはいるものの、そうした
デバイスは、その製造方法が見い出されていないが故に
、現在まで実現されていない。
【０００５】
【課題を解決するための手段】本発明は、先ず第１に、
ＩＣ用の相互接続デバイスに関して説明されるだろう。 この相互接続デバイスは当該技術分野では「高リードカ
ウントのテープ自動ボンディング（ＴＡＢ）　回路」（
ｈｉｇｈ　ｌｅａｄ　ｃｏｕｎｔ　ｔａｐｅ　ａｕｔｏ
ｍａｔｅｄ　ｂｏｎｄｉｎｇ　（ＴＡＢ）　ｃｉｒｃｕ
ｉｔ）と呼ばれることもある。しかし、本発明は、特に
高密度電子コンポーネント全般のための高リードカウン
ト相互接続デバイスの製造において、より普遍的な有益
性を有する。
【０００６】本発明は、改善された新規の相互接続デバ
イスとこのデバイスの製造方法によって上記の問題を解
決する。本発明は（例えば３００　以上のリード線の範
囲の）高リードカウント相互接続デバイスに特に適する
ように意図され、こうした高リードカウント相互接続デ
バイスに関連付けて説明されるが、本発明の方法とその
最終製品の特徴と利点とが、高リードカウントが必要で
はない他の類似の相互接続デバイスにも使用可能であり
、更にはその他の相互接続デバイス全般にも使用可能で
あるということも理解されるべきである。
【０００７】本発明の相互接続デバイスは、精細な信号
リード線幅と、リード線間の精細な間隔と、リード線幅
の精密な調整とを備える。リード線のカンチレバー状の
内側端部の中心間隔は、意図された通りにＩＣ接点とそ
の接点とが一致するように、非常に狭い公差内に維持さ
れる。
【０００８】信号リード線層に加えて、本発明の相互接
続デバイスは、一方が接地面であり他方が電力面である
２つ以上の他の伝導層又は電圧面を含む。接地電圧又は
電力電圧が、直接的に、又は、リード線層から接地面及
び電力面へのコネクタを介して、接地層と電力層とに供
給されることが可能である。ＩＣへのリード線、又は、
そのＩＣが接続された外部の回路構成要素に接続された
リード線の中の選択された１つのリード線に対して接地
電圧と電力電圧とを供給するために、その多層デバイス
内に形成された通路によって、接地面と電力面とが信号
リード線層内の選択されたリード線に接続される。電力
面と接地面の両方が互いに近接した位置にあるが故に、
低い電源インダクタンスが得られ、この低い電源インダ
クタンスの結果として、特にこのデバイスが拡張型集積
回路と共に使用される時に、スイッチング雑音が低減さ
れる。デバイス内の接地面と電力面との両方がリード線
層内のリード線に通路を介して接続されているが故に、
より多目的的に使用可能な信号と接地と電力との供給能
力を有する改善されたデバイスが得られる。線幅の調整
の正確性と、線間の間隔の正確性と、信号層に近接した
電圧層の存在とが、インピーダンス調整特性が改善され
且つ信号クロストークが減少させられた相互接続デバイ
スを結果的にもたらす。本発明の技術は、信号線密度が
線幅１ミル且つ中心間隔２ミルに相当する密度であるこ
とを可能にする十分な分解能を有する。本発明による完
成デバイスは、自給相互接続構造でもある。
【０００９】本発明の変形例では、インダクタンスの増
大を最小にしながら高い静電容量を得ることによってス
イッチング雑音を低減するために、接地電圧面と電力電
圧面との間にデカップリングコンデンサが組み込まれる
。
【００１０】本発明の前述の特徴及び利点とその他の特
徴及び利点とが、以下の実施例の詳細な説明と添付図面
とから当該技術分野者に理解されるだろう。尚、添付図
面の幾つかの図では、同一の要素が同一の照合番号で示
される。
【００１１】
【実施例】本発明の相互接続デバイスとその製造方法が
添付図面に図解されている。本発明の理解を容易にする
ために、本発明のデバイスとその製造方法との両方が、
図１〜１５を組み合わせて考察する形で説明されるだろ
う。
【００１２】説明と図解のために、本発明は、図１と図
２に示されるようなテープ自動ボンディング（ＴＡＢ）
　タイプの相互接続デバイスに関して説明されるだろう
。しかし、本発明が他の相互接続デバイスにも使用可能
であることが理解されるだろう。当該技術分野において
通常そうであるように、ＴＡＢ　デバイスは、そのＴＡ
Ｂ　デバイスの４つの側部の周囲に分散配置された複数
のリード線（図１と図２における単位体１６）を有する
。これらのリード線はリード線導体の外側端部からＴＡ
Ｂ　デバイスの中心に向かって延び、リード線導体の内
側端部に位置する空隙の中に集中して嵌まり込む。この
集中の故に、リード線導体の外側端部におけるリード線
間の間隔は、リード線導体の内側端部におけるリード線
間の間隔よりも大きく、リード線導体の内側端部ではリ
ード線が互いに接近して密集することが可能である。図
１と図２のＴＡＢ　デバイスは、単に本発明を例示する
という目的で示されているに過ぎないということが理解
されるだろう。これらの図に示されるリード線の配列又
は大きさは、実際上のものではない。
【００１３】本発明のプロセスでは、このＴＡＢ　回路
は、支持物又は支持構造物上の１つのシートに複数のＴ
ＡＢ　回路を同時に形成する製造プロセスで作られる。 個々のＴＡＢ　回路は、その製造プロセスの最後に前記
シートから個々に切り離されることによって単離される
。図１と図２は、この製造プロセスで形成された複数の
そうしたデバイスの中の１つのデバイスを示し、このデ
バイスの周囲の不規則線は、そのデバイスが複数のそう
したユニットを含むシート上の１つのユニットであるこ
とを意味する。
【００１４】本発明は、多層相互接続デバイスとその製
造方法との両方を含む。本発明のより良い理解を促進す
るために、先ず最初に前記デバイスの製造プロセスが説
明され、このプロセスが説明されるにつれて、その製造
物の構造が開示されるだろう。
【００１５】先ず最初に図３と図４に示されるように、
ステンレス鋼の支持体又は基部プレート１０と剥離層（
ｒｅｌｅａｓｅ　ｌａｙｅｒ）１２　とが支持構造物を
形成し、上記の製造プロセスにおいて複数の相互接続デ
バイスがこの支持構造物上に形成される。基部プレート
１０は他の金属材料又は非金属材料であることが可能で
あり、その必要条件は、そのプレートが平らであり、寸
法安定性を有し、高度に研磨された伝導表面を有すると
いうことである。前述のように、複数の相互接続デバイ
スが支持体プレート１０上に形成されるが、この製造プ
ロセスの説明では、そうしたデバイスの１つだけが説明
される。しかし、そうした複数の相互接続デバイスの全
てがプレート１０の表面上に同時に形成され、ここで説
明される製造プロセスの諸段階が各々の相互接続デバイ
スに対して同時に行われるということが理解されるだろ
う。プレート１０は、この製造プロセスのための堅固で
安定した支持基体を形成するのに十分な厚さを有し、後
述されるようにリード線の精密な調整を補助する。剥離
層１２は、プレート１０に電気めっきされたニッケル薄
層１２Ａと、このニッケル層の最上部に電気めっきされ
た、このニッケル層よりも厚い銅層１２Ｂとから成る。 ニッケルと銅の両方がステンレス鋼プレートに強固に接
着しない（従って、これらの層がステンレス鋼プレート
に対する剥離層を形成する）が故に、ニッケル層と銅層
は、プレート１０の表面全体に亙って広がり（図には一
部分だけが示されているにすぎない）、プレート１０の
側部の周囲を覆い、プレート１０の背部（即ち底部）表
面に沿って少なくとも僅かな距離だけ回り込むように形
成される。こうすることによって、ステンレス鋼プレー
トに剥離層が固着し、製造プロセスにおけるステンレス
鋼プレート／剥離層構造に寸法安定性が与えられ、一方
、この製造プロセスの終了間近にステンレス鋼プレート
１０を剥離層から剥がすことが望まれる時に、剥離層か
らのステンレス鋼プレートの容易な剥離が可能にされる
。剥離層１２の厚さは約１ミル（０．００１インチ）で
ある。ステンレス鋼プレート上に剥離層１２を形成する
段階は、図２５の段階Ａに示されている。このニッケル
／銅剥離層の概念は、米国特許第　４，１５９，２２２
号と同第　４，３０６，９２５号に開示されている。ス
テンレス鋼プレート上にニッケルをめっきする前に、ス
テンレス鋼プレートが高度に研磨され、その平滑性が検
査され、その表面が化学的に清浄化され、酸化物蓄積膜
を全て取り除くためのアルカリ電解清浄処理によって活
性化される。プレート１０のこの処理は、剥離層がプレ
ート背部を包み込むという特徴と組み合わされて、製造
プロセスの間は接着性があり且つ製造プロセス終了時に
は剥離可能な、望ましい剥離層を作り出す。
【００１６】製造プロセスの第２の段階では、銅リード
線１６がその表面上に形成されるべき剥離層１２の上部
表面の上にリード線を形成するために、標準的な光レジ
スト処理が使用される。即ち、レジスト材料が剥離層１
２の上部表面上に溶着させられ、その後でそのレジスト
層が、未露光のレジストが洗い流される区域のパターン
（即ち、層１２Ｂの表面１４全体）の形状を決定するた
めに適切な図版を介して露光され、層１２の上部表面の
残り部分が、光レジストで覆われた状態のまま残る。こ
の光レジストによるパターン焼き付けの最終段階では、
鮮明で清浄で精細なリード線を得るために、光レジスト
が洗浄によって除去され終わった区域を清浄化するプラ
ズマエッチングによる清浄化段階が行われる。表面１４
の範囲を限定するために一部分が除去された光レジスト
が、図３に示される。この光レジストパターン焼き付け
段階が、図２５の段階Ｂに示される。
【００１７】その後で、信号リード線１６が表面１４上
に電気めっきによって形成される。３つの段階による電
気溶着処理が使用され、この処理では、先ず最初に表面
１４上に薄い金の層１６Ａを電気めっきし、その次に、
その主要層を成す銅層１６Ｂを電気めっきし、その後で
、別の薄い金の層１６Ｃを電気めっきすることによって
、各々のリード線１６が形成される。層１６Ａと層１６
Ｃが金層とニッケル層とに更に細分され、ニッケル層が
金と銅１６Ｂとの間にサンドイッチされ、バリヤ層とし
て働くことが好ましいだろう。錫又はニッケルのような
他の電気めっき可能な金属も、金層１６Ａ、１６Ｃの代
わりに使用されることが可能である。各リード線１６の
総厚さ「Ｔ」は約　０．００１インチであり、各リード
線１６の幅「Ｗ」と各リード線間の間隔は１〜２ミル（
０．００１〜０．００２　インチ）であってよい。図４
が部分図であり、２つの信号リード線だけが例示のため
に図４に示されているということが分かるだろう。その
相互接続デバイス全体としては　３００つ以上の信号リ
ードを有することが可能である。従って、図１と図２に
示されるデバイスのような、１つの側当たり８０のリー
ド線を有する信号デバイスの場合には、合計で　３２０
のリード線１６があることになるだろう。リート線のパ
ターンめっきの段階は図２５の段階Ｃに示されている。 その後で、剥離層１２Ｂの上部表面上にリード線を露出
させるために、剥離層１２Ｂの上部表面上の残留レジス
ト材料が取り除かれる。このレジスト除去段階は、図２
５に段階Ｄ　として示される。図４は、レジストが残っ
た状態のままの電気めっきリード線１６を示し、図５Ａ
は、レジストが除去され終わった製造段階を示す。
【００１８】段階Ｂの光レジストパターン焼き付けと段
階Ｃのめっきとに不可欠な部分として、製造プロセスの
後続段階における通路穴の正確な配置のためのマーカの
役割を果たす複数のレジストレーション線１５（図１と
図２参照）も、剥離層１２上に配置され形成される。プ
レート１０の表面全体の剥離層１２上にそうしたレジス
トレーション線１５が数多く形成され、その製造プロセ
スにおいて同時に形成される複数の相互接続デバイス全
てのためのレジストレーションマーカとして働く。尚、
図１と図２では、そうしたレジストレーション線が２つ
だけ示されているにすぎない。
【００１９】その次に、接着剤２０Ｂによって絶縁素地
２０Ｃ　に接着された銅２０Ａの単一のクラッド積層物
２０が、リード線１６の最上部に配置される。積層物２
０は接着剤１８の外側層を含む。接着剤１８は熱と圧力
によって活性化される。この接着剤は、例えば、本特許
出願の譲渡人であるＲｏｇｅｒｓ　Ｃｏｒｐｏｒａｔｉ
ｏｎから入手可能な８９７０として公知のフェノールブ
タリールエポキシ（ｐｈｅｎｏｌｉｃ　ｂｕｔａｒｙｌ
　ｅｐｏｘｙ）であってもよい。先ず最初に、接着剤１
８を伴う積層物２０が（図５Ｂに示されるように）リー
ド線１６の最上部に置かれるが、図６に示されるように
リード線を取り囲むことはない。この積層物の配置段階
が図２５の段階Ｅに示される。その後で、図６に示され
るように、この積層物２０をリード線１６と剥離層１２
に接着するために、熱と圧力が加えられる。積層物２０
は、例えば、接着剤を接着したレーザエッチング可能な
ポリイミド層２０Ｃに接着剤（例えば前述の８９７０）
層２０Ｂによって接着された　１／２オンス銅の層２０
Ａであってもよい。フッ素ポリマー複合体（ｆｌｕｏｒ
ｏｐｏｌｙｍｅｒ　ｃｏｍｐｏｓｉｔｅｓ）、フルオロ
イミド（ｆｌｕｏｒｏｉｍｉｄｅｓ）、ポリアミドイミ
ド（ｐｏｌｙａｍｉｄｅｉｍｉｄｅｓ）　等のような他
のレーザエッチング可能な誘電体と接着剤とが、上記の
絶縁系の代わりに使用されてもよい。この代わりに、接
着剤２０Ｂが取り除かれ且つ銅２０Ａが絶縁素地２０Ｃ
　に直接的に接着される、接着剤を含まない積層物が使
用可能である。銅層２０Ａがリード線１６に対して一定
の間隔を置いて面するように、積層物２０を配置するこ
とが重要である。図６に示されるように、熱と圧力を加
えることが、接着剤１８がリード線１６の周囲と間を流
れることを引き起こす。積層物２０の接着の段階が図２
５の段階Ｆに示される。製造プロセスの後続の段階にお
いて通路を正確に配置するためにアセンブリの最上部か
らレジストレーション線が見えるように、レジストレー
ション線を一直線上に合わせるための穴が積層物２０（
接着剤層１８を含む）に前もって穿孔される。
【００２０】積層物２０が前記アセンブリに接着され終
わった後に、リード線１６との電気的接触を可能にする
ために、第１の組の通路穴２２が前記アセンブリ内に形
成される。図７（１）　と図７（２）　と図７（３）　
は、この第１の組の通路穴２２の形成の順序を示す。こ
の第１の組の通路穴の１つの通路穴の形成だけが図７（
１）　〜（３）　に示されているが、必要に応じた数の
第１の組の通路穴が形成されることが可能であることが
分かるだろう。相互接続デバイスの最終的なアセンブリ
において接地リード線として働く各々のリード線１６を
ＩＣ又は他の電子コンポーネントに接続するためには、
第１の組の通路が少なくとも２つ形成されることが好ま
しいだろう。
【００２１】第１の組の通路を形成するために、光レジ
スト層２１が銅層２０Ａに塗布され、この光レジストが
写真式に露光され、第１の組の通路が形成されるべき配
置場所２３だけから光レジストを除去するように現像さ
れる（図７（１）　参照）。光レジストが除去されるべ
き場所２３の位置は、前もって形成されたレジストレー
ション線１５を基準にして正確に決定される。リード線
１６が精細な線幅（０．００２インチ未満）と精細な間
隔（０．００２インチ未満）を有するが故に、こうした
通路穴が正確に配置されなければならず、レジストレー
ション線１５の存在がこの正確な配置を可能にするとい
うことが理解されるだろう。前記通路の配置位置の光レ
ジストが除去され終わった後に、前記通路の配置位置の
層２０Ａ中の銅がエッチングによって除去され、接着剤
層２０Ａが露出させられる。その後で、残りの銅表面２
０Ａ全体を露出させるために、残留した光レジストが剥
ぎ取られる（図７（２）　参照）。その後で、前記通路
の配置位置の接着剤層２０Ｃと誘電体層２０Ｃと接着剤
層１８が、ドリルとして作用する適切なレーザビーム（
例えばＣＯ２　レーザ又はＵＶレーザ）によって全て取
り除かれる。露出した銅層２０Ａはレーザドリルに対す
るマスクを成す。このレーザビームは表面２０Ａに走査
放射されるが、層２０Ａ内の銅がエッチングによって除
去され接着剤層２０Ｂが露出させられた場所だけに対し
てしか作用を及ぼさない。こうした層２０Ａ内の銅がエ
ッチングによって除去された場所では、レーザビームが
層２０Ｂ、２０Ｃ、１８の誘電材料を穿孔（融除）し、
通路穴２２を形成し、リード線１６のめっき表面１６Ｃ
を露出させる（図７（３）　参照）。この後で、通路穴
の正確で凸凹のない内壁と層１６Ｃの平滑な露出表面と
を形成するように、通路穴２２が何れかの標準的な技術
（例えばプラズマ清浄化、蒸気ホーニング等）によって
清浄化される。こうした通路穴の形成の段階が図２５の
段階Ｇに示され、図７（１）　、図７（２）　、図７（
３）　に示されている。
【００２２】図８によれば、この段階の後で、通路を完
成させ、且つ、リード線１６から、最終製品において接
地面として働く銅層２０Ａへの電気接続を形成するため
に、通路穴２２の壁に沿ったリード線１６と銅層２０Ｃ
の露出表面とに銅層２４がめっきされる。銅層２４が２
つの段階から成るプロセスで形成され、このプロセスの
第１の段階では、非常に薄い銅層が化学蒸着又はスパッ
タリングのような真空蒸着法によって形成され、第２の
段階では、層２４の他の部分が電気めっきによって形成
される。層２４の総厚さは約　１／２ミル（０．０００
０５インチ）である。リード線を接地面又は電力面に接
続する層２４の形成が、図２５の段階Ｈに示されている
。
【００２３】この点までは、上記の製造プロセスは、特
許出願番号第　３５２，１１２号の２層相互接続デバイ
スに関して説明された製造プロセスと同一であり、この
特許出願の２層デバイスの形成が必要である場合には、
段階Ｐ、段階Ｑ、段階Ｒに進むことが可能である。しか
し、本発明では、３つ（又はそれ以上の数）の層から構
成される本発明のデバイスを形成するために、製造プロ
セスがここから異なったものとなる。
【００２４】図９Ａ、図９Ｂ、図９Ｃによれば、上記段
階に後に、更に別の光レジスト層１００　が銅層２４に
加えられ、その後で、（１）　選択された１つのリード
線１６と第２の電圧（電力）面との間の接続のための第
２の組の通路の配置場所と、（２）　そのデバイス内に
別々に形成されるべき内側窓と外側窓（又は２つの空隙
区域）２６、２８（図１、図２参照）の配置場所と、（
３）　単一のシート内に形成された複数のそうしたデバ
イスから最終的に１つのデバイスを単離するための、１
つのデバイスの周囲境界線Ｂ′の配置場所とを形成する
ために、光レジスト層１００　が露光され現像される。 第２の組の通路の配置場所１０２　を形成するための未
露光レジスト成形物を伴った、露光され現像された光レ
ジスト層１００　が図９Ａと図９Ｂとに示されている。 外側窓と内側窓のための配置場所１０６　、１０４　と
境界線Ｂ′とを形成するために露光され現像されたレジ
スト層１００　が、図９Ｃに示されている。第２の通路
と窓と境界線Ｂ′とのためのパターン焼き付けが、図２
５の段階Ｉに示されている。
【００２５】この後で、層２４、２０Ａの中の銅が、光
レジスト層１００　内に形成された配置場所１０２　、
１０４　、１０６　の位置と境界線Ｂ′の位置とにおい
て、エッチングによって除去される。図１０Ａと図１０
Ｂは各々に図９Ａと図９Ｂとに対応し、配置場所１０２
　においてエッチングによって銅が除去された層２４と
層２０Ａを示す。図１０Ｃは図９Ｃに対応し、外側窓と
内側窓の配置場所１０６　、１０４　と境界線Ｂ′とに
おいてエッチングによって銅が除去された層２４と層２
０Ａを示す。２つの組の通路の間の関係を示す図１０Ａ
に描かれているように、第２の通路は、接地面２４／２
０Ａに第１の通路によって接続されたＩ／Ｏ　線１６に
隣接した別のＩ／Ｏ　線１６の上に形成された形で示さ
れている。隣接のＩ／Ｏ　線１６に接続されたこの通路
配置は実施可能な一例であって、不可欠であるというわ
けではない。光レジスト層１００　内に形成された配置
場所１０２　、１０４　、１０６　と境界線Ｂ′の位置
と、エッチングによって銅が除去された銅層２４、２０
Ａの区域は、デバイス内に形成されるべき通路と外側窓
と内側窓との実際の大きさと境界線ｂ′の位置とに比べ
て僅かに大きく作られているが（図１７Ｃ、１８、１９
参照）、この拡大の目的は、第３の伝導層（即ち、第２
の電圧面）内の銅が外側窓と内側窓と第２の組の通路と
境界線Ｂ′とを形成するためのマスクとして働く後続の
レーザ融除段階において、層２４の銅と層２０Ａの銅と
がレーザドリルに対するマスクとして働かないことを確
実にすることである。同様に、この拡大によって、後述
されるような第２の組の通路が形成される後続の諸段階
において、第２の面と第３の面との間の電気絶縁が確保
される。層２４の銅と層２０Ａの銅がエッチングされた
後に、光レジスト１００　が取り除かれる。銅層２４、
２０Ａ内に前記窓の配置場所と前記通路の配置場所とを
形成し、光レジスト１００　を除去する段階は、図２５
に段階Ｊとして示される。
【００２６】上記の段階の次に、（各々に図１０Ａ、図
１０Ｂ、図１０Ｃに対応する）図１１Ａ、図１１Ｂ、図
１１Ｃに示されるように、絶縁素地に接着された銅の単
一のクラッド積層物１１０　が、銅層２４の最上部の上
に配置される。この積層物１１０　は、熱と圧力とによ
って活性化される接着剤外側層１０８　を含む。この接
着剤層１０８　は、接着剤層１８の材料と同一の材料で
あることが好ましい。この積層物１１０　の配置の段階
は、図２５の段階Ｋに示されている。この段階の後で、
各々に図１１Ａ、図１１Ｂ、図１１Ｃに対応する図１２
Ａ、図１２Ｂ、図１２Ｃに示されるように、銅層２４に
積層物１１０を接着するために熱と圧力が加えられる。 積層物１１０　は積層物２０の材料と同一の材料である
ことが好ましく、即ち、積層物１１０　は、接着剤１０
８　が接着されたレーザエッチッグ可能なポリイミド層
　１１０Ｃに接着剤層　１１０Ｂによって接着された　
１／２オンス銅層　１１０Ａを有する。積層物２０の場
合と同様に、他のレーザエッチッグ可能な誘電体と接着
剤を使用することも可能であり、又は、接着剤１１０Ｂ
が取り除かれ且つ銅層　１１０Ａが絶縁素地１１０Ｃに
直接接合される無接着剤の積層物が使用されてもよい。 銅層　１１０Ａが銅層２４に対して一定の間隔を置いて
対向し、且つ、誘電体層１１０Ｃと接着剤１０８　とが
銅層２４に面する形で、積層物１１０　が配置される。 熱と圧力を加えることによって、銅層２４、２０Ａ内の
前記窓の配置場所と前記通路の配置場所との中に接着剤
１０８　が流れ込み、この接着剤１０８　が積層物１１
０　を銅層２４に接着させる。製造プロセスの後続の段
階において前記通路と前記窓の正確な位置決めを行うた
めにアセンブリの最上部からレジストレーション線１５
が見えるように、レジストレーション線のアライメント
のための穴が積層物１１０　に予め穿孔される。積層物
１１０　を配置し、それを銅層２４に接着させる段階が
、図２５の段階Ｌに示される。
【００２７】積層物１１０　がそのアセンブリに接着さ
れ終わった後に、第２の組の通路穴１１２がそのアセン
ブリ内に形成され、リード線１６に対する第２の電気接
点の組が作られることを可能にする。（図１３（Ａ）　
と図１３（Ｂ）　に対応し且つ形成された通路穴を示す
）図１４（Ａ）　と図１４（Ｂ）　には、こうした第２
の組の通路穴１１２　が３つ示されているが、必要に応
じた数の第２の組の通路穴が形成されることが可能であ
るということが理解されるだろう。相互接続デバイスの
最終的なアセンブリにおいて電力リード線として働く各
々のリード線１６をＩＣ又は他の電子コンポーネントに
接続するために、第２の組の通路の幾つかが形成される
だろう。図１２（Ａ）　と図１２（Ｂ）と図１２（Ｃ）
　に各々が対応する図１３（Ａ）　と図１３（Ｂ）　と
図１３（Ｃ）　に示されるように、光レジスト層１１４
　が銅層　１１０Ａに塗布され、この光レジスト層１１
４　が写真式に露光され、第２の組の通路が形成される
べき配置位置１１５　だけから光レジストを除去するよ
うに現像される。光レジストが除去されるべき区域の位
置は、前もって形成されたレジストレーション線１５を
基準にして正確に決定される。リード線１６が精細な線
幅（０．００２インチ未満）と精細な間隔（０．００２
インチ未満）を有するが故に、こうした通路穴１１２　
が正確に配置されなければならず、レジストレーション
線１５の存在がこの正確な位置決めを可能にするという
ことが理解されるだろう。
【００２８】前記第２の組の通路の位置１１５　の光レ
ジストが除去され終わった後に、通路位置１１５　の層
　１１０Ａの銅がエッチングによって除去され、接着剤
層１１０Ｂが露出させられる（図１３Ａ、図１３Ｂ）。 その後で、残りの銅表面　１１０Ａ全体を露出させるた
めに、残留した光レジスト１１４　が剥ぎ取られる。そ
の後で、各々の第２の通路内の接着剤層　１１０Ｂと誘
電体層１１０Ｃと接着剤層１０８　と接着剤層２０Ｂと
誘電体層２０Ｃと接着剤層１８とが、ドリルとして作用
する適切なレーザビーム（例えばＣＯ２　レーザ又はＵ
Ｖレーザ）によって全て取り除かれる。露出した銅層１
１０Ａはレーザドリルに対するマスクとして働く。この
レーザビームが表面１１０　に走査放射されるが、接着
剤層　１１０Ｂを露出させるために層　１１０Ａの銅が
エッチングによって除去された場所だけに対してしか作
用を及ぼさない。 層　１１０Ａの銅がエッチングによって除去された前記
場所では、レーザビームが層　１１０Ｂ、　１１０Ｃ、
１０８　、２０Ｂ、２０Ｃ、１８の誘電材料を穿孔（融
除）し、リード線１６のめっき表面１６Ｃを露出させる
。この後で、通路穴１１２　は、その通路穴の正確で凸
凹のない内壁と層１６Ｃの平滑な表面とが得られるよう
に、何れかの標準的な技術（例えばプラズマ清浄化、蒸
気ホーニング等）によって清浄化される。この場合に、
銅層２４と銅層２０Ａがレーザドリルに対してマスキン
グとして働かないように、実際の通路穴の大きさよりも
大きな開口が銅層２４と銅層２０Ａとに予め形成され、
この開口を通路１１２　が通るが故に、銅層１１０の開
口が通路１１２　の大きさを決めるということが留意さ
れなければならない。更に、接地面２４／２０Ａが通路
１１２　から引っ込んだ位置にあり、絶縁性接着剤１０
８　によって周囲を囲まれているが故に、接地面と（そ
れに続いて形成される）電力面が電気的に絶縁される。 第２の通路穴の形成の段階は、図２５の段階Ｍに示され
る。
【００２９】（各々に図１４Ａ、図１４Ｂ、図１４Ｃに
対応する）図１５Ａ、図１５Ｂ、図１５Ｃに示されるよ
うに、第２の組の通路を完成させ、且つ、選択された１
つのリード線１６からの、最終製品において電力面とし
て働く銅層　１１０Ａ／１１６　への電気接続を形成す
るために、通路１２２　の壁に沿ったリード線と銅層　
１１０Ｃの露出表面とに銅層１１６　がめっきされる。 銅層１１６　が２つの段階から成るプロセスで形成され
、このプロセスの第１の段階では、非常に薄い銅層が化
学蒸着又はスパッタリングのような真空蒸着法によって
形成され、第２の段階では、層１１６　の他の部分が電
気めっきによって形成される。層１１６　の総厚さは約
　１／２ミル（０．０００５インチ）である。リード線
を電力面に接続する層１１６　の形成が、図２５の段階
Ｎに示されている。
【００３０】この段階の後で、各々に図１５Ａ、図１５
Ｂ、図１５Ｃに対応する図１６Ａ、図１６Ｂ、図１６Ｃ
に示されるように、更に別の光レジスト層１１８　が銅
層１１６　に加えられ、その後で、区域又は場所１１７
　、１１９　のパターンと（複数の相互接続デバイスの
配列の中の各々のデバイスの外囲境界の範囲を限定する
）境界線Ｂ′の位置を決定するために、適切な図版を通
して光レジスト層１００　が露光される。この場合には
、相互接続デバイス内に各々に形成されるべき内側と外
側の窓又は空隙の配置区域２６、２８の範囲を限定する
ために、未露光レジストが洗い流される（図１と図２を
参照）。窓２８、２６の各々が形成されなければならな
い上記区域１１７　と１１９　と、実際の周囲境界線Ｂ
が形成されなければならない境界線Ｂ′との位置におい
てのみ銅層１１６　を露出させるために、光レジストが
除去される（図１６Ｃ参照）。その後で、前記窓と境界
線Ｂとの形成位置の接着層１１０Ｂを露出させるために
、層１１６　の銅と層　１１０Ａの銅とがエッチングに
よって取り除かれる。露光された銅層１１６　と銅層　
１１０Ａとをエッチングする前の状態の露光されたレジ
ストが、図１６Ｃに示されている。銅がエッチングされ
た後に、銅層１１６　の残り部分から光レジストが剥ぎ
取られる。
【００３１】この段階の後で、各々に図１６Ａ、図１６
Ｂ、図１６Ｃに対応する図１７Ａ、図１７Ｂ、図１７Ｃ
に示されるように、金、金もしくはニッケル、又は、そ
の他の耐レーザ性材料の層１２０　が、相互接続デバイ
スを剥離層から取り外すための後続のエッチングの間に
このデバイスの電力面を酸化と化学的腐食とから保護す
るために、層１１６　に電気めっきされてもよい。この
代わりに、この製造プロセスの後続段階で加えられる一
時的な保護材料３４（図１９とその関連説明を参照）が
そうした保護を与えるために使用可能である。窓位置１
１７　、１１９　と境界線Ｂを形成するためのエッチン
グと、必要に応じた保護層１２０　のめっきとが、段階
２５の段階Ｏに示されている。
【００３２】製造プロセスの次の段階として、図１７Ｃ
　に対応する図１８に示されるように、窓の場所１１７
　、１１９　における接着剤層１１０Ｂ、誘電体層１１
０Ｃ、接着剤層１０８　と２０Ｂ、誘電体層２０Ｃ、接
着剤層１８の全てを、リード線１６に達するまで及び（
リード線１６が無い区域では）銅剥離層１２Ｂに達する
まで完全に取り除くために、これらの層全てがレーザに
よって融除される。この融除段階では、層１２０／１１
６　がレーザに対するドリルマスクとして働く。窓２６
、２８を図１、図２、図１８に見ることができる。窓２
６、２８の形成は、リード線２６の支持のための内側支
持フレーム３０と、リード線がその上に終端する外側支
持フレーム３２とを残す（図１、図２参照）。フレーム
３０、３２が層１８、２０、２４、１０８　、１１０　
、１１６　の積層構造の外に形成されることが理解され
るだろう。窓２６、２８とフレーム３０、３２の形成が
、図２５の段階Ｐに示される。
【００３３】窓の配置場所１１７　、１１９　は、接地
面２４／２０Ａ内に前もって形成された窓の場所よりも
小さい横断面積に形成され、従って、配置場所１１７　
、１１９　の大きさがこれらの窓の大きさを決定すると
いうことに留意すべきである。
【００３４】境界線Ｂを形成するための電力面のレジス
トパターン焼き付けの間、互いに隣接するデバイスの隣
接した隅の間を通る薄い金属の接続タブがレジストパタ
ーン焼き付けされることが好ましい。この場合、このパ
ターン焼き付けの結果として、（電力面からの）金属と
、誘電体と接着剤の様々な層とから成る薄い接続タブが
、前記デバイスの最終的な単離のための打抜き又は他の
機械的切断を必要とするこうした隅の位置に形成される
。この金属、誘電体、接着剤は、例えば「　１２０′、
　１１６′、　１１０Ａ′」等のようにプライム（′）
上付き記号を添えて、図１８に示されている。段階２５
では、接続タブ２４′／２０Ａ′が位置する場所を除い
て、境界線Ｂが窓２６、２８に沿って剥離層１２Ｂに達
するまで形成され続ける。尚、接地面内では境界線Ｂが
境界線Ｂ′に重なることが留意されるべきである。
【００３５】前記窓２６、２８と、フレーム３０、３２
と、境界線Ｂとが形成され終わった後に、前記窓と、互
いに隣接するデバイスの境界線Ｂの間の境界線空隙とに
、一時的な保護材料３４（図１９参照）が充填されても
よく、この一時的な保護材料３４は電力面を覆い、リー
ド線を取り囲み、剥離層１２に達するまで延び、後続の
処理と加工の間ずっとリード線を保護する。この保護材
料は、機械的損傷と化学的腐食を受けない材料であるべ
きであり、例えば水溶性又は溶媒可溶性のレジスト材料
であることが多い。この保護材料は、そのデバイスが使
用されるまで（即ち、電子コンポーネントがそのデバイ
スに取り付けられるまで）、そのデバイスの貯蔵及び／
又は輸送の間ずっとその所定位置に残存することが可能
である。この保護材料の注入が図２５の段階Ｑに示され
る。これに加えて、この一時的な保護材料は、後で別々
に切り離される単一のシート内に個々のデバイスを保持
するのを補助する。
【００３６】段階Ｑの後に、支持体プレート１０が、（
ａ）　剥離層１２の被覆を切断し、（ｂ）　支持体１０
を剥離層１２から分離することによって取り除かれる。 前述のように、剥離層１２がプレート１０に強固に接着
していないが故に、この除去は手作業で行われることが
可能である。プレート１０の除去の後も、剥離層１２が
リード線１６と接着フィルム１８に接着したままであり
、従って、剥離層１２をこれらから取り除くことが必要
である。この除去は、（ａ）　ニッケル層１２Ａ全てを
エッチングで取り除き、その後で（ｂ）　銅層１２Ｂを
エッチングで全て取り除くことによって行われる。これ
によって、リード線１６の下部表面（金めっき表面１６
Ａ）が露出した状態となる。このエッチングは２つの標
準的なエッチングの使用によって行われ、その第１のエ
ッチングはニッケルだけを取り除き、第２のエッチング
は銅だけを取り除く。銅のエッチング除去の段階によっ
て、境界線Ｂの配置場所の銅２４／２０Ａがエッチング
除去され、従って、接着剤層２０Ｂと誘電体層２０Ｃと
接着剤層１８とによって一体的に接合された個々のデバ
イスが残される。支持体プレート１０と剥離層１２の除
去は、図２５の段階Ｒに示される。
【００３７】プレート１０と剥離層１２とが除去された
後は、その結果として得られる構造物は、単一シート状
の構造物の中に一体的に接合された複数の相互接続デバ
イスから成る。その後で、打抜きやレーザ切断等のよう
ないずれかの従来手段によって、個々のデバイス部分が
シート状構造物から切り離される。支持体１０と剥離層
１２とが取り除かれ且つその境界線Ｂにおいて個々に切
り離されたたその最終デバイス部品は、図１と図２に示
される通りだろう。もちろん、このデバイス部品の使用
の前には、保護材料３４が取り除かれるだろう。
【００３８】必要に応じて、求められる相互端末処理の
ために、露出された金層１６Ａ及び／又は１６Ｃが、選
択的エッチングによって取り除かれ、錫又ははんだのよ
うな金属によって置き換えられることが可能である。全
ての露出金属表面（例えば１６Ａ、１６Ｃ、１２０）に
おいて選択的な金属化が行われることが可能であり、そ
れによって、様々な目的を果たすために種々の金属（試
験パッド用の金、ボンディング位置用の錫又ははんだ等
）が溶着されることが可能である。
【００３９】リード線１６は内側フレーム３０によって
支持され、窓２６の中に延びる。その製品の最終的な使
用では、集積回路又は他の電子コンポーネントが窓２６
内に配置され、リード線１６の最内部の端部に接続され
るだろう。この最終的な使用においては、電子コンポー
ネントが窓２６内に配置されリード線に接続された後に
、そのリード線の外側端部が内側フレーム３０と外側フ
レーム３２との間の予め決められた位置で切断され、そ
の後で、そのリード線１６の外側端部が、（窓２６内の
）電子コンポーネントがそれに接続されて使用されなけ
ればならない回路構成要素に接続されるだろう。
【００４０】ＩＣ又は他の電子コンポーネントの望まし
い入力に対して接地電圧と電力電圧を供給するために、
接地電圧と電力電圧が銅層２０Ａ、２４、　１１０Ａ、
１１６　の各々に加えられるだろう。通路を通してリー
ド線に接地面と電力面を結合させることによって、ＩＣ
又は他の電子コンポーネントに対して接地電圧と電力電
圧を供給する手続きが著しく簡易化される。接地電圧レ
ベルと電力電圧レベルは、選択されたリード線１６と通
路とによって接地面と電力面とに供給され、接地電圧と
電力電圧は、ＩＣへの接地サプライ又は電力サプライと
して働く前記選択されたリード線１６に他の通路を通し
て戻される。即ち、接地と電力は、リード線１６によっ
て送り込まれ、通路によって接地面と電力面の各々に運
ばれ、そこでは、より低い抵抗とインダクタンスとを伴
って電圧レベルが分配され、その後で、その接地電圧と
電力電圧とが、ＩＣに給電する同じリード線１６に送り
返される。場合によっては、電力電圧及び／又は接地電
圧がタブ３０の位置で送り込まれることも可能である。
【００４１】この結果として得られる相互接続デバイス
は、次のような特徴と利点を有する製品である。
【００４２】（１）　接地面と電力面の両方を有するリ
ード線フレーム又はＴＡＢ　タイプの相互接続デバイス
が、特にアドバンストＩＣ（ａｄｖａｎｃｅｄ　ＩＣ）
　に接続される場合に、低インダクタンスの配電とスイ
ッチイング雑音の低減とを結果的にもたらす。
【００４３】（２）　信号面に非常に近接して接地面又
は電力面が存在することによって、インピーダンス調整
と低クロストークがもたらされる。
【００４４】（３）　電力面及び／又は接地面内におい
て、多数の電力電圧及び／又は接地電圧を組み込み、分
配することが可能である。
【００４５】（４）　リード線幅が精細であり、２ミル
（０．００２インチ）以下である。
【００４６】（５）　リード線間の間隔が精細であり、
２ミル（０．００２インチ）以下である。
【００４７】（６）　カンチレバー状のリード線端部の
中心間隔が、約±０．０００３インチの範囲内に調整さ
れる。
【００４８】（７）　カンチレバー状のリード線端部の
配置が、レジストレーション線に対して約±０．００２
　インチの公差の範囲内で行われる。
【００４９】（８）　リード線の平面性（即ち、同一平
面内でのアライメント）が、約±０．００１インチの公
差の範囲内である。
【００５０】（９）　様々な用途（試験、ボンディング
等）における性能を改善するために、表面金属（金、錫
、はんだ等）が選択的に溶着される。
【００５１】もちろん、最適プロセス管理条件よりも劣
る条件の下で本発明の方法を実施することも、本発明の
上記の特徴と利点を一部分しか実現しないか又は全く実
現しない本発明による製品を作り出すことも可能である
。しかし、そうした製品とプロセスも本発明の範囲内に
含まれるだろう。これに加えて、例えば３つ以上の電圧
面層を有するように、前述の第２の電圧層の形成のため
のプロセス段階を反復することによって、追加の電圧面
層が組み込まれることが可能であるということも指摘さ
れなければならない。
【００５２】電力面（及び、必要に応じて接地面）が、
様々な電力電圧と基準電圧とを配送するために、電気的
に絶縁された幾つかのセグメントに分割されることが可
能である。図２０（１）　は、単一の接地面と共に使用
される、４つの電力面セグメント　１３０Ａ、　１３０
Ｂ、　１３０Ｃ、　１３０Ｄに分割された電力面を示す
。４つの異なった電力電圧が４つの電力面セグメント　
１３０Ａ、　１３０Ｂ、　１３０Ｃ、　１３０Ｄの各々
に供給され、１つの接地電圧が単一の接地面に供給され
る。図２０（２）は、電力面セグメント　１３０Ａ、　
１３０Ｂ、　１３０Ｃ、１３０Ｄと各々に一対にされる
４つの基準電圧セグメント　１３２Ａ、Ｂ、Ｃ、Ｄに分
割された接地面を示す。この具体例では、４つの異なっ
た電力電圧レベルがセグメント　１３０ＡＤＤ　に供給
され、４つの異なった基準電圧がセグメント　１３２Ａ
〜Ｄに供給される。 電力電圧面のセグメント分けによって、電力レベルと接
地レベルとを一対にすることと、そのユニットの他の部
分からの特に雑音の多い電力レベルを全て絶縁すること
とが可能になる。例えば、４つの電圧レベルＶＡ　〜Ｖ
Ｄ　が４つの基準レベルＧＡ　〜ＧＤ　と一対にされる
場合に、及び、１つの電力レベル（例えばＶＡ　）に特
に雑音が多い場合に、その雑音の多い電圧レベル（例え
ばＶＡ　−ＧＡ　）が他の電圧サプライから絶縁される
ことが可能である。これらの図では電圧面の区分が全て
四分円の形で示されているが、各々の四分円の中で更に
電圧面が区分されることも可能であり、又は、必要に応
じた他のあらゆるパターンに電圧面が区分されることも
可能であることが理解されるだろう。
【００５３】図２１は、電力面と接地面との間に接続さ
れたデカップリングコンデンサ１２４　を組み込んだ、
本発明の相互接続デバイスを示す。コンデンサ１２４　
は、適切な誘電体を間に挟んだ伝導プレート１２６　と
１２８　を有する。 プレート１２６　は、金層１２０　に接合されることに
よって、電力面に直接的に（又は、はんだ付け等によっ
て）接続される。（金層１２０　が省略される場合には
、プレート１２６　が電力面１１６／１１０Ａに直接接
合される。）前記コンデンサの他方のプレート１２８　
は、電気的に絶縁された電力面セグメント１２２　に接
続される。即ち、当初にはセグメント１２２　が電力面
　１２０／１１６／１１０Ａの一部分として形成された
が、その後で、セグメント１２２　の全周囲で光レジス
トのマスキングとエッチングを行うことによって、セグ
メント１２２　が電力面から電気的に絶縁され、その結
果として、セグメント１２２　は、物理的には電力面レ
ベルのままであるにも係わらず、電力面から電気的に絶
縁される。電力面から電気的に絶縁されたセグメント１
２２　に対するマスキングとエッチングは、段階Ｏの一
部として、又は、段階Ｐと段階Ｑとの間の別個の段階と
して行われることが可能である。セグメント１２２　は
、第２の組の通路の１つの通路によってデカップリング
コンデンサの（リード線１６と同時に形成された）リー
ド線１６′に接続され、このリード線１６′は、第１の
組の通路の１つの通路によって接地面２４／２０Ａに接
続される。従って、プレート１２８　は接地面に接続さ
れ、コンデンサ１２４　はで減結合のために電力面と接
地面とに跨がって接続される。
【００５４】前述のように、リード線１６の幾つかは、
ＩＣ又は他の電子コンポーネントを外部の回路構成要素
の接地に接続するための接地リード線として働くだろう
し、リード線１６の別の幾つかは、ＩＣ又は他の電子コ
ンポーネントを外部の回路構成要素の電力に接続するた
めの電力リード線として働くだろう。そうした接地リー
ド線１６の各々は、その接地リード線１６に沿って一定
の間隔を置いた２つの箇所において、第１の組の通路の
少なくとも２つの通路によって接地面２４／２０Ａに接
続され、そうした箇所の一方は、リード線１６の外側端
部に隣接している（即ち窓２８に近接している）ことが
好ましく、そうした箇所の他方は、リード線１６の内側
端部の適切な場所に（即ち窓２６に向かって）位置する
ことが好ましい。このようにして、接地電圧が、外部の
回路構成要素から接地リード線１６と接地面とに外側通
路によって供給され、接地面からリード線１６に内側通
路によって供給される。同様に、電力リード線１６の各
々がその電力リード線１６に沿って一定の間隔を置いた
２つの箇所において、第２の組の通路の少なくとも２つ
の通路によって電力面　１１６／１１０Ａに接続され、
そうした箇所の一方は、リード線１６の外側端部に隣接
していることが好ましく、そうした箇所の他方はリード
線１６の内側端部の適切な場所に位置することが好まし
い。このようにして、電力電圧が、外部の回路構成要素
から電力リード線１６と電力面とに外側通路によって給
送され、電力面からリード線１６に内側通路によって給
送される。更には、必要に応じて、接地リード線１６の
幾つかと電力リード線１６の幾つかは外部回路構成要素
に接続されなくともよいが、これらのリード線１６は、
電力面と接地面とに別々に接続する１つ以上の通路接続
によって、前記リード線をＩＣに接続する上で望ましい
電力レベルと接地レベルとに維持されることが可能であ
る。
【００５５】上記で説明された製造プロセスの幾つかの
段階においては、レジストレーション線１５を基準にす
ることが必要である。製造プロセスの全段階において常
にレジストレーション線１５が目に見えることを確保す
るために、光レジストが半透明であり、その製品を製造
する際に使用される積層物の全ての層内の適切な場所に
穴が形成される。
【００５６】図２２、図２３、図２４は、本発明による
別の相互接続デバイスを示す。図２２、図２３のデバイ
スは、高密度マルチチップモジュールをプリント配線板
に接続するための高密度相互接続デバイス２００である
。図２２のデバイスの上部表面上に個々の（リード線１
６に類似した）リード線２０２　が見える。図２４の断
面上面図に示されるように、この相互接続デバイス２０
０　も、接地面２０４　（層２４／２０Ａに相当）と、
選択されたリード線２０２　に接地面２０４　を接続す
る第１の組の伝導通路２０６　（通路２２に相当）と、
選択された別のリード線２０２　に電力面２１４　（層
１２０／１１６　、　１１０Ａに相当）を接続する第２
の組の伝導通路２１２　（通路１１２　に相当）とを有
する。リード線２０２　の端部２０８　の一方は支持さ
れておらず（即ち、これらのリード線は相互接続デバイ
ス２００からカンチレバー状に延びる）、これらの支持
されていないリード線端部が、高密度マルチチップモジ
ュール上の接点に対する実際の相互接続を形成する。（
窓２８相当物を越えて延び、使用の際には中間点で切断
される）リード線の他方の端部は、ＰＣボードへの接続
のためのものである。図２２〜２４のデバイスの他の部
分には、その部分に該当する上記の具体例の対応部分の
照合番号と同一の照合番号が付与されている。図２２〜
２４ののデバイスも、図２５の段階Ａ〜Ｒのプロセスに
よって作られる。
【００５７】上記では好ましい具体例が図示され説明さ
れてきたが、本発明の思想と範囲から逸脱することなく
、これらの具体例に対して様々な部分変更と代用とが行
われることが可能である。従って、上記では例示の形で
本発明が説明されてきたのであって、こうした具体例が
本発明を何ら限定するものではないということが理解さ
れるべきである。
【図面の簡単な説明】
【図１】製造プロセス中の、デバイス底部（使用位置の
場合も底部）から見た本発明による相互接続デバイスの
平面図である。
【図２】頂部表面と底部表面とが逆転するように　１８
０°回転された図１のデバイスの平面図である。
【図３】製造プロセスの段階Ｂにおける前記デバイスの
状態を示す、図２の線Ａ−Ａに沿った部分断面立面図で
ある。
【図４】製造プロセスの段階Ｃにおける前記デバイスの
状態を示す、図２の線Ａ−Ａに沿った部分断面立面図で
ある。
【図５Ａ】製造プロセスの段階Ｄにおける前記デバイス
の状態を示す、図２の線Ａ−Ａに沿った部分断面立面図
である。
【図５Ｂ】製造プロセスの段階Ｅにおける前記デバイス
の状態を示す、図２の線Ａ−Ａに沿った部分断面立面図
である。
【図６】製造プロセスの段階Ｆにおける前記デバイスの
状態を示す、図２の線Ａ−Ａに沿った部分断面立面図で
ある。
【図７（１）】製造プロセスの段階Ｇ（第１の組の通路
の配置場所のレジスト除去後）における前記デバイスの
状態を示す、図２の線Ａ−Ａに沿った部分断面立面図で
ある。
【図７（２）】製造プロセスの段階Ｇ（他の部分のレジ
スト除去後）における前記デバイスの状態を示す、図２
の線Ａ−Ａに沿った部分断面立面図である。
【図７（３）】製造プロセスの段階Ｇ（レーザビーム穿
孔後）における前記デバイスの状態を示す、図２の線Ａ
−Ａに沿った部分断面立面図である。
【図８】製造プロセスの段階Ｈにおける前記デバイスの
状態を示す、図２の線Ａ−Ａに沿った部分断面立面図で
ある。
【図９Ａ】製造プロセスの段階Ｉにおける前記デバイス
の状態を示す、図２の線Ａ−Ａに沿った部分断面立面図
である。
【図９Ｂ】製造プロセスの段階Ｉにおける前記デバイス
の状態を示す、図２の線Ｂ−Ｂに沿った部分断面立面図
である。
【図９Ｃ】製造プロセスの段階Ｉにおける前記デバイス
の状態を示す、図２の線Ｃ−Ｃに沿った部分断面立面図
である。
【図１０Ａ】製造プロセスの段階Ｊにおける前記デバイ
スの状態を示す、図２の線Ａ−Ａに沿った部分断面立面
図である。
【図１０Ｂ】製造プロセスの段階Ｊにおける前記デバイ
スの状態を示す、図２の線Ｂ−Ｂに沿った部分断面立面
図である。
【図１０Ｃ】製造プロセスの段階Ｊにおける前記デバイ
スの状態を示す、図２の線Ｃ−Ｃに沿った部分断面立面
図である。
【図１１Ａ】製造プロセスの段階Ｋにおける前記デバイ
スの状態を示す、図２の線Ａ−Ａに沿った部分断面立面
図である。
【図１１Ｂ】製造プロセスの段階Ｋにおける前記デバイ
スの状態を示す、図２の線Ｂ−Ｂに沿った部分断面立面
図である。
【図１１Ｃ】製造プロセスの段階Ｋにおける前記デバイ
スの状態を示す、図２の線Ｃ−Ｃに沿った部分断面立面
図である。
【図１２Ａ】製造プロセスの段階Ｌにおける前記デバイ
スの状態を示す、図２の線Ａ−Ａに沿った部分断面立面
図である。
【図１２Ｂ】製造プロセスの段階Ｌにおける前記デバイ
スの状態を示す、図２の線Ｂ−Ｂに沿った部分断面立面
図である。
【図１２Ｃ】製造プロセスの段階Ｌにおける前記デバイ
スの状態を示す、図２の線Ｃ−Ｃに沿った部分断面立面
図である。
【図１３Ａ】製造プロセスの段階Ｍ（第２の組の通路の
配置場所のレジスト除去後）における前記デバイスの状
態を示す、図２の線Ａ−Ａに沿った部分断面立面図であ
る。
【図１３Ｂ】製造プロセスの段階Ｍ（第２の組の通路の
配置場所のレジスト除去後）における前記デバイスの状
態を示す、図２の線Ｂ−Ｂに沿った部分断面立面図であ
る。
【図１３Ｃ】製造プロセスの段階Ｍ（第２の組の通路の
配置場所のレジスト除去後）における前記デバイスの状
態を示す、図２の線Ｃ−Ｃに沿った部分断面立面図であ
る。
【図１４Ａ】製造プロセスの段階Ｍ（レーザビーム穿孔
後）における前記デバイスの状態を示す、図２の線Ａ−
Ａに沿った部分断面立面図である。
【図１４Ｂ】製造プロセスの段階Ｍ（レーザビーム穿孔
後）における前記デバイスの状態を示す、図２の線Ｂ−
Ｂに沿った部分断面立面図である。
【図１４Ｃ】製造プロセスの段階Ｍ（レーザビーム穿孔
後）における前記デバイスの状態を示す、図２の線Ｃ−
Ｃに沿った部分断面立面図である。
【図１５Ａ】製造プロセスの段階Ｎにおける前記デバイ
スの状態を示す、図２の線Ａ−Ａに沿った部分断面立面
図である。
【図１５Ｂ】製造プロセスの段階Ｎにおける前記デバイ
スの状態を示す、図２の線Ｂ−Ｂに沿った部分断面立面
図である。
【図１５Ｃ】製造プロセスの段階Ｎにおける前記デバイ
スの状態を示す、図２の線Ｃ−Ｃに沿った部分断面立面
図である。
【図１６Ａ】製造プロセスの段階Ｏ（窓配置場所のエッ
チング）における前記デバイスの状態を示す、図２の線
Ａ−Ａに沿った部分断面立面図である。
【図１６Ｂ】製造プロセスの段階Ｏ（窓配置場所のエッ
チング）における前記デバイスの状態を示す、図２の線
Ｂ−Ｂに沿った部分断面立面図である。
【図１６Ｃ】製造プロセスの段階Ｏ（窓配置場所のエッ
チング）における前記デバイスの状態を示す、図２の線
Ｃ−Ｃに沿った部分断面立面図である。
【図１７Ａ】製造プロセスの段階Ｏ（保護層めっき）に
おける前記デバイスの状態を示す、図２の線Ａ−Ａに沿
った部分断面立面図である。
【図１７Ｂ】製造プロセスの段階Ｏ（保護層めっき）に
おける前記デバイスの状態を示す、図２の線Ｂ−Ｂに沿
った部分断面立面図である。
【図１７Ｃ】製造プロセスの段階Ｏ（保護層めっき）に
おける前記デバイスの状態を示す、図２の線Ｃ−Ｃに沿
った部分断面立面図である。
【図１８】製造プロセスの後続段階における図１７Ｃに
相応する前記デバイスの状態を示す部分断面立面図であ
る。
【図１９】製造プロセスの後続段階における図１７Ｃに
相応する前記デバイスの状態（一時的な保護材料の充填
）を示す部分断面立面図である。
【図２０（１）】電圧面と接地面がセグメント分けされ
た本発明の変形例を示す平面図である。
【図２０（２）】電圧面と接地面がセグメント分けされ
た本発明の別の変形例を示す平面図である。
【図２１】デカップリングコンデンサが組み込まれた本
発明の具体例を示す部分断面立面図である。
【図２２】本発明に従って作られた別の相互接続デバイ
スの上部平面図である。
【図２３】図２２のデバイスの底部平面図である。
【図２４】図２３の線２０−２０　に沿った部分断面立
面図である。
【図２５】本発明の製造プロセスのブロック図である。
【符号の説明】
１０　　ステンレス鋼支持体プレート １２　　剥離層 １２Ａ　　ニッケル電気めっき層 １２Ｂ　　銅電気めっき層 １５　　レジストレーション線 １６、２０２　　　銅リード線 １６Ａ　　金層 １６Ｂ　　銅層 １６Ｃ　　　金層 １８　　接着剤層 ２０、１１０　　　クラッド積層物 ２０Ａ、　１１０Ａ　　銅層 ２０Ｂ、　１１０Ｂ　　接着剤層 ２０Ｃ　、　１１０Ｃ　　絶縁素地 ２２、１１２　、２０６　、２１２　　　通路穴２４　
　銅層 ２６、２８　　窓 ３０、３２　　フレーム ３４　　一時的な保護材料 １００　、１１４　　　光レジスト １０８　　　接着剤層 １１６　　　銅層 １２０　　　耐レーザ性材料層 １２４　　　デカップリングコンデンサ１２６　、１２
８　　　伝導プレート Ｂ　　境界線

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】　　電子コンポーネント用の相互接続デバ
    イスの製造方法であって、基板上に剥離層を形成する段
    階と、前記剥離層上に伝導リード線パターンを形成する
    段階と、第１の伝導シートと、前記伝導リード線パター
    ンに面する第１の誘電体シートと、前記伝導リード線パ
    ターンから離れて面する第２の伝導シートとを含む第１
    の積層物を、前記伝導リード線パターンに接着する段階
    と、前記第１の伝導シートと前記第１の誘電体シートと
    を貫通して延伸し、第１の選択リード線を露出させる複
    数の第１の通路穴を、前記第１の積層物に所定のパター
    ンに形成する段階と、前記第１の選択リード線を前記第
    １の伝導シートに相互接続するために、前記第１の通路
    穴の中と前記第１の積層物の前記第１の伝導シートの上
    とに第１の伝導材料を堆積させ、前記第１の伝導シート
    とその上の前記第１の伝導材料とが、前記相互接続デバ
    イスの第１の電圧面を規定する段階と、複数の第２の通
    路の配置場所を前記第１の電圧面内に所定のパターンで
    形成する段階と、前記第１の電圧面に面する第２の誘電
    体シートと、前記第１の電圧面から離れて面する第２の
    伝導層とを含む第２の積層物を、前記第１の電圧面に接
    着する段階と、前記第２の伝導シートと前記第２の誘電
    体シートと前記第１の電圧面と前記第１の誘電体シート
    とを通って延伸し、且つ第２の選択リード線を露出させ
    る前記複数の第２の通路穴を、前記複数の第２の通路穴
    の配置場所において、前記第２の積層物内と前記第１の
    積層物内とに形成する段階と、前記第２の選択リード線
    を前記第２の伝導シートに相互接続するために、前記第
    ２の通路穴の中と前記第２の積層物の前記第２の伝導体
    シートの上とに第２の伝導材料を堆積させ、前記第２の
    伝導シートとその上の前記第２の伝導材料とが、前記相
    互接続デバイスのための第２の電圧面を規定する段階と
    、前記リード線を露出させ且つ前記相互接続デバイスに
    接続されるべき電子コンポーネントの配置場所になる窓
    を形成する場合には、前記第１及び第２の積層物の選択
    された部分と、前記第１及び第２の伝導材料の選択され
    た部分とを取り除くことによって前記相互接続デバイス
    内に少なくとも１つの窓を形成する段階とを含む方法。
  2. 【請求項２】　　前記複数の第２の通路穴を形成する段
    階が、形成すべき第２の通路よりも断面積が大きい前記
    第１の電圧面の第２の通路の区域を、前記第２の通路の
    配置場所の夫々において除去する段階と、前記第１の電
    圧面の前記第２の通路の区域の夫々に絶縁材料を充填す
    る段階と、第２の通路を形成すべき各々の位置において
    、前記第２の伝導シートから前記第２の伝導シートの第
    ２の通路の区域を取り除き、前記第２の伝導シートの取
    り除かれた前記第２の通路の区域の断面積が前記第１の
    電圧面の第２の通路の区域の断面積よりも小さく、それ
    によって、前記第２の通路の区域が取り除かれた前記第
    ２の伝導シートが、第２の通路の夫々の断面積を規定す
    るためのマスクとして働く段階と、前記第２の選択リー
    ド線を露出させるために、前記第２の誘電体シートの部
    分と、前記取り除かれた第１の通路の区域を充填する絶
    縁材料の部分と、前記第１の誘電体シートの部分とを、
    前記第２の通路の配置場所の夫々において除去する段階
    とを含む請求項１に記載の方法。
  3. 【請求項３】　　前記少なくとも１つの窓を形成する段
    階が、形成すべき窓の断面積よりも大きい前記第１の電
    圧面の第１の窓区域を除去する段階と、前記第１の取り
    除かれた窓区域に絶縁材料を充填する段階と、前記第２
    の電圧面の第２の窓の区域を除去し、前記第２の取り除
    かれた窓の区域が、前記第１の取り除かれた窓の区域よ
    りも小さく、それによって、前記第２の窓の区域が除去
    された前記第２の電圧面が前記窓の断面積の範囲を規定
    するマスクとして働く段階と、前記リード線の一部分を
    露出するために、窓の配置場所において、前記第２の誘
    電体シートの部分と、前記第１の取り除かれた窓の区域
    を充填する絶縁材料の部分と、第１の誘電体シートの部
    分とを除去する段階とを含む請求項１に記載の方法。
  4. 【請求項４】　　前記デバイス内の前記窓を取り囲む少
    なくとも１つのフレームを規定するために、前記第１及
    び第２の電圧面と前記第１及び第２の積層物との選択さ
    れた部分を除去することによって、前記第１の窓から離
    間しかつ前記第１の窓を囲繞し前記リード線を露出させ
    る第２の窓を形成する段階を含む請求項１に記載の方法
    。
  5. 【請求項５】　　前記フレームを形成する段階が、形成
    すべき第２の窓よりも断面積が大きい、前記第１の電圧
    面の区域を規定する第２の窓を除去する段階と、区域を
    規定する前記第２の窓を絶縁材料で充填する段階と、前
    記第２の電圧面の区域を規定する第２の窓を除去し、前
    記第２の電圧面の区域を規定する除去された前記第２の
    窓が、前記第１の電圧面の区域を規定する除去された前
    記第２の窓よりも小さく、それによって、区域を規定す
    る前記第２フレームが除去された前記第２の電圧面は、
    前記第２の窓の断面積を規定するマスクとして働く段階
    と、前記リード線の一部分を露出させるために、前記第
    ２の誘電体シートの部分と、前記第１の電圧面の区域を
    規定する除去された第２の窓を充填する絶縁材料の部分
    と、前記第１の誘電体シートの部分とを、配置位置を規
    定する第２の窓において除去する段階とを含む請求項４
    に記載の方法。
  6. 【請求項６】　　前記第１の電圧面と前記第２の電圧面
    との間にデカップリングコンデンサを接続する段階を更
    に含む請求項１に記載の方法。
  7. 【請求項７】　　前記コンデンサを接続する段階が、前
    記第２の電力面内に電気的に絶縁された島を形成する段
    階と、前記第１の電力面を第１の通路によって前記リー
    ド線の一つに接続する段階と、前記島を第２の通路によ
    って前記１つのリード線に接続する段階と、前記コンデ
    ンサの第１のプレートを前記第２の電圧面に接続する段
    階と、前記コンデンサの第２のプレートを前記島に接続
    する段階とを含む請求項６に記載の方法。
  8. 【請求項８】　　電子コンポーネント用の相互接続デバ
    イスの製造方法であって、基板上にリリーズ層を形成す
    る段階と、前記リリーズ層上に伝導リード線パターンを
    形成する段階と、前記リード線に隣接した第１の接着剤
    層と、第１の誘電体シートと、第１の誘電体シートと、
    第１の中間接着剤層と、前記リード線から離れて面する
    第１の伝導シートとを含む第１の積層物を、前記リード
    線パターンに接着する段階と、（ａ）　前記第１の伝導
    シートの第１の通路穴の区域を選択的に除去することと
    、（ｂ）　前記リード線の第１の選択部分を露出させる
    ために、前記第１の中間接着剤層と、前記第１の誘電体
    シートと、前記第１の通路穴区域を備え夫々の一直線上
    にある区域内の前記第１の接着剤層とを選択的に除去す
    ることとによって、複数の第１の通路穴を所定のパター
    ンに形成する段階と、中間デバイス内の第１電圧面とし
    て働く前記第１の伝導シートに前記第１の選択リード線
    を相互接続するために、前記第１の組の通路穴の夫々の
    中と前記第１の積層物の前記第１の伝導シートの上とに
    第１の伝導材料を堆積させる段階と、（ａ）　前記第１
    の電圧面から第２の通路の配置場所区域を選択的に除去
    することと、（ｂ）　前記第１の電圧面から少なくとも
    第１の窓区域を除去することとを同時に行うことによっ
    て、複数の第２の通路配置場所を所定のパターンに形成
    し、かつ少なくとも１つの窓の配置場所を形成する段階
    と、前記第１の電圧面に隣接した第２の接着剤層と、第
    ２の誘電体シートと、第２の中間接着剤層と、前記第１
    の電圧面から離れて面する第２の伝導シートとを含む第
    ２の積層物を、このようにして形成されたアセンブリに
    接着し、前記第２の接着剤層を、前記第２の通路の配置
    場所の区域と、前記第１の電圧面内の前記第１の窓区域
    とに充填させる段階と、（ａ）　前記第２の伝導シート
    から第２の通路穴区域を選択的に除去することと、（ｂ
    ）　前記リード線の第２の選択部分を露出させるために
    、前記第２の中間接着剤層と、前記第２の誘電体シート
    と、前記第１の伝導材料と前記第１の伝導シートとの内
    の前記第２の通路の配置場所の区域を充填する接着剤の
    部分と、前記第１の中間接着剤層と、前記第１の誘電体
    層と、前記第２の伝導シート中の前記第２の通路穴区域
    を備え夫々の一直線上にある区域内の前記第１の接着剤
    層とを選択的に除去することとによって、複数の第２の
    通路穴を前記第１の電圧平面内の前記第２の通路の配置
    場所と一直線上にある所定のパターンに形成する段階と
    、相互接続デバイス内の第２電圧面として働く前記第２
    の伝導シートに前記第２の選択リード線を相互接続する
    ために、前記第２の通路穴の中と前記第２の積層物の前
    記第２の伝導シートの上とに第２の伝導材料を堆積させ
    る段階と、（ａ）　前記第２の電圧面から第２の窓の区
    域を除去することと、（ｂ）　前記リード線の部分を露
    出させるために、前記第２の中間接着剤層と、前記第２
    の誘電体シートと、前記第１の伝導材料と前記第１の伝
    導シートとの内の前記第１の窓区域を充填する接着剤の
    部分と、前記第１の中間接着剤層と、前記第１の誘電体
    層と、前記第２の窓の区域を備え夫々の一直線上にある
    前記第１の接着剤層とを除去することとによって、少な
    くとも１つの窓を形成する段階と、このようにして形成
    された相互接続デバイスを、前記基板から前記剥離層を
    分離することによって、前記基板から取り除く段階と、
    このようにして形成された相互接続デバイスから前記剥
    離層を取り除く段階とを含む方法。
  9. 【請求項９】　　複数の第２の通路の配置場所を形成す
    る前記段階が、形成すべき通路の断面積より大きい断面
    積の前記第１の電圧面の第２の通路区域を、前記第２の
    通路の配置場所の夫々において除去することを含み、複
    数の第２の通路穴を形成する前記段階が、（ａ）　前記
    第１の電圧面から除去された第２の通路区域の断面積よ
    り小さい断面積の前記第２の伝導シートから第２の通路
    穴区域を除去することと、（ｂ）　前記第２の伝導層と
    この伝導層内に形成された第２の通路穴区域とをマスク
    とパターンとして使用することと、（ｃ）　第２の中間
    接着剤層の部分と、第２の誘電体シートと、前記第１の
    電圧面内の前記第２の通路の配置場所区域を充填する接
    着剤の部分と、前記第１の中間接着剤層の部分と、前記
    第２の伝導シート内に形成された第２の通路穴区域のよ
    り小さい断面積によって規定された断面積の前記第１の
    誘電体シートとを、第２の通路の配置場所の各々におい
    て除去することとを含む請求項８に記載の方法。
  10. 【請求項１０】　　窓を形成する前記段階が、形成すべ
    き窓より断面積が大きい第１の窓区域を、前記第１の電
    圧面内の前記窓の配置場所から除去することと、前記第
    １の電圧面内に形成された第１の窓区域より断面積が小
    さい第２の窓の配置場所を、前記第２の電圧面から除去
    することと、前記第２の電圧面と、この電圧面内に形成
    された前記小さい断面積の第２の窓の配置場所とを、マ
    スクとパターンとして使用することと、第２の中間接着
    剤層の部分と、第２の誘電体シートと、前記第１の電圧
    面内の前記第２の窓の配置場所を充填する接着剤の部分
    と、前記第１の中間接着剤層と、前記第２の窓の配置場
    所の小さい断面積によって規定される断面積の前記第１
    の誘電体シートとを、前記第２の窓区域において除去す
    ることとを含む請求項８に記載の方法。
  11. 【請求項１１】　　前記第１及び第２の電圧面と前記第
    １及び第２の積層物との選択された部分を除去すること
    によって前記デバイス内に前記窓を囲繞する少なくとも
    １つのフレームを規定するために、前記第１の窓から離
    れかつ第１の窓を囲繞する第２の窓を形成し、前記第２
    の窓が前記リード線を露出させる段階を含む請求項８に
    記載の方法。
  12. 【請求項１２】　　フレームを形成する前記段階が、形
    成すべき第２の窓区域より断面積が大きい前記第１の電
    圧面の第２の窓区域を除去することと、前記第１の電圧
    面の前記第２の窓区域に絶縁材料を充填することと、前
    記第２の電圧面の第２の窓区域を除去し、前記第２の電
    圧面の第２の区域が、前記第１の電圧面の前記第２の窓
    区域よりも小さく、それによって、前記第２の窓区域が
    除去された前記第２の電圧面が、形成すべき窓の断面積
    を規定するマスクとして働くことと、前記リード線の一
    部分を露出させるために、第２の中間接着剤層の部分と
    、第２の誘電体シートの部分と、除去された前記第１の
    フレーム区域を満たす絶縁材料の部分と、前記第１の中
    間接着剤層の部分と、前記第１の誘電体シートの部分と
    、前記第１の接着剤層の部分とを、形成すべき第２の窓
    の配置場所において除去することとを含む請求項１１に
    記載の方法。
  13. 【請求項１３】　　前記剥離層上の伝導リード線パター
    ンを形成する段階と、前記第１の伝導シート内の第１の
    通路穴区域の除去の段階と、前記第１の電圧面内の第２
    の通路の配置場所区域の除去の段階と、前記第１の電圧
    面からの第１の窓区域の除去の段階と、前記第２の伝導
    シートからの第２の窓区域の除去の段階と、前記第２の
    電圧面からの第２の窓区域の除去の段階との全てが、レ
    ジストパターンニングとエッチングとによって行われる
    請求項８に記載の方法。
  14. 【請求項１４】　　第２の通路穴の中と第２の伝導シー
    トの上に第２の伝導材料を堆積させる段階の後に、前記
    第２の伝導材料上にエッチング保護材料層を堆積させる
    段階を更に含む請求項１３に記載の方法。
  15. 【請求項１５】　　前記伝導リード線パターンが形成さ
    れる時に前記剥離層上に少なくとも１つのレジストレー
    ション線を形成する段階と、前記第１の通路穴と前記第
    ２の通路穴と前記窓との位置を決定するために、前記レ
    ジストレーション線を基準にする段階とを含む請求項８
    に記載の方法。
  16. 【請求項１６】　　前記第１の通路穴と前記第２の通路
    穴と前記窓を形成する段階が、前記第１の通路穴と前記
    第２の通路穴と前記窓との位置における全ての非伝導材
    料のレーザ融除による除去を含む請求項８に記載の方法
    。
  17. 【請求項１７】　　前記第１の電圧面の前記第１の伝導
    材料と前記第２の電圧面の前記第２の伝導材料とが、無
    電解メッキとその後の電気めっき工程とによって堆積さ
    れる請求項８に記載の方法。
  18. 【請求項１８】　　前記基板が電気伝導性表面を有する
    剛体を含む請求項８に記載の方法。
  19. 【請求項１９】　　前記基板がステンレス鋼である請求
    項１８に記載の方法。
  20. 【請求項２０】　　前記剥離層が、前記基板の前部表面
    上にめっきされた少なくとも１つの金属層を有する請求
    項８に記載の方法。
  21. 【請求項２１】　　前記基板が側部表面と背部表面とを
    含み、前記剥離層が前記側部表面の周囲をおおい、前記
    背部表面の一部分に沿って延伸する請求項２０に記載の
    方法。
  22. 【請求項２２】　　前記剥離層が、前記基板に電気めっ
    きされたニッケルの第１の層と、前記ニッケルの第１の
    層に電気めっきされた銅の第２の層とを有する請求項１
    ８に記載の方法。
  23. 【請求項２３】　　前記第１の電圧面と前記第２の電圧
    面との間にデカップリングコンデンサを接続する段階を
    更に含む請求項８に記載の方法。
  24. 【請求項２４】　　前記コンデンサを接続する段階が、
    前記第２の電力面内に電気的に絶縁された島を形成する
    ことと、前記第１の電力面を前記リード線の１つに第１
    の通路によって接続することと、前記島を前記リード線
    の一つに第２の通路によって接続することと、前記コン
    デンサの一つの第１のプレートを前記第２の電圧面に接
    続することと、前記コンデンサの第２のプレートを前記
    島に接続することとを含む請求項８に記載の方法。
  25. 【請求項２５】　　請求項１に記載のプロセスによって
    形成された、電子コンポーネント用の相互接続デバイス
    。
  26. 【請求項２６】　　請求項８に記載のプロセスによって
    形成された、電子コンポーネント用の相互接続デバイス
    。
  27. 【請求項２７】　　電子コンポーネント用の相互接続デ
    バイスであって、前記デバイスが、第１の誘電体シート
    の一方の側面に接着された伝導リード線パターンと、前
    記リード線に対して反対側の前記第１の誘電体シートの
    側面に接着された第１の伝導シートと、前記第１の通路
    穴に沿って且つ前記伝導シート全体に亙って延伸し、前
    記第１の伝導シートと協働し、第１の電圧面と、前記複
    数の第１のリード線を前記第１の電圧面と電気的に相互
    接続する通路とを規定する電気伝導材料と、前記第１の
    電圧面に接着された第２の誘電体シートと、前記第２の
    誘電体シートに接着された第２の伝導シートと、前記第
    ２の伝導シートと、前記第２の誘電体シートと、前記第
    １の電圧面と、前記第１の誘電体シートとを通って、複
    数の第２のリード線に延伸する複数の第２の通路穴と、
    前記第２の通路穴に沿って且つ前記第２の伝導シート全
    体に亙って延伸し、前記第２の伝導シートと協働し、第
    ２の電圧面と、前記複数の第２のリード線を前記第２の
    電圧面と電気的に相互接続する通路とを規定する電気伝
    導材料と有し、前記第２の通路穴と前記第２の通路穴に
    沿って延伸する電気伝導材料とが、前記第２の通路穴よ
    り断面積が大きい前記第１の電圧面内の開口を通り、且
    つ、前記第２の通路穴内の伝導材料と前記第１の電圧面
    との間の電気的接触を阻止するために絶縁材料によって
    囲繞された電子コンポーネント用の相互接続デバイス。
  28. 【請求項２８】　　前記電子コンポーネント用の相互接
    続デバイスが、前記第２の電圧面と前記第２の誘電体シ
    ートと前記第１の電圧面と前記第１の誘電体シートとを
    貫通した、前記リード線を露出させるための少なくとも
    １つの窓を含み、前記通路と窓とフレームとがレーザエ
    ッチングによって少なくとも部分的に形成され、前記伝
    導シートが前記通路穴のレーザエッチングのためのマス
    クを形成し、前記伝導層が前記窓とフレームとのレーザ
    エッチングのためのマスクを形成する請求項２７に記載
    の相互接続デバイス。
  29. 【請求項２９】　　前記第１の窓を間隔をおいて取り囲
    み、且つ、前記第１の窓との間に少なくとも１つの第１
    のフレームを規定するとともに前記リード線を露出させ
    る第２の窓を含む請求項２８に記載の相互接続デバイス
    。
  30. 【請求項３０】　　前記第２の通路のいずれかに関して
    、前記第２の伝導シート内の前記第２の通路穴用の開口
    の断面積が、前記第１の電圧面内の前記第２の通路用の
    対応する開口よりも小さく、それによって、前記第２の
    通路が前記第１の電圧面の間を通過する場所において、
    前記第２の通路を囲繞し且つ前記第１の電圧面から前記
    第２の通路を離間する空隙が、前記第１の電圧面内に規
    定され、前記空隙が絶縁材料で充填される請求項２７に
    記載の相互接続デバイス。
  31. 【請求項３１】　　前記第１の電圧面と前記第２の電圧
    面との間に接続されたデカップリングコンデンサ手段を
    含む請求項２７に記載の相互接続デバイス。
  32. 【請求項３２】　　前記第１の電圧面と前記第２の電圧
    面との間に接続されたデカップリングコンデンサ手段と
    、前記第２の電圧面に直接的に接続された前記デカップ
    リングコンデンサ手段の第１のプレートと、前記リード
    線の１つに前記第１の電圧面から接続された第１の通路
    と、前記リード線の１つに前記第２のプレートから接続
    された第２の通路とによって、前記第１の電圧面に接続
    された前記デカップリングコンデンサ手段の第２のプレ
    ートとを含む請求項２７に記載の相互接続デバイス。
  33. 【請求項３３】　　前記第２のプレートと前記第２の通
    路とが、前記第２の電圧面の残りの部分から電気的に絶
    縁された前記第２の電圧面の一部分に夫々接続される請
    求項３２に記載の相互接続デバイス。
  34. 【請求項３４】　　電子コンポーネント用の相互接続デ
    バイスであって、前記デバイスが、第１の伝導層に接着
    された第１の誘電体層の第１の積層物と、前記第１の誘
    電体層に接着された複数のリード線と、前記第１の伝導
    層から複数の第１のリード線に延伸し、且つ、前記第１
    の伝導層上に広がる第１の伝導材料層を含む複数の第１
    の通路と、前記第１の電圧面と第２の伝導層とに接着さ
    れた第２の誘電体層を有する、第２の積層物と、前記第
    ２の伝導層から複数の第２のリード線に延伸し、且つ、
    前記第２の伝導層上に広がる第２の伝導材料層を含む複
    数の第２の通路とを有し、前記第１の伝導層とその上に
    広がる前記伝導材料とは、第１の電圧面を規定しており
    、前記第２の伝導層とその上に広がる前記第２の伝導材
    料とは、第２の電圧面を規定しており、前記第２の通路
    と前記第２の通路穴の電気伝導材料とが、前記第２の通
    路穴より断面積が大きい前記第１の電圧面内の開口を通
    り、且つ、前記第２の通路穴内の伝導材料と前記第１の
    電圧面との間の電気的接触を阻止するために絶縁材料に
    よって囲繞されている相互接続デバイス。
  35. 【請求項３５】　　電子コンポーネント用の相互接続デ
    バイスであって、前記デバイスが、前記第２の電圧面と
    前記第２の誘電体シートと前記第１の電圧面と前記第１
    の誘電体シートとを貫通した、前記リード線を露出させ
    るための少なくとも１つの窓を含み、前記通路と窓とフ
    レームとがレーザエッチングによって少なくとも部分的
    に形成され、前記伝導シートが前記通路穴のレーザエッ
    チングのためのマスクを形成し、前記伝導層が前記窓と
    フレームとのレーザエッチングのためのマスクを形成す
    る相互接続デバイス。
  36. 【請求項３６】　　前記第１の窓を間隔をおいて取り囲
    み、且つ、前記第１の窓と前記第２の窓との間に少なく
    とも１つの第１のフレームを規定する、前記リード線を
    露出させるための第２の窓を含む請求項３５に記載の相
    互接続デバイス。
  37. 【請求項３７】　　第２の通路のいずれかに関して、前
    記第２の伝導シート内の前記第２の通路穴用の開口の断
    面積が、前記第１の電圧面内の前記第２の通路用の対応
    する開口の断面積よりも小さく、それによって、前記第
    ２の通路が前記第１の電圧面の間を通過する場所におい
    て、前記第２の通路を囲繞し且つ前記第２の通路を前記
    第１の電圧面から離間する空隙が、前記第１の電圧面内
    に規定され、前記空隙が絶縁材料で充填される請求項３
    ４に記載の相互接続デバイス。
  38. 【請求項３８】　　前記第１の電圧面と前記第２の電圧
    面との間に接続されたデカップリングコンデンサ手段を
    含む請求項３４に記載の相互接続デバイス。
  39. 【請求項３９】　　前記第１の電圧面と前記第２の電圧
    面との間に接続されたデカップリングコンデンサ手段と
    、前記リード線の１つに前記第１の電圧面から接続され
    た第１の通路と、前記リード線の１つに前記第２のプレ
    ートから接続された第２の通路とによって、前記第１の
    電圧面に接続された前記デカップリングコンデンサ手段
    の第１のプレートとを含む請求項３４に記載の相互接続
    デバイス。
  40. 【請求項４０】　　前記第２のプレートと前記第２の通
    路とが、前記第２の電圧面の残りの部分から電気的に絶
    縁された前記第２の電圧面の一部分に夫々接続されてい
    る請求項３９に記載の相互接続デバイス。
JP3274171A 1990-10-23 1991-10-22 相互接続デバイスとその製造方法 Pending JPH04282843A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/601,927 US5053921A (en) 1989-05-15 1990-10-23 Multilayer interconnect device and method of manufacture thereof
US601927 1990-10-23

Publications (1)

Publication Number Publication Date
JPH04282843A true JPH04282843A (ja) 1992-10-07

Family

ID=24409305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3274171A Pending JPH04282843A (ja) 1990-10-23 1991-10-22 相互接続デバイスとその製造方法

Country Status (3)

Country Link
US (1) US5053921A (ja)
JP (1) JPH04282843A (ja)
DE (1) DE4134172A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677515A (en) * 1991-10-18 1997-10-14 Trw Inc. Shielded multilayer printed wiring board, high frequency, high isolation
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US5221858A (en) * 1992-02-14 1993-06-22 Motorola, Inc. Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same
WO1998020534A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using fiducial schemes to increase nominal registration
US6099677A (en) * 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
JP3169907B2 (ja) 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
JP2003535465A (ja) * 2000-05-31 2003-11-25 ハネウエル・インターナシヨナル・インコーポレーテツド 充填装置
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
CN1444839A (zh) 2000-05-31 2003-09-24 Ttm先进电路公司 填充方法
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US7315054B1 (en) * 2005-07-05 2008-01-01 Advanced Micro Devices, Inc. Decoupling capacitor density while maintaining control over ACLV regions on a semiconductor integrated circuit
US20100252419A1 (en) * 2009-02-02 2010-10-07 Klaus Bollmann Method of manufacturing a high density capacitor or other microscopic layered mechanical device
DE102011106104B4 (de) * 2011-06-09 2014-04-10 Otto Bock Healthcare Products Gmbh Verfahren zum Herstellen bestückter Leiterplatten
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
TWI616120B (zh) * 2014-06-09 2018-02-21 結合載板的可撓性電路板結構及其製造方法
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
EP0120500B1 (en) * 1983-03-29 1989-08-16 Nec Corporation High density lsi package for logic circuits
US4922325A (en) * 1987-10-02 1990-05-01 American Telephone And Telegraph Company Multilayer ceramic package with high frequency connections
JP2601867B2 (ja) * 1988-03-31 1997-04-16 株式会社東芝 半導体集積回路実装基板、その製造方法および半導体集積回路装置
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package

Also Published As

Publication number Publication date
DE4134172A1 (de) 1992-04-30
US5053921A (en) 1991-10-01

Similar Documents

Publication Publication Date Title
US4995941A (en) Method of manufacture interconnect device
US5459634A (en) Area array interconnect device and method of manufacture thereof
US4591411A (en) Method for forming a high density printed wiring board
EP0843955B1 (en) Method of forming raised metallic contacts on electrical circuits
US5774340A (en) Planar redistribution structure and printed wiring device
US5369881A (en) Method of forming circuit wiring pattern
US4663497A (en) High density printed wiring board
US5072520A (en) Method of manufacturing an interconnect device having coplanar contact bumps
JPH04282843A (ja) 相互接続デバイスとその製造方法
US5185502A (en) High power, high density interconnect apparatus for integrated circuits
US6820330B1 (en) Method for forming a multi-layer circuit assembly
US8258411B2 (en) Printed circuit board with improved via design
US5366794A (en) Tape carrier for semiconductor apparatus
US5097393A (en) Multilayer interconnect device and method of manufacture thereof
US5049974A (en) Interconnect device and method of manufacture thereof
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
US5127986A (en) High power, high density interconnect method and apparatus for integrated circuits
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN117425290A (zh) 一种具有高散热性能的精密电路板及其制作方法
JP3155565B2 (ja) プリント配線板の製造方法
US5763060A (en) Printed wiring board
AU565755B2 (en) High density printed wiring board
JPH06120660A (ja) 多層電子部品搭載用基板の製造方法
JPH02237142A (ja) 半導体搭載用基板の製造方法
GB2307351A (en) Printed circuit boards and their manufacture