JPH04282910A - Logarithmic amplifier - Google Patents

Logarithmic amplifier

Info

Publication number
JPH04282910A
JPH04282910A JP3070644A JP7064491A JPH04282910A JP H04282910 A JPH04282910 A JP H04282910A JP 3070644 A JP3070644 A JP 3070644A JP 7064491 A JP7064491 A JP 7064491A JP H04282910 A JPH04282910 A JP H04282910A
Authority
JP
Japan
Prior art keywords
signal
logarithmically
output terminal
logarithmic amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3070644A
Other languages
Japanese (ja)
Other versions
JP2769930B2 (en
Inventor
Yoshitaka Okitsu
沖 津  義 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP3070644A priority Critical patent/JP2769930B2/en
Publication of JPH04282910A publication Critical patent/JPH04282910A/en
Application granted granted Critical
Publication of JP2769930B2 publication Critical patent/JP2769930B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To expand the dynamic range by synthesizing at a linear region a 1st logarithmic amplifier signal obtained by logarithmically amplifying an input signal at a 1st amplifier circuit and a 2nd logarithmic amplifier signal obtained by attenuating and logarithmically amplifying the input signal at a 2nd amplifier circuit. CONSTITUTION:A logarithmic amplifier 21 of a logarithmic amplifier circuit 20 applies logarithmic amplification to an input signal V1 and a resulting signal VO1 is outputted to a changeover switch 23 and a sample-and-hold circuit 22. The signal VO1 is outputted to an output terminal 12 through the switch 23 whose moving contact 23c is thrown when a control signal S1 is given from a comparator 37. On the other hand, an attenuator 31 of a logarithmic amplifier circuit 30 attenuates the input signal V1 by processing quantity, logarithmic amplification is implemented by a logarithmic amplifier 32 and a signal VO2 is outputted. Only when the signal VO2 is larger than a setting signal of a setting device 33, the signal VO2 is outputted to a terminal 12 through a diode 35. Thus, the logarithmic amplifier signals VO1, VO2 of the circuit 20, 30 are synthesized at a linear region and the result is outputted. Thus, distortion is eliminated from the signal synthesis point and the dynamic range is expanded.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【発明の目的】[Purpose of the invention]

【0002】0002

【産業上の利用分野】本発明は、対数増幅装置に関し、
特に、第1の対数増幅回路で入力端子に与えられた入力
信号を対数増幅して得られた第1の対数増幅信号と第2
の対数増幅回路で入力端子に与えられた入力信号を適宜
に減衰せしめたのち対数増幅して得られた第2の対数増
幅信号とを直線領域で合成するか、もしくは第1の対数
増幅回路で入力端子に与えられた入力信号を適宜に増幅
せしめたのち対数増幅して得られた第1の対数増幅信号
と第2の対数増幅回路で入力端子に与えられた入力信号
を対数増幅して得られた第2の対数増幅信号とを直線領
域で合成することによりダイナミックレンジを拡張して
なる対数増幅装置に関するものである。
[Field of Industrial Application] The present invention relates to a logarithmic amplification device.
In particular, the first logarithmically amplified signal obtained by logarithmically amplifying the input signal applied to the input terminal in the first logarithmically amplifying circuit and the second logarithmically amplified signal
The input signal applied to the input terminal is suitably attenuated by the logarithmic amplifier circuit, and then the second logarithmically amplified signal obtained by logarithmically amplifying the signal is combined in a linear region, or the first logarithmically amplifying circuit A first logarithmically amplified signal obtained by appropriately amplifying the input signal applied to the input terminal and then logarithmically amplifying the signal, and a logarithmically amplifying signal obtained by logarithmically amplifying the input signal applied to the input terminal in a second logarithmically amplifying circuit. This invention relates to a logarithmic amplification device in which the dynamic range is expanded by combining the obtained second logarithmically amplified signal in a linear region.

【0003】0003

【従来の技術】従来、この種の対数増幅装置としては、
第1の対数増幅器によって入力信号を対数増幅して得ら
れた第1の対数増幅信号と減衰器で適宜に減衰された入
力信号を第2の対数増幅器によって対数増幅して得られ
た第2の対数増幅信号とをそれぞれ抵抗を介して互いに
合成するか、もしくは増幅器で適宜に増幅された入力信
号を第1の対数増幅器によって対数増幅して得られた第
1の対数増幅信号と第2の対数増幅器によって入力信号
を対数増幅して得られた第2の対数増幅信号とをそれぞ
れ抵抗を介して互いに合成することにより、対数増幅信
号として出力するものが提案されていた。
[Prior Art] Conventionally, this type of logarithmic amplifier has
The first logarithmically amplified signal obtained by logarithmically amplifying the input signal by the first logarithm amplifier and the second logarithmically amplified signal obtained by logarithmically amplifying the input signal suitably attenuated by the attenuator by the second logarithm amplifier. A first logarithmically amplified signal and a second logarithm obtained by combining the logarithmically amplified signal and the logarithmically amplified signal with each other through resistors, or by logarithmically amplifying the input signal suitably amplified by the amplifier by the first logarithm amplifier. It has been proposed to output a logarithmically amplified signal by combining a second logarithmically amplified signal obtained by logarithmically amplifying an input signal with an amplifier through resistors.

【0004】0004

【解決すべき問題点】しかしながら、従来の対数増幅装
置では、単に抵抗を介して第1,第2の対数増幅信号を
合成するのみであったので、(i) 第1の対数増幅信
号の飽和点と第2の対数増幅信号の立上点とを互いに合
成してしまう欠点があり、結果的に(ii)第1,第2
の対数増幅信号の合成点に歪が発生してしまう欠点があ
った。
[Problems to be solved] However, in the conventional logarithmic amplifier, the first and second logarithmically amplified signals were simply combined via a resistor, so (i) saturation of the first logarithmically amplified signal There is a drawback that the rising point of the second logarithmically amplified signal and the rising point of the second logarithmically amplified signal are combined with each other, and as a result, (ii) the first and second
The disadvantage is that distortion occurs at the point where the logarithmically amplified signals are combined.

【0005】そこで、本発明は、これらの欠点を除去す
る目的で、第1の対数増幅回路で入力端子に与えられた
入力信号を対数増幅して得られた第1の対数増幅信号と
第2の対数増幅回路で入力端子に与えられた入力信号を
適宜に減衰せしめたのち対数増幅して得られた第2の対
数増幅信号とを直線領域で合成するか、もしくは第1の
対数増幅回路で入力端子に与えられた入力信号を適宜に
増幅せしめたのち対数増幅して得られた第1の対数増幅
信号と第2の対数増幅回路で入力端子に与えられた入力
信号を対数増幅して得られた第2の対数増幅信号とを直
線領域で合成することによりダイナミックレンジを拡張
してなる対数増幅装置を提供せんとするものである。
Therefore, in order to eliminate these drawbacks, the present invention combines a first logarithmically amplified signal obtained by logarithmically amplifying an input signal applied to an input terminal in a first logarithmically amplifying circuit and a second logarithmically amplified signal. The input signal applied to the input terminal is suitably attenuated by the logarithmic amplifier circuit, and then the second logarithmically amplified signal obtained by logarithmically amplifying the signal is combined in a linear region, or the first logarithmically amplifying circuit A first logarithmically amplified signal obtained by appropriately amplifying the input signal applied to the input terminal and then logarithmically amplifying the signal, and a logarithmically amplifying signal obtained by logarithmically amplifying the input signal applied to the input terminal in a second logarithmically amplifying circuit. It is an object of the present invention to provide a logarithmic amplification device in which the dynamic range is expanded by combining the obtained second logarithmically amplified signals in a linear region.

【0006】[0006]

【発明の構成】[Structure of the invention]

【0007】[0007]

【問題点の解決手段】本発明によって提供される問題点
の解決手段は、「入力端子に与えられた入力信号を第1
の対数増幅器で対数増幅して得られた第1の対数増幅信
号と入力端子に与えられた入力信号を減衰器で減衰せし
めたのち第2の対数増幅器で対数増幅して得られた第2
の対数増幅信号とを互いに合成するか、もしくは入力端
子に与えられた入力信号を増幅器で増幅せしめたのち第
1の対数増幅器で対数増幅して得られた第1の対数増幅
信号と入力端子に与えられた入力信号を第2の対数増幅
器で対数増幅して得られた第2の対数増幅信号とを互い
に合成することにより、入力信号を対数増幅して出力端
子から出力してなる対数増幅装置において、(a) 第
1の対数増幅器の出力端に対して入力端が接続されてお
り、制御端に対して第1の制御信号が与えられたときに
第1の対数増幅器の出力端から与えられた第1の対数増
幅信号VO1を保持し保持値VR1として出力端から出
力するためのサンプルホールド回路(22)と、(b)
 第1の対数増幅器の出力端とサンプルホールド回路(
22)の出力端とに対し第1,第2の固定接点がそれぞ
れ接続されかつ可動接点が出力端子に接続されており、
制御端に与えられた第2の制御信号が正となるに応じて
可動接点を第1,第2の固定接点との間で切り替えるこ
とによって、第2の制御信号が与えられたときにサンプ
ルホールド回路(22)の出力端から与えられた保持値
VR1を出力端子に向けて通過せしめるための切換スイ
ッチ(23)と、(c) 第2の対数増幅器の出力端と
設定器の出力端とに対し第1,第2の入力端がそれぞれ
接続されており、第2の対数増幅器の出力端から与えら
れた第2の対数増幅信号VO2と設定器の出力端から与
えられた設定信号VR2との間の差信号VO2−VR2
を発生して出力端から出力するための第1の比較器(3
4)と、(d) 第1の比較器(34)の出力端と出力
端子との間に配置されており、第1の比較器(34)の
出力端から出力された差信号VO2−VR2を正のとき
にのみ出力端子に向けて通過せしめるためのダイオード
(35)と、(e) 第2の対数増幅器の出力端と設定
器の出力端とに対し第1,第2の入力端がそれぞれ接続
されかつ出力端が切換スイッチ(23)の制御端に接続
されており、第2の対数増幅器の出力端から与えられた
第2の対数増幅信号VO2と設定器の出力端から与えら
れた設定信号VR2とを互いに比較し第1の対数増幅信
号VO2が設定信号VR2よりも大きいときに比較結果
を第2の制御信号として切換スイッチ(23)の制御端
に与えるための第2の比較器(37)と、(f) 第2
の比較器(37)の出力端に入力端が接続されかつ出力
端がサンプルホールド回路(22)の制御端に接続され
ており、第2の比較器(37)から第2の制御信号が与
えられるに際してパルスを発生し第1の制御信号として
サンプルホールド回路(22)に与えるためのワンショ
ットパルス発生回路(38)とを備えてなることを特徴
とする対数増幅装置」である。
[Means for solving the problem] The means for solving the problem provided by the present invention is as follows.
The first logarithmically amplified signal obtained by logarithmically amplifying the logarithmically amplified signal and the input signal applied to the input terminal are attenuated by an attenuator, and the second logarithmically amplified signal obtained by logarithmically amplifying the second logarithmically amplified signal.
or a first logarithmically amplified signal obtained by amplifying the input signal applied to the input terminal with an amplifier and then logarithmically amplifying it with a first logarithm amplifier. A logarithmic amplifier device that logarithmically amplifies an input signal and outputs the resultant signal from an output terminal by combining a given input signal with a second logarithmically amplified signal obtained by logarithmically amplifying the input signal with a second logarithm amplifier. (a) The input terminal is connected to the output terminal of the first logarithmic amplifier, and when the first control signal is given to the control terminal, the input terminal is connected to the output terminal of the first logarithmic amplifier. (b) a sample hold circuit (22) for holding the first logarithmically amplified signal VO1 and outputting it from the output terminal as a holding value VR1;
The output terminal of the first logarithmic amplifier and the sample and hold circuit (
The first and second fixed contacts are respectively connected to the output terminal of 22), and the movable contact is connected to the output terminal,
By switching the movable contact between the first and second fixed contacts in response to the second control signal given to the control end becoming positive, sample and hold is performed when the second control signal is given. (c) a changeover switch (23) for passing the held value VR1 given from the output end of the circuit (22) toward the output terminal; and (c) an output end of the second logarithmic amplifier and an output end of the setting device. On the other hand, the first and second input terminals are respectively connected, and the second logarithmically amplified signal VO2 given from the output terminal of the second logarithmic amplifier and the setting signal VR2 given from the output terminal of the setting device are connected to each other. The difference signal between VO2-VR2
The first comparator (3
4) and (d) a difference signal VO2-VR2 arranged between the output terminal and the output terminal of the first comparator (34) and output from the output terminal of the first comparator (34). (e) a diode (35) for passing the signal toward the output terminal only when it is positive; and the output end is connected to the control end of the changeover switch (23), and the second logarithm amplified signal VO2 given from the output end of the second logarithmic amplifier and the second logarithm amplified signal VO2 given from the output end of the setting device a second comparator for comparing the setting signal VR2 with the first logarithmically amplified signal VO2 and providing the comparison result as a second control signal to the control end of the changeover switch (23) when the first logarithmically amplified signal VO2 is larger than the setting signal VR2; (37) and (f) second
The input end is connected to the output end of the comparator (37), and the output end is connected to the control end of the sample and hold circuit (22), and a second control signal is applied from the second comparator (37). a one-shot pulse generation circuit (38) for generating a pulse when the signal is input and applying it to the sample-and-hold circuit (22) as a first control signal.

【0008】[0008]

【作用】本発明にかかる対数増幅装置は、上述の[問題
点の解決手段]の欄に明示した構成を備えているので、
(i)  第1,第2の対数増幅信号を直線領域で互い
に合成する作用をなし、ひいては (ii)  第1,第2の対数増幅信号の合成点から歪
を除去する作用をなし、結果的に (iii)  ダイナミックレンジを拡張する作用をな
す。
[Operation] Since the logarithmic amplifier according to the present invention has the configuration specified in the column of [Means for solving problems] above,
(i) acts to combine the first and second logarithmically amplified signals with each other in a linear region, and (ii) acts to remove distortion from the combination point of the first and second logarithmically amplified signals, resulting in (iii) acts to expand the dynamic range.

【0009】[0009]

【実施例】次に、本発明にかかる対数増幅装置について
、その好ましい実施例を挙げ、添付図面を参照しつつ、
具体的に説明する。
[Embodiments] Next, preferred embodiments of the logarithmic amplifier according to the present invention will be described, and with reference to the attached drawings,
I will explain in detail.

【0010】しかしながら、以下に説明する実施例は、
本発明の理解を容易化ないし促進化するために記載され
るものであって、本発明を限定するために記載されるも
のではない。
However, in the embodiments described below,
The description is provided to facilitate or accelerate the understanding of the present invention, and is not described to limit the present invention.

【0011】換言すれば、以下に説明される実施例にお
いて開示される各要素は、本発明の精神ならびに技術的
範囲に属する全ての設計変更ならびに均等物置換を含む
ものである。
In other words, each element disclosed in the embodiments described below includes all design changes and equivalent substitutions that fall within the spirit and technical scope of the present invention.

【0012】(添付図面)(Attached drawing)

【0013】図1は、本発明にかかる対数増幅装置の一
実施例を示すためのブロック図である。
FIG. 1 is a block diagram showing an embodiment of a logarithmic amplifier according to the present invention.

【0014】図2は、図1に示した実施例の動作を説明
するための特性図であって、特に、入力端11に与えら
れた入力信号VI と対数増幅器21,32 によって
対数増幅された対数増幅信号VO1, VO2とを示し
ている。
FIG. 2 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. Logarithmically amplified signals VO1 and VO2 are shown.

【0015】図3は、図1に示した実施例の動作を説明
するための特性図であって、特に、入力端11に与えら
れた入力信号VI と対数増幅器21,32 によって
対数増幅された対数増幅信号VO1, VO2を互いに
合成して得られた対数増幅信号VO を示している。
FIG. 3 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. A logarithmically amplified signal VO obtained by combining the logarithmically amplified signals VO1 and VO2 is shown.

【0016】(実施例の構成)(Configuration of Example)

【0017】まず、図1を参照しつつ、本発明にかかる
対数増幅装置の一実施例について、その構成を詳細に説
明する。
First, the configuration of an embodiment of the logarithmic amplifier according to the present invention will be explained in detail with reference to FIG.

【0018】10は、本発明にかかる対数増幅装置であ
って、入力端子11と出力端子12との間に配置されて
おり入力端子11に与えられた入力信号VI を対数増
幅して信号 (“対数増幅信号”という) VO1を発
生し出力端子12から出力するための対数増幅回路20
と、対数増幅回路20に対して並列に配設されており入
力端子11に与えられた入力信号VI を適宜に減衰せ
しめたのち対数増幅して他の信号 (“対数増幅信号”
という) VO2を発生し対数増幅信号VO1とその直
線領域で合成して出力端子12から出力するための対数
増幅回路30とを備えている。
10 is a logarithmic amplifier according to the present invention, which is disposed between an input terminal 11 and an output terminal 12, logarithmically amplifies the input signal VI applied to the input terminal 11 and outputs a signal (“ Logarithmic amplifier circuit 20 for generating VO1 (referred to as "logarithmically amplified signal") and outputting it from output terminal 12
is arranged in parallel with the logarithmic amplifier circuit 20, and after appropriately attenuating the input signal VI applied to the input terminal 11, logarithmically amplifies it and outputs another signal (“logarithmically amplified signal”).
A logarithmic amplification circuit 30 is provided for generating VO2 (referred to as VO2) and combining it with a logarithmically amplified signal VO1 in its linear region and outputting the resultant signal from an output terminal 12.

【0019】対数増幅回路20は、入力端子11から入
力端に与えられた入力信号VI を対数増幅し対数増幅
信号VO1として出力するための対数増幅器21と、対
数増幅器21の出力端に対して入力端が接続されており
対数増幅器21の出力端から与えられた対数増幅信号V
O1を制御端に対して制御信号S2 が与えられたとき
に保持し対数増幅信号VO1の保持値VR1を出力端か
ら出力するためのサンプルホールド回路22と、対数増
幅器21の出力端に対して第1の固定接点23a が接
続されかつ第2の固定接点23b がサンプルホールド
回路22の出力端に対して接続されており制御端に制御
信号S1 が与えられたときに可動接点23c を固定
接点23a,23b の間で切り替えることによって対
数増幅器21の出力端から与えられた対数増幅信号VO
1がサンプルホールド回路22の保持値VR1以下のと
きに対数増幅信号VO1を出力端子12に向けて通過せ
しめかつ対数増幅器21の出力端から与えられた対数増
幅信号VO1がサンプルホールド回路22の保持値VR
1よりも大きいときにその保持値VR1を出力端子12
に向けて通過せしめるための切換スイッチ23と、切換
スイッチ23の可動接点23c と出力端子12との間
に挿入された抵抗24とを備えている。 ちなみに、サンプルホールド回路22の保持値VR1は
、対数増幅器21から出力された対数増幅信号VO1の
直線領域における値であって、特に飽和点近傍の値であ
れば好ましい。
The logarithmic amplifier circuit 20 includes a logarithmic amplifier 21 for logarithmically amplifying the input signal VI applied to the input terminal from the input terminal 11 and outputting it as a logarithmically amplified signal VO1, and an input terminal for the output terminal of the logarithmic amplifier 21. The logarithmically amplified signal V given from the output end of the logarithmic amplifier 21
A sample and hold circuit 22 is provided for holding O1 at the control end when the control signal S2 is applied and outputting the held value VR1 of the logarithmically amplified signal VO1 from the output end; The first fixed contact 23a is connected and the second fixed contact 23b is connected to the output end of the sample and hold circuit 22, and when the control signal S1 is applied to the control end, the movable contact 23c is connected to the fixed contact 23a, 23b, the logarithmically amplified signal VO given from the output terminal of the logarithm amplifier 21
1 is less than the held value VR1 of the sample and hold circuit 22, the logarithmically amplified signal VO1 is passed toward the output terminal 12, and the logarithmically amplified signal VO1 given from the output terminal of the logarithmic amplifier 21 becomes the held value of the sample and hold circuit 22. VR
When it is larger than 1, the held value VR1 is output to the output terminal 12.
It is provided with a changeover switch 23 for passing through the changeover switch 23 and a resistor 24 inserted between the movable contact 23c of the changeover switch 23 and the output terminal 12. Incidentally, the held value VR1 of the sample and hold circuit 22 is a value in the linear region of the logarithmically amplified signal VO1 outputted from the logarithmic amplifier 21, and is particularly preferably a value near the saturation point.

【0020】対数増幅回路30は、入力端子11に入力
端が接続されており入力端子11から与えられた入力信
号VI を所定量ATTだけ (すなわち対数増幅信号
VO1の直線領域と対数増幅信号VO2の直線領域とが
同一の入力信号VI に対して同時に存在するよう適宜
に) 減衰せしめるための減衰器31と、減衰器31の
出力端に入力端が接続されており減衰器31によって減
衰された入力信号 (すなわち減衰入力信号) VIA
を対数増幅し対数増幅信号VO2として出力するための
対数増幅器32と、一方の入力端が対数増幅器32の出
力端に対して接続されかつ他方の入力端が設定器33の
可動片 (すなわち出力端) に接続されており対数増
幅器32の出力端から与えられた対数増幅信号VO2と
設定器33の出力端から与えられた設定信号VR2との
間の差信号VO2−VR2を出力するための比較器34
と、入力端が比較器34の出力端に対して接続されてお
り比較器34の出力する差信号VO2−VR2が正の場
合 (すなわち対数増幅信号VO2が設定信号VR2を
超えた場合) にだけ通過せしめるためのダイオード3
5と、ダイオード35の出力端と出力端子12との間に
挿入された抵抗36と、一方の入力端が対数増幅器32
の出力端に対して接続されかつ他方の入力端が設定器3
3の可動片 (すなわち出力端) に接続されており対
数増幅器32の出力端から与えられた対数増幅信号VO
2と設定器33の出力端から与えられた設定信号VR2
とを互いに比較し対数増幅信号VO2が設定信号VR2
よりも大きいときに比較結果を制御信号S1 として切
換スイッチ23の制御端に向けて出力するための比較器
37と、比較器37の出力端に対して入力端が接続され
かつ出力端がサンプルホールド回路22の制御端に接続
されており制御信号S1 が与えられるに際して (具
体的には対数増幅信号VO2が設定信号VR2よりも大
きくなり制御信号S1 が立ち上がるに際して)サンプ
ルホールド回路22を動作せしめるための単一のパルス
を発生し制御信号S2 としてサンプルホールド回路2
2の制御端に与えるためのワンショットパルス発生回路
38とを備えている。ちなみに、設定器33の設定信号
VR2は、対数増幅器32によって与えれらた対数増幅
信号VO2の直線領域における値であって、特に、その
立上点近傍の値であれば好ましい。サンプルホールド回
路22から与えられる保持値VR1と設定器33から与
えられる設定信号VR2とは、保持値VR1の発生機序
から明らかなごとく、入力信号VI の同一の値におけ
る対数増幅信号VO1, VO2の値である。
The logarithmic amplifier circuit 30 has an input end connected to the input terminal 11, and receives the input signal VI given from the input terminal 11 by a predetermined amount ATT (that is, the linear region of the logarithmically amplified signal VO1 and the linear region of the logarithmically amplified signal VO2). an attenuator 31 for attenuating the linear region (as appropriate so that the same input signal VI exists at the same time); Signal (i.e. attenuated input signal) VIA
a logarithmic amplifier 32 for logarithmically amplifying the signal and outputting it as a logarithmically amplified signal VO2; ) for outputting a difference signal VO2-VR2 between the logarithmically amplified signal VO2 given from the output end of the logarithmic amplifier 32 and the setting signal VR2 given from the output end of the setting device 33. 34
and the input terminal is connected to the output terminal of the comparator 34, and only when the difference signal VO2-VR2 output from the comparator 34 is positive (that is, when the logarithmically amplified signal VO2 exceeds the setting signal VR2) Diode 3 for passing
5, a resistor 36 inserted between the output terminal of the diode 35 and the output terminal 12, and one input terminal connected to the logarithmic amplifier 32.
is connected to the output terminal of the setting device 3, and the other input terminal is connected to the output terminal of the setting device 3.
The logarithmically amplified signal VO is connected to the movable piece (i.e., the output end) of the logarithm amplifier 32 and is applied from the output end of the logarithm amplifier 32.
2 and the setting signal VR2 given from the output terminal of the setting device 33
are compared with each other, and the logarithmically amplified signal VO2 becomes the setting signal VR2.
a comparator 37 for outputting the comparison result as a control signal S1 to the control end of the changeover switch 23 when the value is greater than It is connected to the control end of the circuit 22 and operates the sample and hold circuit 22 when the control signal S1 is applied (specifically, when the logarithmically amplified signal VO2 becomes larger than the setting signal VR2 and the control signal S1 rises). Sample and hold circuit 2 generates a single pulse and uses it as control signal S2.
The one-shot pulse generating circuit 38 is provided for supplying a one-shot pulse to the second control terminal. Incidentally, it is preferable that the setting signal VR2 of the setting device 33 be a value in the linear region of the logarithmically amplified signal VO2 given by the logarithmic amplifier 32, and in particular, a value near its rising point. As is clear from the mechanism of generation of the held value VR1, the held value VR1 given from the sample and hold circuit 22 and the setting signal VR2 given from the setter 33 are equivalent to the logarithmically amplified signals VO1 and VO2 at the same value of the input signal VI. It is a value.

【0021】(実施例の作用)(Effect of the embodiment)

【0022】更に、図1ないし図3を参照しつつ、本発
明にかかる対数増幅装置の一実施例について、その作用
を詳細に説明する。
Further, the operation of an embodiment of the logarithmic amplifier according to the present invention will be explained in detail with reference to FIGS. 1 to 3.

【0023】全体の動作[0023] Overall operation

【0024】本発明にかかる対数増幅装置10は、対数
増幅回路20で入力端子11に与えられた入力信号VI
 を対数増幅して対数増幅信号VO1を発生し後述のご
とく出力端子12から出力しており、併せて対数増幅回
路20に対して並列に配設された対数増幅回路30で入
力端子11に与えられた入力信号VI を適宜に減衰せ
しめたのち対数増幅して他の対数増幅信号VO2を発生
し後述のごとく出力端子12から出力している。これに
より、本発明にかかる対数増幅装置10は、入力端子1
1に与えられた入力信号VI から発生された対数増幅
信号VO1と対数増幅信号VO2とを直線領域で互いに
合成し、対数増幅信号VO として出力端子12から出
力している。
The logarithmic amplifier 10 according to the present invention receives an input signal VI applied to the input terminal 11 in the logarithmic amplifier circuit 20.
is logarithmically amplified to generate a logarithmically amplified signal VO1, which is outputted from the output terminal 12 as described later, and is also applied to the input terminal 11 by the logarithmically amplifying circuit 30 arranged in parallel to the logarithmically amplifying circuit 20. After appropriately attenuating the input signal VI, the input signal VI is logarithmically amplified to generate another logarithmically amplified signal VO2, which is output from the output terminal 12 as described later. Thereby, the logarithmic amplifier 10 according to the present invention has the input terminal 1
A logarithmically amplified signal VO1 and a logarithmically amplified signal VO2 generated from an input signal VI given to the output terminal 1 are combined in a linear region and output from an output terminal 12 as a logarithmically amplified signal VO.

【0025】対数増幅回路20の動作Operation of logarithmic amplifier circuit 20

【0026】対数増幅回路20では、まず、対数増幅器
21が、入力端子11から入力端に与えられた入力信号
VI を対数増幅し、対数増幅信号VO1として切換ス
イッチ23の固定接点23a およびサンプルホールド
回路22の入力端に向けて出力している。
In the logarithmic amplifier circuit 20, first, the logarithmic amplifier 21 logarithmically amplifies the input signal VI applied from the input terminal 11 to the input terminal, and outputs the logarithmically amplified signal VO1 to the fixed contact 23a of the changeover switch 23 and the sample hold circuit. It outputs to the input terminal of 22.

【0027】サンプルホールド回路22は、制御端に対
しワンショットパルス発生回路38から後述のごとく制
御信号S2 が与えられたとき、対数増幅器21から与
えられている対数増幅信号VO1を保持し、保持した結
果を保持値VR1として切換スイッチ23の固定接点2
3b に向けて出力する。
The sample and hold circuit 22 holds and holds the logarithmically amplified signal VO1 provided from the logarithmic amplifier 21 when a control signal S2 is provided to the control end from the one-shot pulse generation circuit 38 as described later. The fixed contact 2 of the changeover switch 23 uses the result as the holding value VR1.
Output towards 3b.

【0028】切換スイッチ23は、(i) 制御端に対
し比較器37から制御信号S1 が与えられているとき
、可動接点23c を固定接点23a から固定接点2
3b へ切り換え、抵抗24を介し対数増幅信号VO1
を出力端子12に向けて通過せしめ、かつ(ii)制御
端に対し比較器37から制御信号S1 が与えられてい
ないとき、サンプルホールド回路22の保持値VR1を
抵抗24を介して出力端子12に向けて通過せしめてい
る。ちなみに、切換スイッチ23から抵抗24に与えら
れている信号VA は、図3に示したとおりである。
The changeover switch 23 switches the movable contact 23c from the fixed contact 23a to the fixed contact 2 when the control signal S1 is applied from the comparator 37 to the control end.
3b, and the logarithmically amplified signal VO1 is applied via the resistor 24.
and (ii) when the control signal S1 is not given from the comparator 37 to the control terminal, the held value VR1 of the sample hold circuit 22 is passed through the resistor 24 to the output terminal 12. I am directing them to pass. Incidentally, the signal VA applied from the changeover switch 23 to the resistor 24 is as shown in FIG.

【0029】対数増幅回路30の動作Operation of logarithmic amplifier circuit 30

【0030】対数増幅回路30では、まず、減衰器31
が、入力端子11から与えられた入力信号VI を所定
量ATTだけ減衰せしめて、減衰入力信号VIAとして
いる。
In the logarithmic amplifier circuit 30, first, the attenuator 31
However, the input signal VI applied from the input terminal 11 is attenuated by a predetermined amount ATT to form an attenuated input signal VIA.

【0031】対数増幅器32は、減衰入力信号VIAを
対数増幅し、対数増幅信号VO2として出力している。
The logarithmic amplifier 32 logarithmically amplifies the attenuated input signal VIA and outputs it as a logarithmically amplified signal VO2.

【0032】比較器34は、対数増幅器32の出力端か
ら与えられた対数増幅信号VO2と設定器33の出力端
から与えられた設定信号VR2との間の差信号VO2−
VR2を作成して出力している。
The comparator 34 receives a difference signal VO2- between the logarithmically amplified signal VO2 applied from the output end of the logarithmic amplifier 32 and the setting signal VR2 applied from the output end of the setter 33.
Creating and outputting VR2.

【0033】比較器34の出力する差信号VO2−VR
2は、正の場合 (すなわち対数増幅信号VO2が設定
信号VR2を超えた場合) にだけダイオード35を通
過し、抵抗36を介して出力端子12に与えられている
。ちなみに、ダイオード35から抵抗36に与えられて
いる信号VB は、図3に示すとおりである。
Difference signal VO2-VR output from comparator 34
2 passes through the diode 35 and is applied to the output terminal 12 via the resistor 36 only when it is positive (that is, when the logarithmically amplified signal VO2 exceeds the setting signal VR2). Incidentally, the signal VB applied from the diode 35 to the resistor 36 is as shown in FIG.

【0034】比較器37は、対数増幅器32の出力端か
ら与えられた対数増幅信号VO2と設定器33の出力端
から与えられた設定信号VR2とを互いに比較し、対数
増幅信号VO2が設定信号VR2よりも大きいときに、
比較結果を切換スイッチ23の制御端に対して制御信号
S1 として与え、かつワンショットパルス発生回路3
8の入力端に与えている。
The comparator 37 compares the logarithmically amplified signal VO2 given from the output end of the logarithmic amplifier 32 with the setting signal VR2 given from the output end of the setter 33, so that the logarithmically amplified signal VO2 becomes the setting signal VR2. when it is larger than
The comparison result is given to the control end of the changeover switch 23 as a control signal S1, and the one-shot pulse generation circuit 3
It is applied to the input terminal of 8.

【0035】ワンショットパルス発生回路38は、比較
器37から制御信号S1 が与えられるに際して (具
体的には制御信号S1 が立ち上がるに際して) 単一
のパルスを発生し、制御信号S2 としてサンプルホー
ルド回路22の制御端に与えている。
The one-shot pulse generation circuit 38 generates a single pulse when the control signal S1 is applied from the comparator 37 (specifically, when the control signal S1 rises), and outputs the single pulse to the sample-hold circuit 22 as the control signal S2. is given to the control end.

【0036】(変形例)なお、上述では、対数増幅回路
30で入力信号が対数増幅に先立ち減衰される場合につ
いて説明したが、本発明は、これに限定されるものでは
なく、対数増幅回路30で入力信号が対数増幅に先立ち
減衰されるに代え、対数増幅回路20で入力信号が対数
増幅に先立ち増幅される場合も包摂している。
(Modification) In the above description, the case where the input signal is attenuated before being logarithmically amplified in the logarithmic amplifier circuit 30 has been described, but the present invention is not limited to this, and the logarithmic amplifier circuit 30 The present invention also includes a case where the input signal is amplified in the logarithmic amplifier circuit 20 before being logarithmically amplified instead of attenuating the input signal in the logarithmically amplifying circuit 20 .

【0037】[0037]

【発明の効果】上述より明らかなように、本発明にかか
る対数増幅装置は、[問題点の解決手段]の欄に明示し
た構成を備えているので、 (i)  第1,第2の対数増幅信号を直線領域で互い
に合成できる効果を有し、ひいては (ii)  第1,第2の対数増幅信号の合成点から歪
を除去できる効果を有し、結果的に (iii)  ダイナミックレンジを拡張できる効果を
有する。
[Effects of the Invention] As is clear from the above, the logarithmic amplification device according to the present invention has the configuration specified in the column of [Means for solving problems]. (i) First and second logarithms It has the effect of being able to combine the amplified signals with each other in a linear region, which in turn has the effect of (ii) being able to remove distortion from the combining point of the first and second logarithmically amplified signals, and as a result (iii) expanding the dynamic range. It has the effect of

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明にかかる対数増幅装置の一実施例を示す
ためのブロック図である。
FIG. 1 is a block diagram showing an embodiment of a logarithmic amplifier according to the present invention.

【図2】図1に示した実施例の動作を説明するための特
性図である。
FIG. 2 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. 1;

【図3】図1に示した実施例の動作を説明するための特
性図である。
FIG. 3 is a characteristic diagram for explaining the operation of the embodiment shown in FIG. 1;

【符号の説明】[Explanation of symbols]

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力端子に与えられた入力信号を第1の対
数増幅器で対数増幅して得られた第1の対数増幅信号と
入力端子に与えられた入力信号を減衰器で減衰せしめた
のち第2の対数増幅器で対数増幅して得られた第2の対
数増幅信号とを互いに合成するか、もしくは入力端子に
与えられた入力信号を増幅器で増幅せしめたのち第1の
対数増幅器で対数増幅して得られた第1の対数増幅信号
と入力端子に与えられた入力信号を第2の対数増幅器で
対数増幅して得られた第2の対数増幅信号とを互いに合
成することにより、入力信号を対数増幅して出力端子か
ら出力してなる対数増幅装置において、(a) 第1の
対数増幅器の出力端に対して入力端が接続されており、
制御端に対して第1の制御信号が与えられたときに第1
の対数増幅器の出力端から与えられた第1の対数増幅信
号VO1を保持し保持値VR1として出力端から出力す
るためのサンプルホールド回路(22)と、(b) 第
1の対数増幅器の出力端とサンプルホールド回路(22
)の出力端とに対し第1,第2の固定接点がそれぞれ接
続されかつ可動接点が出力端子に接続されており、制御
端に与えられた第2の制御信号が正となるに応じて可動
接点を第1,第2の固定接点との間で切り替えることに
よって、第2の制御信号が与えられたときにサンプルホ
ールド回路(22)の出力端から与えられた保持値VR
1を出力端子に向けて通過せしめるための切換スイッチ
(23)と、(c) 第2の対数増幅器の出力端と設定
器の出力端とに対し第1,第2の入力端がそれぞれ接続
されており、第2の対数増幅器の出力端から与えられた
第2の対数増幅信号VO2と設定器の出力端から与えら
れた設定信号VR2との間の差信号VO2−VR2を発
生して出力端から出力するための第1の比較器(34)
と、(d) 第1の比較器(34)の出力端と出力端子
との間に配置されており、第1の比較器(34)の出力
端から出力された差信号VO2−VR2を正のときにの
み出力端子に向けて通過せしめるためのダイオード(3
5)と、(e) 第2の対数増幅器の出力端と設定器の
出力端とに対し第1,第2の入力端がそれぞれ接続され
かつ出力端が切換スイッチ(23)の制御端に接続され
ており、第2の対数増幅器の出力端から与えられた第2
の対数増幅信号VO2と設定器の出力端から与えられた
設定信号VR2とを互いに比較し第1の対数増幅信号V
O2が設定信号VR2よりも大きいときに比較結果を第
2の制御信号として切換スイッチ(23)の制御端に与
えるための第2の比較器(37)と、(f) 第2の比
較器(37)の出力端に入力端が接続されかつ出力端が
サンプルホールド回路(22)の制御端に接続されてお
り、第2の比較器(37)から第2の制御信号が与えら
れるに際してパルスを発生し第1の制御信号としてサン
プルホールド回路(22)に与えるためのワンショット
パルス発生回路(38)とを備えてなることを特徴とす
る対数増幅装置。
Claim 1: A first logarithmically amplified signal obtained by logarithmically amplifying an input signal applied to an input terminal with a first logarithmic amplifier and an input signal applied to the input terminal, and then attenuating the input signal applied to the input terminal with an attenuator. The second logarithmically amplified signal obtained by logarithmically amplifying the second logarithmically amplifier is combined with each other, or the input signal given to the input terminal is amplified by the amplifier and then logarithmically amplified by the first logarithmically amplifier. By combining together the first logarithmically amplified signal obtained by the first logarithmically amplified signal and the second logarithmically amplified signal obtained by logarithmically amplifying the input signal given to the input terminal by the second logarithm amplifier, the input signal is In a logarithmic amplifier that logarithmically amplifies and outputs the logarithmic signal from an output terminal, (a) the input terminal is connected to the output terminal of the first logarithmic amplifier;
When the first control signal is given to the control end, the first
(b) a sample and hold circuit (22) for holding the first logarithmically amplified signal VO1 given from the output terminal of the logarithmic amplifier and outputting it from the output terminal as a holding value VR1; and (b) the output terminal of the first logarithmic amplifier. and sample hold circuit (22
), and a movable contact is connected to the output terminal, and the movable contact is movable in response to a positive second control signal given to the control terminal. By switching the contact between the first and second fixed contacts, the held value VR given from the output end of the sample hold circuit (22) when the second control signal is given.
(c) the first and second input terminals are respectively connected to the output terminal of the second logarithmic amplifier and the output terminal of the setting device; The output terminal generates a difference signal VO2-VR2 between the second logarithmically amplified signal VO2 applied from the output terminal of the second logarithmic amplifier and the setting signal VR2 applied from the output terminal of the setting device. a first comparator (34) for outputting from
and (d) is arranged between the output terminal and the output terminal of the first comparator (34), and is configured to correct the difference signal VO2-VR2 output from the output terminal of the first comparator (34). A diode (3
5) and (e) the first and second input terminals are respectively connected to the output terminal of the second logarithmic amplifier and the output terminal of the setting device, and the output terminal is connected to the control terminal of the changeover switch (23). is given from the output terminal of the second logarithmic amplifier.
The first logarithmically amplified signal VO2 is compared with the setting signal VR2 given from the output end of the setting device, and the first logarithmically amplified signal V
a second comparator (37) for providing the comparison result as a second control signal to the control end of the changeover switch (23) when O2 is larger than the setting signal VR2; and (f) a second comparator ( The input end is connected to the output end of the sample hold circuit (22), and the output end is connected to the control end of the sample and hold circuit (22), and when the second control signal is applied from the second comparator (37), a pulse is generated. A logarithmic amplifier comprising: a one-shot pulse generating circuit (38) for generating and applying a first control signal to a sample-and-hold circuit (22).
JP3070644A 1991-03-11 1991-03-11 Logarithmic amplifier Expired - Lifetime JP2769930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3070644A JP2769930B2 (en) 1991-03-11 1991-03-11 Logarithmic amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3070644A JP2769930B2 (en) 1991-03-11 1991-03-11 Logarithmic amplifier

Publications (2)

Publication Number Publication Date
JPH04282910A true JPH04282910A (en) 1992-10-08
JP2769930B2 JP2769930B2 (en) 1998-06-25

Family

ID=13437565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3070644A Expired - Lifetime JP2769930B2 (en) 1991-03-11 1991-03-11 Logarithmic amplifier

Country Status (1)

Country Link
JP (1) JP2769930B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263990A (en) * 1994-03-23 1995-10-13 Nec Corp Logarithmic amplifier
JP2012209987A (en) * 2012-08-03 2012-10-25 Mitsubishi Electric Corp Detective logarithmic amplifier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369307A (en) * 1986-09-11 1988-03-29 Hitachi Shonan Denshi Kk High frequency logarithmic amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369307A (en) * 1986-09-11 1988-03-29 Hitachi Shonan Denshi Kk High frequency logarithmic amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263990A (en) * 1994-03-23 1995-10-13 Nec Corp Logarithmic amplifier
JP2012209987A (en) * 2012-08-03 2012-10-25 Mitsubishi Electric Corp Detective logarithmic amplifier

Also Published As

Publication number Publication date
JP2769930B2 (en) 1998-06-25

Similar Documents

Publication Publication Date Title
KR970019506A (en) AGC device simultaneously satisfying sufficient impedance matching characteristics and linear AGC characteristics
JPH04282910A (en) Logarithmic amplifier
JPH04282909A (en) Logarithmic amplifier
JPH05152961A (en) Comparator circuit for a/d converter
US4979043A (en) Video signal processing circuit
JPH02230869A (en) Gain control circuit
JP2824837B2 (en) Analog-to-digital converter
JP2995806B2 (en) Signal level detection circuit
JP2730474B2 (en) FET amplifier
JPS63178613A (en) Agc circuit for photodetector
KR100203058B1 (en) CDP auto focus balance circuit
JPH07263990A (en) Logarithmic amplifier
JPS60115882A (en) Signal processing circuit of distance measuring device
JPH03222508A (en) Amplifier circuit
JPH056178A (en) Distortion circuit
KR950002613Y1 (en) Vertical dynamic beam focusing device
KR940017739A (en) Camcorder zoom microphone
SU1193767A2 (en) Method of cyclic amplifying of signal which varies slowly
JPS6039929A (en) Mulipath noise reduction circuit
KR100243309B1 (en) External signal input device with noise canceling function
JP2890282B2 (en) Logarithmic conversion circuit
JPH05315961A (en) A/d conversion circuit
JPH07181988A (en) Echo device
JPH01273425A (en) A/D converter
JPS5828925B2 (en) automatic gain switching amplifier