JPH04286155A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、不純物層上にメタルシ
リサイド膜を有するメタルソースドレイン構造のトラン
ジスタ及び不純物層のみで作られたソースドレイン構造
のトランジスタを同一基板上に有する半導体装置の製造
方法に関する。

【０００２】近年、トランジスタの動作速度を高めるた
め、トランジスタのソース及びドレインの不純物層を浅
く形成し、それぞれのＰＮ接合部に生じる容量を小さく
してトランジスタの動作速度を高速化する、いわゆるシ
ャロージャンクション化が行われている。

【０００３】ところが、ソース及びドレインの不純物層
を薄く形成すると、その電気抵抗が大きくなるのでトラ
ンジスタの駆動能力が低下してしまう。そこで、ソース
及びドレインのそれぞれの不純物層上にメタルシリサイ
ド膜等の金属を形成して電気抵抗を小さくすることが行
われる。このような構造はメタルソースドレイン構造と
呼ばれる。

【０００４】通常の回路においては、高速動作ができ駆
動能力もあるメタルソースドレイン構造のトランジスタ
が使用されるが、大きな信号が入力される可能性がある
回路においては高耐圧なトランジスタ、すなわちソース
及びドレインの不純物層の抵抗が大きなトランジスタが
使用される。例えば、蛍光表示板等に使用される回路の
内部には、論理動作の高速化を図るため動作の速いトラ
ンジスタと、入出力部分には大きな入力信号にも対応で
きるように高耐圧のトランジスタが使用される。

【０００５】従って、このような回路には、メタルソー
スドレイン構造のトランジスタと不純物層のみからつく
られたソースドレイン構造のトランジスタの両方を含む
半導体装置が使用されている。

【０００６】

【従来の技術】このような２種のトランジスタを同一の
半導体基板上に形成することは、メタルソースドレイン
構造のトランジスタが開発されてまだ日が浅いこともあ
り、従来は行われていなかったのであるが、それぞれの
トランジスタの製造方法を単純に組み合わせると図３に
示すような方法が考えられる。以下、その製造工程につ
いて図３を参照しながら説明する。

【０００７】・図３（ａ）参照 Ｐ型シリコン基板１上に、選択酸化膜３と、互いに膜厚
の異なるゲート酸化膜４１，４２を形成した後、選択酸
化膜３をマスクとして全面に砒素をイオン注入し拡散さ
せることによりＮ型シリコン層２を選択的に形成し、次
いで、ゲート酸化膜４１領域上にゲートとなる多結晶シ
リコン５１を形成し、同様にゲート酸化膜４２領域上に
多結晶シリコン５２を形成する。ここで、ゲート酸化膜
４１は高耐圧トランジスタ用であり、ゲート電極である
多結晶シリコン５１とＮ型半導体層２との耐圧を上げる
ため厚く形成される。逆にメタルソースドレイン構造の
トランジスタではスイッチング速度を上げるためゲート
酸化膜４２は薄く形成される。

【０００８】その後、該多結晶シリコン５１，５２をマ
スクとしてＮ型シリコン層２にそれぞれボロンをイオン
注入した後、熱処理し、第一，第二の領域にそれぞれソ
ース，ドレインとなるＰ型拡散層６１，６２を形成する
。

【０００９】・図３（ｂ）参照 熱酸化により全面に酸化膜を形成し（図示せず）、その
後異方性エッチングを行い、多結晶シリコン５１，５２
の側壁に該酸化膜を残し、引き続いて拡散層６１，６２
上のゲート酸化膜４１，４２をそれぞれ除去し、該拡散
層６１及び６２を選択的に表出させる。さらに全面にチ
タンを蒸着し、次いで蒸着したチタンを高温不活性ガス
中でシリコンと反応させることにより、シリコンの表出
している部分、すなわちゲート電極５１，５２上及び拡
散層６１，６２上にそれぞれメタルシリサイド膜を形成
する。

【００１０】・図３（ｃ）参照 次いで、高耐圧のトランジスタが形成される第一の領域
の拡散層６１上の領域を除く全面にレジスト９を形成し
、エッチングにより拡散層６１上に形成されたメタルシ
リサイド膜７５，７６を除去する。

【００１１】・図３（ｄ）参照 レジスト９を除去し、全面に酸化膜１０を形成する。次
いで、ゲート電極５１，５２と拡散層６１，６２の領域
の酸化膜１０にそれぞれコンタクトホールを形成した後
、酸化膜１０上の全面にアルミニウム層８を形成し、次
いで所望のパターンになるようアルミニウム層８をエッ
チングし、ソース電極，ドレイン電極，及びゲート配線
を形成する。

【００１２】図３（ｄ）は、前記２種のトランジスタを
同一の基板上に形成した完成図であり、この図において
、左側に高耐圧のトランジスタが形成され、右側にメタ
ルソースドレイン構造のトランジスタが形成されている
。

【００１３】

【発明が解決しようとする課題】ところが、この製造方
法では、高耐圧のトランジスタ側の、不純物拡散層６１
上の、本来メタルシリサイドを形成しない部分までメタ
ルシリサイド化してしまい、後の工程でこの不要な部分
に形成されたメタルシリサイドをエッチングして除去し
なければならないので、製造工程数が多くなり、さらに
、その際、拡散層６１上のメタルシリサイド膜を完全に
エッチングできずにトランジスタの特性を悪くしてしま
う。

【００１４】本発明は上記問題点に鑑み、安定した特性
を有するトランジスタを得るとともに、その製造工程を
短縮し生産性の向上を図ることを目的とする。

【００１５】

【課題を解決するための手段】本発明は、以上のような
問題点に鑑み、以下のように構成される。図１及び図２
に示すように、半導体層１の、ソース，ドレイン領域と
なる不純物層上にメタルシリサイド形成しないトランジ
スタの形成領域上に第一のゲート絶縁膜４１を形成し、
同一半導体層１の、不純物層上にメタルシリサイド膜を
有するメタルソースドレイン構造のトランジスタの形成
領域上に、第一のゲート絶縁膜４１よりも薄い膜厚であ
る第二のゲート絶縁膜４２を形成し、第一のゲート絶縁
膜４１上に第一のゲート電極５１を、第二のゲート絶縁
膜４２上に第二のゲート電極５２をそれぞれ選択的に形
成し、それぞれのトランジスタのソース及びドレイン形
成領域上に不純物層６１，６２をそれぞれ形成し、第一
及び第二のゲート絶縁膜４１，４２をエッチングして第
二の不純物層６２を表出させるとともに第一の不純物層
６１は表出させず、次いで、この状態で第二の不純物層
６２を金属と反応させ第二の不純物層６２上に選択的に
メタルシリサイド膜を形成し、メタルシリサイド膜以外
の前記金属層を除去し、全面に絶縁膜１０を形成し、第
一の不純物層６１上のゲート絶縁膜４１と絶縁膜１０及
び第二の不純物層６２上の絶縁膜１０にコンタクトホー
ルを同時に形成し、第一の不純物層６１上及びメタルシ
リサイド膜７３，７４上にそれぞれソース及びドレイン
電極を形成することを特徴としている。

【００１６】

【作用】即ち、本発明では、このように高耐圧用のトラ
ンジスタと高速動作の可能なメタルソースドレイン構造
のトランジスタを形成する場合に、高耐圧用のトランジ
スタのゲート絶縁膜４１の膜厚が、メタルソースドレイ
ン構造のトランジスタのゲート絶縁膜４２の膜厚よりも
予め厚く形成しているのを利用している。メタルソース
ドレイン構造のトランジスタのソース，ドレインとなる
第二の不純物層６２を表出させるためのゲート絶縁膜の
エッチング時に、メタルソースドレイン構造のトランジ
スタを構成する不純物層６２領域上の絶縁膜４２が除去
され、高耐圧用のトランジスタの不純物層６１上の絶縁
膜４１が残るところでエッチングを止める。これにより
第一の不純物層６１は表出せずに第二の不純物層６２を
表出させることができる。

【００１７】従って、メタルシリサイド膜を形成する際
に、金属層は第二の不純物層６２とは接触しないので、
メタルソースドレイン構造のトランジスタの第二の不純
物層６２上にメタルメタルシリサイド膜７３，７４を選
択的に形成し、第一の不純物層６１上にメタルシリサイ
ド膜が形成するのを阻止することができる。

【００１８】以上の構成をとることにより、高耐圧のト
ランジスタの第一の拡散層６１上に形成された不要なメ
タルシリサイド膜を除去する必要はないので、製造工程
を短縮することができ、さらに、不完全なエッチングに
より不純物層６１上に不要な金属が残るということはな
いので安定したトランジスタの特性を得ることができる
。

【００１９】なお、本発明によれば、第一のゲート絶縁
膜４１のコンタクトホールと第二のゲート絶縁膜４２の
コンタクトホールと同時に形成しないので、別工程で第
一のゲート絶縁膜４１のコンタクトホールを開ける必要
があり、一工程増えるように思えるが、図２（ｄ）の工
程で酸化膜１０にコンタクトホールを開ける際に該第一
のゲート絶縁膜４１を同時にエッチングしてしまうので
、工程は増加しない。

【００２０】

【実施例】図１及び図２は、本発明の一実施例による半
導体装置の製造方法を示す図である。半導体基板１はＰ
型単結晶シリコン、ウェル領域２はＮ型単結晶シリコン
拡散層、素子分離膜３は選択酸化法による酸化シリコン
、第一のゲート絶縁膜４１及び第二のゲート絶縁膜４２
は酸化シリコン、第一及び第二のゲート電極５１，５２
は多結晶シリコン、第一及び第二の不純物層６１，６２
はＰ型拡散層、第一及び第二のゲート電極７１，７２は
メタルシリサイド、配線金属層８はアルミニウムからそ
れぞれなる。

【００２１】また、選択酸化膜３により区切られた第一
、第二の領域はトランジスタの形成領域であり、第一の
領域はソース，ドレイン領域となる不純物層上にメタル
シリサイド膜を形成しない高耐圧用トランジスタの形成
領域で、第二の領域は不純物層上にメタルシリサイド膜
を形成したメタルソースドレイン構造のトランジスタの
形成領域である。

【００２２】次に、本実施例による製造方法を、図１及
び図２を参照しながら工程順に説明する。・図１（ａ）
参照 Ｐ型単結晶シリコン基板１上にＬＯＣＯＳ用に、下敷き
酸化シリコン膜（図示せず）３５０Åと窒化シリコン膜
１０００Å被着し、フォトエッチングによって、第一及
び第二の領域の部分に窒化シリコン膜を残す。次いで、
水蒸気を用いた湿式酸化を行うと窒化シリコン膜のない
部分の基板１の表面上が酸化されて厚さ５０００〜８０
００Åの選択酸化膜３を形成される。

【００２３】前記窒化シリコン膜を除去した後、選択酸
化膜３をマスクとし、前記酸化膜を介して基板１全面に
例えば砒素をイオン注入し、熱処理により拡散させ、ウ
ェル領域であるＮ型単結晶シリコン層２を形成する。

【００２４】その後、前記下敷き酸化シリコン膜を除去
する。 ・図１（ｂ）参照 乾式あるいはＨＣｌ酸化で全面に７５０〜８５０度の温
度で５００〜７００Åのシリコン酸化膜を形成する。次
いで、通常のフォトリソ工程により第二の領域上の酸化
シリコン膜を選択的に除去する。残った第一の領域上の
酸化シリコン膜が第一のゲート酸化膜４１になる。

【００２５】・図１（ｃ）参照 乾式あるいはＨＣｌ酸化で全面に７５０〜８５０度の温
度で高温酸化シリコン膜を２００〜３００ÅＣＶＤ成長
させると、ゲート酸化膜４２が形成され、ゲート酸化膜
４１は成長分だけ厚くなる。次いで、シランガスの熱分
解等により全面にゲート電極となる厚さ３０００〜５０
００Åの多結晶シリコンを形成し、通常のフォトリソ工
程とＣＦ４　ガス等により多結晶シリコンをエッチング
し、第一のゲート電極５１，第二のゲート電極５２をそ
れぞれ第一のゲート酸化膜４１，第二のゲート酸化膜４
２上に選択的に形成する。

【００２６】・図１（ｄ）参照 その後、前記ゲート電極をマスクとしたイオン注入によ
りＮ型単結晶シリコン層２にボロンを注入し、それぞれ
の領域にソース・ドレイン領域に不純物を導入する。

【００２７】・図２（ａ）参照 乾式あるいはＨＣｌ酸化により９００〜１０００度の温
度で、厚さ２０００〜３０００Åの酸化シリコン膜を全
面に成長させると同時に前記不純物導入層の活性化を行
う。

【００２８】・図２（ｂ）参照 ドライエッチングの際に基板１のシリコンが表出したこ
とを検出する装置であるエンド・ポイント・ディテクタ
を用いて、ＣＦ４　ガス等により基板１上全面の酸化シ
リコン膜を異方性エッチングする。ゲート酸化膜４１は
ゲート酸化膜４２よりも厚く形成してあるので、ゲート
酸化膜４２が除去された時点でエッチングは停止し、引
き続きゲート酸化膜４１が完全にエッチングされること
はなく、５００〜８００Å残る。このエッチングにより
酸化シリコン膜は３２００Å〜３３００Åエッチングさ
れる。

【００２９】・図２（ｃ）参照 基板１上にチタンを蒸着し加熱することにより、チタン
層とシリコンの接する部分、すなわち多結晶シリコン５
１，５２上及び拡散層６２上にチタンシリサイド膜を形
成する。拡散層６１上にはゲート酸化膜４１があるので
この領域にはチタンシリサイド膜は形成されない。

【００３０】・図２（ｄ）参照 層間絶縁膜とするリンを含んだＣＶＤ法による酸化シリ
コン膜である酸化膜１０を基板１全面に形成する。次い
で１０００度まで加熱し、酸化膜１０を流動化させてそ
の表面を平坦化する。

【００３１】次いで、ドライエッチングにより多結晶シ
リコン５１，５２とＰ型拡散層６２の領域上の酸化膜１
０及びＰ型拡散層６１の領域上の酸化膜４１と酸化膜１
０にそれぞれ選択的にコンタクトホールを形成して、酸
化膜１０上の全面にアルミニウム層８を形成し、アルミ
ニウムを多結晶シリコン５１，５２及び拡散層６１，６
２にコンタクトさせた後、所望のパターンになるようフ
ォトエッチングとＢＣｌ３　系ガスを用いたドライエッ
チによりアルミニウム層８をエッチングする。これで、
第一及び第二のトランジスタのソース・ドレイン電極及
び配線層が形成される。

【００３２】図２（ｄ）では、左側に高耐圧のトランジ
スタ、すなわちソース及びドレインが拡散層のみで形成
されている構造のトランジスタが形成され、右側に動作
速度の速いトランジスタであるメタルソースドレイン構
造のトランジスタが形成されている。

【００３３】以上、本発明の一実施例を説明したが、本
発明はこれに限らず、ウェル領域を２種のトランジスタ
領域に形成することは必ずしも必要ではなく、どちらか
一方のみでもよく、さらに両方ともウェル領域を形成し
なくてもよい。ウェル領域を形成しないときのソース，
ドレイン拡散層の導電型は基板１のそれに対して反対の
型になる。

【００３４】また、配線金属層８はアルミニウム以外の
金属でも、異種の金属を重ねて形成し多層化してもよく
、メタルシリサイド膜を形成するための金属はチタンに
限らず、タングステンやコバルト等でもよく、ゲート電
極５１，５２は多結晶シリコンに限らず導電性の物質で
あれば他の材料でも適用することができる。

【００３５】さらに半導体基板１の導電型や、それに対
応する半導体層２及び拡散層の導電型が全て逆になって
も良いことは勿論である。

【００３６】

【発明の効果】以上説明した様に、本発明によれば、高
耐圧のトランジスタのゲート酸化膜が高速動作用のトラ
ンジスタのそれよりも膜厚が厚いことを利用して、高速
動作用のトランジスタのソース，ドレイン不純物層上に
メタルシリサイド膜を形成する際、全面をエッチングし
て高耐圧のトランジスタのソース，ドレイン不純物層上
の酸化膜を残し、高速動作用のトランジスタの拡散層上
にのみメタルシリサイド膜を形成できるので、メタルシ
リサイド膜の不要な領域に形成されたメタルシリサイド
を除去するため工程を省くことができるので、製造工程
を短縮することができ、さらに、メタルシリサイド膜を
除去するために高耐圧トランジスタの不純物層上をエッ
チングしないので、エッチングの不完全による金属の残
留が全くなく、トランジスタの安定した特性を得ること
ができる。

【００３７】従って、本発明は、高耐圧のトランジスタ
と高速動作用のトランジスタを同一基板上に有する半導
体装置の生産性の向上及び製造コストの低減及びトラン
ジスタの特性の安定化に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の製造方法を示す図

【図２】本発明の製造方法を示す図

【図３】従来の製造方法を示す図

【符号の説明】

１．半導体基板４１，４２．ゲート酸化膜５１，５２．
ゲート電極 ６１，６２．不純物層

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　半導体層（１）の第一の領域（１１）
   に第一の絶縁ゲート型トランジスタが、また、同一半導
   体層（１）上の第二の領域（１２）に、そのソース・ド
   レイン領域上にメタルシリサイド膜を有する第二の絶縁
   ゲート型トランジスタが形成された半導体装置の製造方
   法であって、前記第一の領域（１１）の表面上に第一の
   ゲート絶縁膜（４１）を形成し、前記第二の領域（１２
   ）の表面上に、該第一のゲート絶縁膜（４１）よりも薄
   い膜厚を有する第二のゲート絶縁膜（４２）を形成する
   工程と、該第一のゲート絶縁膜（４１）上に第一のゲー
   ト電極（５１）を、該第二のゲート絶縁膜（４２）上に
   第二のゲート電極（５２）をそれぞれ選択的に形成する
   工程と、前記半導体層（１）の前記第一の領域（１１）
   に前記第一のトランジスタのソース，ドレイン領域とな
   る第一の不純物層（６１）を、前記第二の領域（１２）
   に前記第二のトランジスタのソース・ドレイン領域とな
   る第二の不純物層（６２）をそれぞれ形成する工程と、
   前記第一及び第二のゲート絶縁膜（４１，４２）をエッ
   チングし、前記第一のゲート絶縁膜（４１）を残し、か
   つ前記第二の絶縁膜（４２）を除去して、前記第二の不
   純物層（６２）を表出させるとともに第一の不純物層は
   表出させないようにする工程と、前記半導体層上全面に
   金属層を形成した後、前記半導体層（１）と金属とを反
   応させ、前記第二の不純物層（６２）上にメタルシリサ
   イド膜（７３，７４）を選択的に形成する工程と、前記
   メタルシリサイド膜以外の前記金属層を除去し、全面に
   絶縁膜（１０）を形成し、前記第一の不純物層（６１）
   上のゲート絶縁膜（４１）と絶縁膜（１０）及び前記第
   二の不純物層（６２）上の絶縁膜（１０）にコンタクト
   ホールを形成する工程と、前記第一の不純物層（６１）
   上及び前記メタルシリサイド膜（７３，７４）上にそれ
   ぞれソース及びドレイン電極を形成する工程とを含むこ
   とを特徴とする半導体装置の製造方法。