JPH04286418A - 多安定回路 - Google Patents
多安定回路Info
- Publication number
- JPH04286418A JPH04286418A JP5120791A JP5120791A JPH04286418A JP H04286418 A JPH04286418 A JP H04286418A JP 5120791 A JP5120791 A JP 5120791A JP 5120791 A JP5120791 A JP 5120791A JP H04286418 A JPH04286418 A JP H04286418A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- negative resistance
- resistance elements
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，所定の電気信号を入力
することにより複数の電圧安定点を得ることが可能な多
安定回路に関する。
することにより複数の電圧安定点を得ることが可能な多
安定回路に関する。
【０００２】
【従来の技術】従来複数（例えば２点）の電圧安定点を
得る回路としては双安定化回路がある。
得る回路としては双安定化回路がある。
【０００３】
【発明が解決しようとする課題】しかしながら，従来の
双安定化回路に３点，４点と更に電圧安定点を付加する
為には回路が複雑になり，更に動作速度が遅いという問
題があった。本発明は上記従来技術の問題を解決するた
めになされたもので，簡単な回路構成で動作速度の速い
多安定回路を提供することを目的とする。
双安定化回路に３点，４点と更に電圧安定点を付加する
為には回路が複雑になり，更に動作速度が遅いという問
題があった。本発明は上記従来技術の問題を解決するた
めになされたもので，簡単な回路構成で動作速度の速い
多安定回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記課題を解決する為に
本発明は，負荷抵抗と，この負荷抵抗の一端に複数個の
負性抵抗素子を直列に接続した回路の一端を接続し，前
記負荷抵抗の他端にバイアス電源を接続し，前記複数個
の負性抵抗素子を直列に接続した回路の他端を接地する
とともに前記負荷抵抗と負性抵抗素子の間に入出端子を
設けたことを特徴とするものである。
本発明は，負荷抵抗と，この負荷抵抗の一端に複数個の
負性抵抗素子を直列に接続した回路の一端を接続し，前
記負荷抵抗の他端にバイアス電源を接続し，前記複数個
の負性抵抗素子を直列に接続した回路の他端を接地する
とともに前記負荷抵抗と負性抵抗素子の間に入出端子を
設けたことを特徴とするものである。
【０００５】
【作用】直列に接続された負性抵抗素子はｎ＋１の安定
点を有する。
点を有する。
【０００６】
【実施例】図１は本発明の一実施例を示す回路図である
。図において１は負荷抵抗，２は負性抵抗素子を直列に
ｎ個接続した回路であり，この負性抵抗素子としては，
例えば共鳴トンネルダイオ―ド（以下，ＲＴＤという）
を用いる。負荷抵抗１の一端はバイアス電源Ｖ＋に，他
端は負性抵抗素子を直列にｎ個接続した回路２の一端に
接続され，この負性抵抗素子２の他端は接地されている
。３は直列に接続された負荷抵抗素子２の一端と負荷抵
抗１の接続点に入力抵抗５を介して接続された入力接続
端子，４は出力抵抗６を介して接続された出力接続端子
である。
。図において１は負荷抵抗，２は負性抵抗素子を直列に
ｎ個接続した回路であり，この負性抵抗素子としては，
例えば共鳴トンネルダイオ―ド（以下，ＲＴＤという）
を用いる。負荷抵抗１の一端はバイアス電源Ｖ＋に，他
端は負性抵抗素子を直列にｎ個接続した回路２の一端に
接続され，この負性抵抗素子２の他端は接地されている
。３は直列に接続された負荷抵抗素子２の一端と負荷抵
抗１の接続点に入力抵抗５を介して接続された入力接続
端子，４は出力抵抗６を介して接続された出力接続端子
である。
【０００７】図６はＲＴＤの概念図を示すもので，バイ
アス電圧と電流密度の関係を示している。ＲＴＤは第７
図に示す様に２つのポテンシャルバリア層と，その層に
挟まれたウェル（量子井戸）からなる構造をしている。 この層構造は一次元井戸型ポテンシャルとなっており，
ウェル層の部分に量子力学的な離散的な準位が発生する
。この両端に電圧を印加していくと陰極側の電子エネル
ギ―とウェル層の準位が一致するときだけ電流が流れ，
図６に示すような負性抵抗の性質を示す。このＲＴＤの
スイッチング速度は極めて高速なものとなる。図１に示
す負性抵抗素子を直列にｎ個接続した回路はこのような
ＲＴＤの特性の揃った（または意識的にすこしずつピ―
ク電流密度を変化させた）ものを直列接続したものであ
る。
アス電圧と電流密度の関係を示している。ＲＴＤは第７
図に示す様に２つのポテンシャルバリア層と，その層に
挟まれたウェル（量子井戸）からなる構造をしている。 この層構造は一次元井戸型ポテンシャルとなっており，
ウェル層の部分に量子力学的な離散的な準位が発生する
。この両端に電圧を印加していくと陰極側の電子エネル
ギ―とウェル層の準位が一致するときだけ電流が流れ，
図６に示すような負性抵抗の性質を示す。このＲＴＤの
スイッチング速度は極めて高速なものとなる。図１に示
す負性抵抗素子を直列にｎ個接続した回路はこのような
ＲＴＤの特性の揃った（または意識的にすこしずつピ―
ク電流密度を変化させた）ものを直列接続したものであ
る。
【０００８】図２は上記の回路に入力信号Ａを入力した
場合のバイアス電圧（Ｖ＋）と電流信号（Ｉ）の関係を
示すもので，ＲＴＤが１個の場合はＶ１ およびＶ２
の電圧安定点を得ることができ，ＲＴＤが２個の場合は
Ｖ１ ，Ｖ２ ，Ｖ３ の電圧安定点を，ＲＴＤが３個
の場合はＶ１ ，Ｖ２ ，Ｖ３ Ｖ４ の安定点を得る
ことができる。上記の構成によればｎ個のＲＴＤを単に
直列に接続して負荷抵抗に接続するだけの回路でｎ＋１
個の安定点を得ることができ，更にＲＴＤを用いている
ことから動作速度の速いものとなる。
場合のバイアス電圧（Ｖ＋）と電流信号（Ｉ）の関係を
示すもので，ＲＴＤが１個の場合はＶ１ およびＶ２
の電圧安定点を得ることができ，ＲＴＤが２個の場合は
Ｖ１ ，Ｖ２ ，Ｖ３ の電圧安定点を，ＲＴＤが３個
の場合はＶ１ ，Ｖ２ ，Ｖ３ Ｖ４ の安定点を得る
ことができる。上記の構成によればｎ個のＲＴＤを単に
直列に接続して負荷抵抗に接続するだけの回路でｎ＋１
個の安定点を得ることができ，更にＲＴＤを用いている
ことから動作速度の速いものとなる。
【０００９】図３は図１に示す多安定回路をデジタイザ
として利用した応用例を示すものである。（ａ）図は入
力波形，（ｂ）図は出力波形を示している。即ち，図２
に示すようにＲＴＤ列の両端電圧は電源電圧が一定レベ
ルに達したときに出力電流が小さくなるので（ａ）図の
ような正弦波入力に対して階段状の出力となる。
として利用した応用例を示すものである。（ａ）図は入
力波形，（ｂ）図は出力波形を示している。即ち，図２
に示すようにＲＴＤ列の両端電圧は電源電圧が一定レベ
ルに達したときに出力電流が小さくなるので（ａ）図の
ような正弦波入力に対して階段状の出力となる。
【００１０】図４はこの多安定回路をメモリ回路として
使用した応用例を示すものである。この例においては図
１に示す回路の入力端にコンデンサ７を接続する。この
コンデンサ７の他端に図５（ａ）に示すようなパルス信
号を入力すれば図５（ｂ）に示すような一定レベルの信
号を得ることができる。即ち，ｔ＝０でＶ１ のレベル
にあると仮定すると，ｔ＝１のとき＋１のパルスが入力
され，図５（ｃ）の動作点に示す様に（０） の点から
■の点に安定点が移動してＶ２ のレベルになる。ｔ＝
２のときも同様に＋１のパルスで■のＶ３ レベルに移
動する。
使用した応用例を示すものである。この例においては図
１に示す回路の入力端にコンデンサ７を接続する。この
コンデンサ７の他端に図５（ａ）に示すようなパルス信
号を入力すれば図５（ｂ）に示すような一定レベルの信
号を得ることができる。即ち，ｔ＝０でＶ１ のレベル
にあると仮定すると，ｔ＝１のとき＋１のパルスが入力
され，図５（ｃ）の動作点に示す様に（０） の点から
■の点に安定点が移動してＶ２ のレベルになる。ｔ＝
２のときも同様に＋１のパルスで■のＶ３ レベルに移
動する。
【００１１】図６はこの様な動作を一般化して示すもの
で＋１のパルスで矢印イの所から矢印ロの経路を辿り，
出力は例えばＶｎ からＶｎ＋１ に移動して安定する
。また，−１のパルスのパルスの場合は矢印ハの所から
矢印ニの経路を辿り，一つ下のレベルに移動して安定す
る。 即ち，この回路はある安定点ｔ＝０（Ｖ（ｎ） ）から
，Ｋを＋１とか−２というスイッチの命令とすると，ｔ
＝ｑで
で＋１のパルスで矢印イの所から矢印ロの経路を辿り，
出力は例えばＶｎ からＶｎ＋１ に移動して安定する
。また，−１のパルスのパルスの場合は矢印ハの所から
矢印ニの経路を辿り，一つ下のレベルに移動して安定す
る。 即ち，この回路はある安定点ｔ＝０（Ｖ（ｎ） ）から
，Ｋを＋１とか−２というスイッチの命令とすると，ｔ
＝ｑで
【数１】
となる電位になるように働く回路である（但しＶ １よ
り大きな電圧とＶ（ＲＴＤの段数＋１）より上にいくＫ
は無効である）
り大きな電圧とＶ（ＲＴＤの段数＋１）より上にいくＫ
は無効である）
【００１２】
【発明の効果】以上実施例とともに具体的に説明した様
に，本発明の多安定回路によれば簡単な回路構成で動作
速度の速い多安定回路を実現することができる。
に，本発明の多安定回路によれば簡単な回路構成で動作
速度の速い多安定回路を実現することができる。
【００１３】
【図１】本発明の多安定回路の一実施例を示す回路図で
ある。
ある。
【図２】図１の回路におけるバイアス電圧と出力電流の
関係を示す図である。
関係を示す図である。
【図３】図１の回路への入力波形と出力波形の一例を示
す図である。
す図である。
【図４】本発明の回路を用いた他の応用例を示す回路図
である。
である。
【図５】図４の回路への入力波形と出力波形の一例を示
す図である。
す図である。
【図６】図４の回路の動作を一般化して示す動作説明図
である。
である。
【図７】ＲＴＤの概念を示す図である。
【図８】ＲＴＤのポテンシャル図である。
１ 負荷抵抗
２ 負性抵抗素子。
３ 入力端子
４ 出力端子
５ 入力抵抗
６ 出力抵抗
７ コンデンサ
Claims (1)
- 【請求項１】 負荷抵抗と，この負荷抵抗の一端に複
数個の負性抵抗素子を直列に接続した回路の一端を接続
し，前記負荷抵抗の他端にバイアス電源を接続し，前記
複数個の負性抵抗素子を直列に接続した回路の他端を接
地するとともに前記負荷抵抗と負性抵抗素子の間に入出
端子を設けたことを特徴とする多安定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5120791A JPH04286418A (ja) | 1991-03-15 | 1991-03-15 | 多安定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5120791A JPH04286418A (ja) | 1991-03-15 | 1991-03-15 | 多安定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286418A true JPH04286418A (ja) | 1992-10-12 |
Family
ID=12880463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5120791A Pending JPH04286418A (ja) | 1991-03-15 | 1991-03-15 | 多安定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04286418A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773996A (en) * | 1995-05-22 | 1998-06-30 | Nippon Telegraph And Telephone Corporation | Multiple-valued logic circuit |
-
1991
- 1991-03-15 JP JP5120791A patent/JPH04286418A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773996A (en) * | 1995-05-22 | 1998-06-30 | Nippon Telegraph And Telephone Corporation | Multiple-valued logic circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010451B2 (ja) | ジヨゼフソン効果を利用したスイツチング回路 | |
| US5140188A (en) | High speed latching comparator using devices with negative impedance | |
| KR100618485B1 (ko) | 전류 스위치에서의 열적 히스테리시스를 상쇄시키기 위한회로 | |
| KR850006235A (ko) | 래 치 회 로 | |
| JPH08335881A (ja) | 相補型電流源回路 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US7411172B1 (en) | Method and apparatus for resetting a high speed latch circuit | |
| JPS60247982A (ja) | 半導体レ−ザ駆動回路 | |
| JPH04133113A (ja) | 定電流回路および発振回路 | |
| Avedillo et al. | Phase transition device for phase storing | |
| JPS623231A (ja) | 光信号シフト回路 | |
| EP0488034B1 (en) | Sequential logic circuit having state hold circuits | |
| CN117792351A (zh) | 比较器电路和组合比较器电路 | |
| JPH0243371B2 (ja) | ||
| RU2642339C1 (ru) | Компаратор токов с гистерезисом | |
| Moazzeni et al. | Application of active current mirrors to improve the speed of analog decoder circuits | |
| US7355542B2 (en) | Polarization switching digital to analog converter and method | |
| RU2828369C1 (ru) | Генератор хаотических колебаний | |
| RU2207709C2 (ru) | Генератор хаотических колебаний | |
| RU2788360C1 (ru) | Генератор хаотических колебаний | |
| SU1594678A1 (ru) | Генератор напр жени пилообразной формы | |
| RU2222048C2 (ru) | Функциональный генератор | |
| SU1437798A1 (ru) | Магазин сопротивлени | |
| RU2208898C2 (ru) | Генератор хаотических колебаний | |
| JPH01228305A (ja) | 多周波切換発振回路 |