JPH04286464A - イメージセンサの出力回路 - Google Patents
イメージセンサの出力回路Info
- Publication number
- JPH04286464A JPH04286464A JP3050971A JP5097191A JPH04286464A JP H04286464 A JPH04286464 A JP H04286464A JP 3050971 A JP3050971 A JP 3050971A JP 5097191 A JP5097191 A JP 5097191A JP H04286464 A JPH04286464 A JP H04286464A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- image sensor
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、イメージセンサの出
力回路に関する。
力回路に関する。
【０００２】
【従来の技術】一般に、マルチチップタイプのイメージ
センサの場合には、複数の受光素子が並設されてなるチ
ップをさらに多数個列状に配した構成となるが、このよ
うなマルチチップタイプのイメージセンサの場合、各チ
ップ毎の特性がばらつくので、暗出力の特性をチップ状
態で測定し、出力別にランク分けし、そしてそのランク
分けされた同一ランクのチップをイメージセンサ基板上
にダイボンディング配列した後、外部に設けたオフセッ
ト回路にて暗出力の調整を行うようにしている。また、
薄膜タイプにおいても、基板毎のバラツキが発生するの
でオフセットの調整を外部回路で行うようにしている。
センサの場合には、複数の受光素子が並設されてなるチ
ップをさらに多数個列状に配した構成となるが、このよ
うなマルチチップタイプのイメージセンサの場合、各チ
ップ毎の特性がばらつくので、暗出力の特性をチップ状
態で測定し、出力別にランク分けし、そしてそのランク
分けされた同一ランクのチップをイメージセンサ基板上
にダイボンディング配列した後、外部に設けたオフセッ
ト回路にて暗出力の調整を行うようにしている。また、
薄膜タイプにおいても、基板毎のバラツキが発生するの
でオフセットの調整を外部回路で行うようにしている。
【０００３】
【発明が解決しようとする課題】上記した従来のイメー
ジセンサのようにオフセットの調整を外部回路で行う場
合には、外部に別回路を取付け、暗出力の特性調整を行
うものであるために、部品点数が多くなり、コストアッ
プとなる。また、工数が増えるため、この点からもコス
トアップとなるという問題があった。
ジセンサのようにオフセットの調整を外部回路で行う場
合には、外部に別回路を取付け、暗出力の特性調整を行
うものであるために、部品点数が多くなり、コストアッ
プとなる。また、工数が増えるため、この点からもコス
トアップとなるという問題があった。
【０００４】この発明は、上記問題点に着目してなされ
たものであって、部品点数が少なく、かつ工数も軽減し
得、低価格で生産し得るイメージセンサの出力回路を提
供することを目的とする。
たものであって、部品点数が少なく、かつ工数も軽減し
得、低価格で生産し得るイメージセンサの出力回路を提
供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】この発明のイメ
ージセンサの出力回路は、画素に対応する複数個の受光
素子が並設されるとともに、時間順次のタイミング信号
を発生するタイミング信号発生回路、このタイミング信
号に応答して順次にオンし、前記各受光素子の信号を出
力するスイッチング素子、出力後の各受光素子の出力を
一斉にリセットするリセットスイッチング素子と、前記
各受光素子よりの信号をシリアルに出力する出力回路部
とを備えるものにおいて、前記出力回路部は、暗状態に
相当するダミー画素よりの信号を基準電圧とし、この基
準電圧を入力に受ける第１の増幅部と、前記基準電圧に
前記受光素子からの出力信号を重畳して入力される第２
の増幅部と、この第１と第２の増幅部の出力を差動導出
する差動増幅部と、前記第２の増幅部への入力を調整す
る調整回路とを特徴的に備えている。
ージセンサの出力回路は、画素に対応する複数個の受光
素子が並設されるとともに、時間順次のタイミング信号
を発生するタイミング信号発生回路、このタイミング信
号に応答して順次にオンし、前記各受光素子の信号を出
力するスイッチング素子、出力後の各受光素子の出力を
一斉にリセットするリセットスイッチング素子と、前記
各受光素子よりの信号をシリアルに出力する出力回路部
とを備えるものにおいて、前記出力回路部は、暗状態に
相当するダミー画素よりの信号を基準電圧とし、この基
準電圧を入力に受ける第１の増幅部と、前記基準電圧に
前記受光素子からの出力信号を重畳して入力される第２
の増幅部と、この第１と第２の増幅部の出力を差動導出
する差動増幅部と、前記第２の増幅部への入力を調整す
る調整回路とを特徴的に備えている。
【０００６】このイメージセンサの出力回路では、ダミ
ー画素への信号に対する第１の増幅部のオフセット電圧
と、さらに第２の増幅部には、受光信号の他にオフセッ
ト電圧が重畳され、差動増幅器ではオフセット電圧の打
ち消された信号のみを導出することができ、しかも、オ
フセット電圧を調整回路で調整することができ、その上
、調整回路を同じ出力回路部のパターンに形成するので
、外部に回路を設けることなく、安価にイメージセンサ
の回路を実現することができる。
ー画素への信号に対する第１の増幅部のオフセット電圧
と、さらに第２の増幅部には、受光信号の他にオフセッ
ト電圧が重畳され、差動増幅器ではオフセット電圧の打
ち消された信号のみを導出することができ、しかも、オ
フセット電圧を調整回路で調整することができ、その上
、調整回路を同じ出力回路部のパターンに形成するので
、外部に回路を設けることなく、安価にイメージセンサ
の回路を実現することができる。
【０００７】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１は、この発明の一実施例を示すイメー
ジセンサの回路部を示すブロック図である。図１におい
て、１−１、１−２、…、１−ｎは受光素子であり、シ
フトレジスタ４から順次出力されるタイミング信号ＴＲ
１ 、ＴＲ２ 、…、ＴＲｎ によってスイッチングＭ
ＯＳトランジスタ２−１、２−２、…、２−ｎが順次オ
ンされることにより、各受光素子に受光された電荷が出
力トランジスタ６を介して回路部９に出力されるように
なっている。一方、タイミング信号発生回路５からのＲ
ＳＴ信号により、リセット用ＭＯＳトランジスタ３−１
、３−２、…、３−ｎが一斉にオンされ、リセットされ
るように構成されている。なお、このイメージセンサ回
路は、ダミー画素８と、回路部９と、さらに暗出力調整
用のトリム回路１０を備えている。これらの回路 に
ついては、さらに図２、図３で具体的に示している。
に説明する。図１は、この発明の一実施例を示すイメー
ジセンサの回路部を示すブロック図である。図１におい
て、１−１、１−２、…、１−ｎは受光素子であり、シ
フトレジスタ４から順次出力されるタイミング信号ＴＲ
１ 、ＴＲ２ 、…、ＴＲｎ によってスイッチングＭ
ＯＳトランジスタ２−１、２−２、…、２−ｎが順次オ
ンされることにより、各受光素子に受光された電荷が出
力トランジスタ６を介して回路部９に出力されるように
なっている。一方、タイミング信号発生回路５からのＲ
ＳＴ信号により、リセット用ＭＯＳトランジスタ３−１
、３−２、…、３−ｎが一斉にオンされ、リセットされ
るように構成されている。なお、このイメージセンサ回
路は、ダミー画素８と、回路部９と、さらに暗出力調整
用のトリム回路１０を備えている。これらの回路 に
ついては、さらに図２、図３で具体的に示している。
【０００８】図２の回路部９において、アンプ１３、１
４はソース・フォロワ・アンプであり、ハイインピーダ
ンスからローインピーダンスの変換を行い、これらのア
ンプ１３、１４にオフセット電圧が発生する。図１のダ
ミー画素８からの信号がＰ２ としてＭＯＳトランジス
タ１１と１２のドレインに加えられ、またＭＯＳトラン
ジスタ３−１、…、３−ｎのドレインからの信号がＰ１
としてＭＯＳトランジスタ１１のゲートに加えられ、
さらに後述するトリム回路１０からの信号がＰ３ とし
てＭＯＳトランジスタ１２のゲートに入力されている。 またＭＯＳトランジスタ１１のソースがアンプ１３の＋
入力端に、同様にＭＯＳトランジスタ１２のソースがア
ンプ１４の＋入力端にそれぞれ入力されている。アンプ
１３及び１４の出力は、さらにアンプ１５、１６でそれ
ぞれ増幅され、差動増幅器１７で差動分が導出された後
、ＭＯＳトランジスタ１８を経て、出力アンプ１９に入
力され、ＭＯＳトランジスタ２０ａを経て出力されるよ
うになっている。
４はソース・フォロワ・アンプであり、ハイインピーダ
ンスからローインピーダンスの変換を行い、これらのア
ンプ１３、１４にオフセット電圧が発生する。図１のダ
ミー画素８からの信号がＰ２ としてＭＯＳトランジス
タ１１と１２のドレインに加えられ、またＭＯＳトラン
ジスタ３−１、…、３−ｎのドレインからの信号がＰ１
としてＭＯＳトランジスタ１１のゲートに加えられ、
さらに後述するトリム回路１０からの信号がＰ３ とし
てＭＯＳトランジスタ１２のゲートに入力されている。 またＭＯＳトランジスタ１１のソースがアンプ１３の＋
入力端に、同様にＭＯＳトランジスタ１２のソースがア
ンプ１４の＋入力端にそれぞれ入力されている。アンプ
１３及び１４の出力は、さらにアンプ１５、１６でそれ
ぞれ増幅され、差動増幅器１７で差動分が導出された後
、ＭＯＳトランジスタ１８を経て、出力アンプ１９に入
力され、ＭＯＳトランジスタ２０ａを経て出力されるよ
うになっている。
【０００９】この回路部９では、アンプ１３の出力ａ点
の電位はオフセット電圧、アンプ１４の出力ｂ点の電位
は、オフセット電圧＋センサ出力となり、これらの両出
力が差動アンプ１７で差動増幅されるため、オフセット
のバラツキを調節する必要があり、この調整のためにト
リム回路１０が設けられている。トリム回路１０は、図
３に示すように、図３の回路のＡ点の電位が、図２のＰ
３ として、ＭＯＳトランジスタ１２のゲートに加えら
れている。このＡ点の電位には、容量Ｃ０ に対して他
の容量Ｃ１ 、Ｃ２ 、Ｃ３ 、Ｃ４ をトリムヒュー
ズ２１、２２、２３、２４のいずれかを、あるいは組み
合わせを選択オフされることにより、Ｃ０ に対するＣ
１ 、Ｃ２ 、Ｃ３ 、Ｃ４ の組み合わせ容量を適宜
変えることができる。 これにより、オフセット電圧を簡単に調整することがで
きる。
の電位はオフセット電圧、アンプ１４の出力ｂ点の電位
は、オフセット電圧＋センサ出力となり、これらの両出
力が差動アンプ１７で差動増幅されるため、オフセット
のバラツキを調節する必要があり、この調整のためにト
リム回路１０が設けられている。トリム回路１０は、図
３に示すように、図３の回路のＡ点の電位が、図２のＰ
３ として、ＭＯＳトランジスタ１２のゲートに加えら
れている。このＡ点の電位には、容量Ｃ０ に対して他
の容量Ｃ１ 、Ｃ２ 、Ｃ３ 、Ｃ４ をトリムヒュー
ズ２１、２２、２３、２４のいずれかを、あるいは組み
合わせを選択オフされることにより、Ｃ０ に対するＣ
１ 、Ｃ２ 、Ｃ３ 、Ｃ４ の組み合わせ容量を適宜
変えることができる。 これにより、オフセット電圧を簡単に調整することがで
きる。
【００１０】次に図４の波形を参照して、上記実施例回
路の全体動作を説明する。まず、信号ＳＩをトリガして
、クロック信号ＣＬＫのタイミングにより順次に受光素
子１−１、１−２、…、１−ｎに電荷が蓄積される。各
々のＴＲｉ、ＣＬＫによるスイッチの開閉により受光素
子１−１、１−２、…、１−ｎの電荷が放出され、クロ
ック信号ＣＬＫの立ち上がりに同期した形でＶＯＬＴ１
、ＶＯＬＴ２、…が出力される。これはハイインピーダ
ンスの状態でソースフォロワアンプ１３、１４により、
ローインピーダンスに変換される。ＲＳＴ信号が入力さ
れると、ＭＯＳトランジスタ３−１、３−２、…、３−
ｎがＯＮ状態となり、各画素の電荷はコンデンサ７を通
じて基準レベルとなる。上記したローインピーダンスに
変換された電荷は、反転増幅器１５、１６にて増幅され
、Ａｏ信号となる。このときＨｏ信号の立ち下がり時間
に同期してＡｏ出力の安定時間が確保できる。
路の全体動作を説明する。まず、信号ＳＩをトリガして
、クロック信号ＣＬＫのタイミングにより順次に受光素
子１−１、１−２、…、１−ｎに電荷が蓄積される。各
々のＴＲｉ、ＣＬＫによるスイッチの開閉により受光素
子１−１、１−２、…、１−ｎの電荷が放出され、クロ
ック信号ＣＬＫの立ち上がりに同期した形でＶＯＬＴ１
、ＶＯＬＴ２、…が出力される。これはハイインピーダ
ンスの状態でソースフォロワアンプ１３、１４により、
ローインピーダンスに変換される。ＲＳＴ信号が入力さ
れると、ＭＯＳトランジスタ３−１、３−２、…、３−
ｎがＯＮ状態となり、各画素の電荷はコンデンサ７を通
じて基準レベルとなる。上記したローインピーダンスに
変換された電荷は、反転増幅器１５、１６にて増幅され
、Ａｏ信号となる。このときＨｏ信号の立ち下がり時間
に同期してＡｏ出力の安定時間が確保できる。
【００１１】
【発明の効果】この発明によれば、イメージセンサの暗
出力の特性のバラツキを均一化できる。また、オフセッ
ト調整用の回路をイメージセンサ回路に形成するので、
外部に特別に回路等が不要となり、その分コストダウン
または工数削減を図ることができる。
出力の特性のバラツキを均一化できる。また、オフセッ
ト調整用の回路をイメージセンサ回路に形成するので、
外部に特別に回路等が不要となり、その分コストダウン
または工数削減を図ることができる。
【図１】この発明の一実施例を示すイメージセンサの回
路を示すブロック図である。
路を示すブロック図である。
【図２】図１の回路部の一部をさらに詳細に示す回路図
である。
である。
【図３】図１の実施例回路のトリム回路を具体的に示し
た回路図である。
た回路図である。
【図４】実施例イメージセンサの動作を説明するための
タイミングチャート図である。
タイミングチャート図である。
１−１・…・１−ｎ 受光素子
２−１・…・２−ｎ スイッチングＭＯＳトランジス
タ３−１・…・３−ｎ リセット用ＭＯＳトランジス
タ４ シフトレジスタ ９ 出力回路部 １０ トリム回路 １３・１４ ソース・フォロワ・アンプ２１・…・２
４ トリムヒューズ
タ３−１・…・３−ｎ リセット用ＭＯＳトランジス
タ４ シフトレジスタ ９ 出力回路部 １０ トリム回路 １３・１４ ソース・フォロワ・アンプ２１・…・２
４ トリムヒューズ
Claims (1)
- 【請求項１】画素に対応する複数個の受光素子が並設さ
れるとともに、時間順次のタイミング信号を発生するタ
イミング信号発生回路、このタイミング信号に応答して
順次にオンし、前記各受光素子の信号を出力するスイッ
チング素子、出力後の各受光素子の出力を一斉にリセッ
トするリセットスイッチング素子と、前記各受光素子よ
りの信号をシリアルに出力する出力回路部とを備えるイ
メージセンサの出力回路において、前記出力回路部は、
暗状態に相当するダミー画素よりの信号を基準電圧とし
、この基準電圧を入力に受ける第１の増幅部と、前記基
準電圧に前記受光素子からの出力信号を重畳して入力さ
れる第２の増幅部と、この第１と第２の増幅部の出力を
差動導出する差動増幅部と、前記第２の増幅部への入力
を調整する調整回路とを備えることを特徴とするイメー
ジセンサの出力回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050971A JPH04286464A (ja) | 1991-03-15 | 1991-03-15 | イメージセンサの出力回路 |
| US07/850,898 US5268764A (en) | 1991-03-15 | 1992-03-13 | Signal output circuit for image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3050971A JPH04286464A (ja) | 1991-03-15 | 1991-03-15 | イメージセンサの出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04286464A true JPH04286464A (ja) | 1992-10-12 |
Family
ID=12873702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050971A Pending JPH04286464A (ja) | 1991-03-15 | 1991-03-15 | イメージセンサの出力回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5268764A (ja) |
| JP (1) | JPH04286464A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0630186A (ja) * | 1992-07-10 | 1994-02-04 | Fuji Xerox Co Ltd | イメ−ジセンサの駆動方法及びイメ−ジセンサ |
| US5515103A (en) * | 1993-09-30 | 1996-05-07 | Sanyo Electric Co. | Image signal processing apparatus integrated on single semiconductor substrate |
| SE9502063L (sv) | 1995-06-07 | 1996-10-28 | Integrated Vision Prod | Anordning för inläsning och behandling av bildinformation |
| US5724094A (en) * | 1995-09-22 | 1998-03-03 | Scanvision | Contact image sensor utilizing differential voltage pickoff |
| US6914627B1 (en) * | 1998-05-27 | 2005-07-05 | Omnivision Technologies, Inc. | Method and apparatus for digital column fixed pattern noise canceling for a CMOS image sensor |
| US6393098B1 (en) * | 1999-08-31 | 2002-05-21 | General Electric Company | Amplifier offset and gain correction system for X-ray imaging panel |
| JP3730161B2 (ja) * | 2001-11-28 | 2005-12-21 | シャープ株式会社 | 液晶表示装置 |
| JP2004153705A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 増幅型固体撮像装置及びそれを用いた撮像システム |
| JP2005284147A (ja) * | 2004-03-30 | 2005-10-13 | Fuji Photo Film Co Ltd | 撮像装置 |
| JP2006186853A (ja) * | 2004-12-28 | 2006-07-13 | Casio Comput Co Ltd | 読取駆動回路及びその駆動制御方法並びに画像読取装置 |
| JP2007173926A (ja) * | 2005-12-19 | 2007-07-05 | Seiko Instruments Inc | イメージセンサ |
| US8305474B2 (en) * | 2008-03-21 | 2012-11-06 | STMicroelectronics (R&D) Ltd. | Analog-to-digital conversion in image sensors |
| EP2104234B1 (en) * | 2008-03-21 | 2011-08-31 | STMicroelectronics Limited | Analog-to-digital conversion in image sensors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831991B2 (ja) * | 1984-04-17 | 1996-03-27 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JPS63296478A (ja) * | 1987-05-28 | 1988-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像装置 |
| JP2787710B2 (ja) * | 1989-06-07 | 1998-08-20 | 株式会社ニコン | 光電変換装置の信号補正装置 |
-
1991
- 1991-03-15 JP JP3050971A patent/JPH04286464A/ja active Pending
-
1992
- 1992-03-13 US US07/850,898 patent/US5268764A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5268764A (en) | 1993-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8605182B2 (en) | Driving method of solid-state imaging apparatus with successive clamping | |
| US4274113A (en) | Solid-state imaging device | |
| US5537075A (en) | Semiconductor integrated circuit having isolated supply paths for circuit blocks | |
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| US6753912B1 (en) | Self compensating correlated double sampling circuit | |
| US4445117A (en) | Transistorized focal plane having floating gate output nodes | |
| JP3947634B2 (ja) | 高速ｃｍｏｓ画像列相関二重サンプリング回路 | |
| US20080006765A1 (en) | Photoelectric conversion device and image sensor | |
| US11323639B2 (en) | Image sensor and operation method thereof | |
| JPH04286464A (ja) | イメージセンサの出力回路 | |
| US4617593A (en) | Visible and near infrared imaging system | |
| US6952004B2 (en) | Image sensor with capacitive amplifier and associated methods | |
| US8138804B2 (en) | Correlated double sampling circuit | |
| US7196726B2 (en) | CMOS sensor circuit having a voltage control circuit controlling a gate potential of a photodiode reset transistor to a potential other than power source potentials | |
| US5311319A (en) | Solid state image pickup device having feedback voltage to amplifier | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| US4716317A (en) | Control method for an integrated circuit using a three-level clock pulse signal | |
| JP2000224482A (ja) | 共用読出し構造を有するアクティブイメージセンサ | |
| US20200053300A1 (en) | Image sensor circuit and control method thereof | |
| US20230370747A1 (en) | Image sensor and image sensing method | |
| US20230199344A1 (en) | Ramp signal generator and image sensor including the same | |
| JPH0645892A (ja) | 信号遅延回路 | |
| EP0475361B1 (en) | Image sensor having output unit shielded from capacitively coupled noise originated from the CCD transfer clock signals | |
| JP2776804B2 (ja) | 固体撮像装置 | |
| JPH08139851A (ja) | イメージセンサ |