JPH04287263A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH04287263A JPH04287263A JP3052224A JP5222491A JPH04287263A JP H04287263 A JPH04287263 A JP H04287263A JP 3052224 A JP3052224 A JP 3052224A JP 5222491 A JP5222491 A JP 5222491A JP H04287263 A JPH04287263 A JP H04287263A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- personal computer
- data
- bank
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はパーソナルコンピュータ
（以下パソコンと略称する）とオプションボードとの間
でデータ転送を行う、データ転送装置に関する。
（以下パソコンと略称する）とオプションボードとの間
でデータ転送を行う、データ転送装置に関する。
【０００２】
【従来の技術】近年、パソコンの中央演算処理装置（以
降ＣＰＵと略称する）に対する負荷を軽減し、かつ、外
部とのＩ／Ｏを高速化する目的で、オプションボードの
インテリジェント化が主流となってきている。その際に
パソコンとオプションボードとの間で共有メモリを介し
てデータを転送する従来の方式を図２を参照しながら説
明する。
降ＣＰＵと略称する）に対する負荷を軽減し、かつ、外
部とのＩ／Ｏを高速化する目的で、オプションボードの
インテリジェント化が主流となってきている。その際に
パソコンとオプションボードとの間で共有メモリを介し
てデータを転送する従来の方式を図２を参照しながら説
明する。
【０００３】図２に示すように、パソコン６とオプショ
ンボード７間に共有メモリ３を配置する。共有メモリ３
は、パソコン側のメインＣＰＵ１とオプションボード７
側のローカルＣＰＵ４の両方でアクセス可能である。ま
た、共有メモリ３のメモリ空間は、単一のアドレス、ま
たは、一つの連続したアドレス空間に割り当てる。
ンボード７間に共有メモリ３を配置する。共有メモリ３
は、パソコン側のメインＣＰＵ１とオプションボード７
側のローカルＣＰＵ４の両方でアクセス可能である。ま
た、共有メモリ３のメモリ空間は、単一のアドレス、ま
たは、一つの連続したアドレス空間に割り当てる。
【０００４】上記の構成においてその動作を説明する。
パソコン６とオプションボード７の間でデータを転送す
る場合、たとえば、パソコン６からオプションボード７
にデータ転送を行う場合はまずパソコン６側のメインＣ
ＰＵ１がメモリ２上のデータを共有メモリ３に転送する
。その後で、オプションボード側のＣＰＵ４が、共有メ
モリ３上のデータを内部のメモリ５に転送することにな
る。
る場合、たとえば、パソコン６からオプションボード７
にデータ転送を行う場合はまずパソコン６側のメインＣ
ＰＵ１がメモリ２上のデータを共有メモリ３に転送する
。その後で、オプションボード側のＣＰＵ４が、共有メ
モリ３上のデータを内部のメモリ５に転送することにな
る。
【０００５】
【発明が解決しようとする課題】このような従来の転送
方法では、共有メモリ３が空にならないと次のデータ転
送が行えなくなる。すなわち、システム全体の性能が共
有メモリ３の転送能力に制約されることになる。
方法では、共有メモリ３が空にならないと次のデータ転
送が行えなくなる。すなわち、システム全体の性能が共
有メモリ３の転送能力に制約されることになる。
【０００６】また、同一内容のデータを処理するために
、メモリ２とメモリ５の間で、必ずデータをコピーする
必要があり、データ処理に対して相当な負荷となる。 さらに、後続のデータを優先的に転送させる場合、デー
タの順番の管理が煩雑となる。本発明は上記課題を解決
するもので、パソコンとオプションボード間で共有メモ
リを介したデータ転送を高能率に高速に行うことができ
るデータ転送装置を提供しようとするものである。
、メモリ２とメモリ５の間で、必ずデータをコピーする
必要があり、データ処理に対して相当な負荷となる。 さらに、後続のデータを優先的に転送させる場合、デー
タの順番の管理が煩雑となる。本発明は上記課題を解決
するもので、パソコンとオプションボード間で共有メモ
リを介したデータ転送を高能率に高速に行うことができ
るデータ転送装置を提供しようとするものである。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するためにパーソナルコンピュータと、パーソナルコン
ピュータに装着され、ＣＰＵを有するオプションボード
と、パーソナルコンピュータとオプションボードとが共
有する第１および第２の共有メモリを備えてなり、第１
の共有メモリはアクセス範囲がバンク内に制限されるこ
とのないグローバル共有メモリであり、第２の共有メモ
リはアクセス範囲がバンク内に制限されるローカル共有
メモリである。
するためにパーソナルコンピュータと、パーソナルコン
ピュータに装着され、ＣＰＵを有するオプションボード
と、パーソナルコンピュータとオプションボードとが共
有する第１および第２の共有メモリを備えてなり、第１
の共有メモリはアクセス範囲がバンク内に制限されるこ
とのないグローバル共有メモリであり、第２の共有メモ
リはアクセス範囲がバンク内に制限されるローカル共有
メモリである。
【０００８】
【作用】上記構成の本発明のデータ転送装置は、アクセ
ス範囲がバンク内に制限されることのない第１のメモリ
をパーソナルコンピュータおよびオプションボードのＣ
ＰＵからアクセスし、アクセス範囲がバンク内に制限さ
れる第２のメモリのバンク切り換えをそれぞれ独立で行
うものである。転送したいデータは第２のメモリである
ローカル共有メモリに転送され、第１のメモリに格納さ
れているバンク番号より、その転送されたデータを直接
、各ＣＰＵが処理することができるものである。
ス範囲がバンク内に制限されることのない第１のメモリ
をパーソナルコンピュータおよびオプションボードのＣ
ＰＵからアクセスし、アクセス範囲がバンク内に制限さ
れる第２のメモリのバンク切り換えをそれぞれ独立で行
うものである。転送したいデータは第２のメモリである
ローカル共有メモリに転送され、第１のメモリに格納さ
れているバンク番号より、その転送されたデータを直接
、各ＣＰＵが処理することができるものである。
【０００９】
【実施例】以下、本発明の一実施例について図１を参照
しながら説明する。図１に示すように、共有メモリを常
時アクセス可能なバンクされていないグローバル共有メ
モリ１２と、指定されたバンクにアクセス可能なローカ
ル共有メモリ１３とで構成し、ローカル共有メモリ１３
のバンク切り換えは、パソコン１４のメインＣＰＵ８と
オプションボード１５のローカルＣＰＵ９でそれぞれ独
立して、相互に影響なく行うことが可能な構成とする。
しながら説明する。図１に示すように、共有メモリを常
時アクセス可能なバンクされていないグローバル共有メ
モリ１２と、指定されたバンクにアクセス可能なローカ
ル共有メモリ１３とで構成し、ローカル共有メモリ１３
のバンク切り換えは、パソコン１４のメインＣＰＵ８と
オプションボード１５のローカルＣＰＵ９でそれぞれ独
立して、相互に影響なく行うことが可能な構成とする。
【００１０】グローバル共有メモリ１２は、ローカル共
有メモリ１３の使用状況および次にアクセスすべきロー
カル共有メモリ１３のバンク番号などの管理情報を格納
する空間として使用する。また、ローカル共有メモリ１
３は、各バンク単位にデータ転送用のバッファとして使
用する。
有メモリ１３の使用状況および次にアクセスすべきロー
カル共有メモリ１３のバンク番号などの管理情報を格納
する空間として使用する。また、ローカル共有メモリ１
３は、各バンク単位にデータ転送用のバッファとして使
用する。
【００１１】たとえば、パソコン１４からオプションボ
ード１５にデータを転送する場合、パソコン１４側では
、グローバル共有メモリ１２上の管理情報より、使用可
能なローカル共有メモリ１３のバンク番号を取得し、そ
のバンク番号でローカル共有メモリ１３を指定バンクに
切り換える。パソコン１４の外部より入力されたデータ
は、パソコン１４上のメモリ１０に格納せずに、ローカ
ル共有メモリ１３に直接格納する。さらに、グローバル
共有メモリ１２上の管理情報をデータ格納済とし、オプ
ションボード１５上のＣＰＵ９へデータ転送を通知する
。以降、パソコン１４側ではローカル共有メモリ１３に
空がある限り、データ転送動作の継続が可能である。 一方、オプションボード１５の側では、パソコン１４よ
りデータ転送が通知されると、グローバル共有メモリ１
２上の管理情報より、転送されたデータの格納されたロ
ーカル共有メモリ１３のバンク番号を取得し、そのバン
ク番号で、ローカル共有メモリ１３を、指定バンクに切
り換える。オプションボード１５側では、転送されたデ
ータを、メモリ１１に転送せずにそのまま使用する。転
送データを処理した後は、ローカル共有メモリ１３の指
定バンクは未使用にする。後続の転送データがある限り
、この処理を繰り返す。
ード１５にデータを転送する場合、パソコン１４側では
、グローバル共有メモリ１２上の管理情報より、使用可
能なローカル共有メモリ１３のバンク番号を取得し、そ
のバンク番号でローカル共有メモリ１３を指定バンクに
切り換える。パソコン１４の外部より入力されたデータ
は、パソコン１４上のメモリ１０に格納せずに、ローカ
ル共有メモリ１３に直接格納する。さらに、グローバル
共有メモリ１２上の管理情報をデータ格納済とし、オプ
ションボード１５上のＣＰＵ９へデータ転送を通知する
。以降、パソコン１４側ではローカル共有メモリ１３に
空がある限り、データ転送動作の継続が可能である。 一方、オプションボード１５の側では、パソコン１４よ
りデータ転送が通知されると、グローバル共有メモリ１
２上の管理情報より、転送されたデータの格納されたロ
ーカル共有メモリ１３のバンク番号を取得し、そのバン
ク番号で、ローカル共有メモリ１３を、指定バンクに切
り換える。オプションボード１５側では、転送されたデ
ータを、メモリ１１に転送せずにそのまま使用する。転
送データを処理した後は、ローカル共有メモリ１３の指
定バンクは未使用にする。後続の転送データがある限り
、この処理を繰り返す。
【００１２】
【発明の効果】このように、本発明のデータ転送装置は
アクセス範囲がバンク内に制限されることのないグロー
バル共有メモリと、アクセス範囲がバンク内に制限され
るローカル共有メモリからなる第１、第２の共有メモリ
を設けることによりデータコピーの負荷の低減が可能と
なり、システムが高能率、高速となり全体の性能を向上
することができる。
アクセス範囲がバンク内に制限されることのないグロー
バル共有メモリと、アクセス範囲がバンク内に制限され
るローカル共有メモリからなる第１、第２の共有メモリ
を設けることによりデータコピーの負荷の低減が可能と
なり、システムが高能率、高速となり全体の性能を向上
することができる。
【図１】本発明の一実施例のデータ転送装置におけるパ
ソコンとオプションボードの間の転送方法を示すブロッ
ク図
ソコンとオプションボードの間の転送方法を示すブロッ
ク図
【図２】従来のデータ転送装置におけるパソコンとオプ
ションボード間の転送方法を示すブロック図
ションボード間の転送方法を示すブロック図
８，９ 中央演算処理装置
１２ グローバル共有メモリ
１３ ローカル共有メモリ
１４ パーソナルコンピュータ
１５ オプションボード
Claims (2)
- 【請求項１】 パーソナルコンピュータと、前記パー
ソナルコンピュータに装着され中央演算処理装置を有す
るオプションボードと、前記パーソナルコンピュータと
前記オプションボードとが共有する第１および第２の共
有メモリを備えてなり、前記第１の共有メモリはアクセ
ス範囲がバンク内に制限されることのないグローバル共
有メモリであり、前記第２の共有メモリはアクセス範囲
がバンク内に制限されるローカル共有メモリであるデー
タ転送装置。 - 【請求項２】 第１の共有メモリが、第２の共有メモ
リの使用状態やアクセスすべきバンク番号の管理情報を
格納し、前記第２の共有メモリが各バンク単位によるデ
ータ転送用バッファメモリである請求項１記載のデータ
転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052224A JPH04287263A (ja) | 1991-03-18 | 1991-03-18 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052224A JPH04287263A (ja) | 1991-03-18 | 1991-03-18 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287263A true JPH04287263A (ja) | 1992-10-12 |
Family
ID=12908775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052224A Pending JPH04287263A (ja) | 1991-03-18 | 1991-03-18 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287263A (ja) |
-
1991
- 1991-03-18 JP JP3052224A patent/JPH04287263A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4616310A (en) | Communicating random access memory | |
| US6115761A (en) | First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment | |
| EP0116591A1 (en) | MULTIPROCESSOR SYSTEM FOR HANDLING CALLS BETWEEN PROCESSORS. | |
| US6615296B2 (en) | Efficient implementation of first-in-first-out memories for multi-processor systems | |
| US6253290B1 (en) | Multiprocessor system capable of circumventing write monitoring of cache memories | |
| JPS63201851A (ja) | バッファ記憶アクセス方法 | |
| US5895496A (en) | System for an method of efficiently controlling memory accesses in a multiprocessor computer system | |
| US6990516B2 (en) | Distributed shared memory system and data-maintenance method of same | |
| CN116745754A (zh) | 一种访问远端资源的系统及方法 | |
| JPH04287263A (ja) | データ転送装置 | |
| JPS60173655A (ja) | マルチプロセツサのメモリ方式 | |
| USRE38514E1 (en) | System for and method of efficiently controlling memory accesses in a multiprocessor computer system | |
| JPS61165170A (ja) | バス制御方式 | |
| JPH0427583B2 (ja) | ||
| CN1097783C (zh) | 数据处理的系统和方法以及带有这类系统的通信系统 | |
| CN101194235A (zh) | 存储器控制装置及存储器控制方法 | |
| JPS63168761A (ja) | 並列処理系構成方式 | |
| JPS5935262A (ja) | 記憶装置 | |
| JP2964504B2 (ja) | 文書処理装置 | |
| JPS59135684A (ja) | バツフアメモリ間のデ−タバイパス方式 | |
| JP2001290790A (ja) | ディスク制御装置 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPH05158782A (ja) | 記憶装置 | |
| JPS5994127A (ja) | バツフア制御装置 | |
| JPS61193245A (ja) | 記憶制御方式 |