JPH04287335A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04287335A JPH04287335A JP3076745A JP7674591A JPH04287335A JP H04287335 A JPH04287335 A JP H04287335A JP 3076745 A JP3076745 A JP 3076745A JP 7674591 A JP7674591 A JP 7674591A JP H04287335 A JPH04287335 A JP H04287335A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead
- semiconductor device
- chips
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、フィルムキャリヤ上に
半導体素子たとえばＩＣチップが搭載された半導体装置
に関するものである。
半導体素子たとえばＩＣチップが搭載された半導体装置
に関するものである。
【０００２】
【従来の技術】ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）技術はＩＣチップの実装技術の一つ
であり、他の実装技術に比べて多ピン狭ピッチのリード
形成が可能であり、またフェースアップで高速自動ボン
ディングを行うことができる等の特徴がある。このため
、ＴＡＢ技術は、近年、特に注目されている。
Ｂｏｎｄｉｎｇ）技術はＩＣチップの実装技術の一つ
であり、他の実装技術に比べて多ピン狭ピッチのリード
形成が可能であり、またフェースアップで高速自動ボン
ディングを行うことができる等の特徴がある。このため
、ＴＡＢ技術は、近年、特に注目されている。
【０００３】ＴＡＢテープは、リードが形成されたフィ
ルム上に１個又は複数個のＩＣチップを搭載したもので
ある。リードには、実装基板に接続するためにパッケー
ジ外部に引き出されるものと、ＩＣチップの接続あるい
はＩＣチップ間の接続を行うためにパッケージ内部で引
き回されるものとがある。これらのリードとＩＣチップ
との接合には、通常、予めフィルムキャリアのリード先
端部にバンプを転写した後、バンプを介してリードとＩ
Ｃチップの電極とを加圧・加熱して接合する転写バンプ
方式が採用されている。そして、ＩＣチップの電気的試
験等を行った後、信頼性を向上させるために樹脂封止す
る。
ルム上に１個又は複数個のＩＣチップを搭載したもので
ある。リードには、実装基板に接続するためにパッケー
ジ外部に引き出されるものと、ＩＣチップの接続あるい
はＩＣチップ間の接続を行うためにパッケージ内部で引
き回されるものとがある。これらのリードとＩＣチップ
との接合には、通常、予めフィルムキャリアのリード先
端部にバンプを転写した後、バンプを介してリードとＩ
Ｃチップの電極とを加圧・加熱して接合する転写バンプ
方式が採用されている。そして、ＩＣチップの電気的試
験等を行った後、信頼性を向上させるために樹脂封止す
る。
【０００４】
【発明が解決しようとする課題】ところで、同一フィル
ムキャリヤ内に複数のＩＣチップを搭載した場合、ＩＣ
チップ同士の接続を行う際に、回路設計の都合上１つの
リードを他のリードとクロスさせなければならないこと
がある。しかし、フィルム上に形成されたリードを用い
てこのようなクロス配線を行うことはできず、したがっ
てリードの接続をクロスさせる必要がある場合には、パ
ッケージの外で配線を行っていた。このため、同一フィ
ルムキャリヤ内に複数のＩＣチップを搭載した従来の半
導体装置では、このクロス配線が、実装面積を縮小する
際の妨げとなっていた。
ムキャリヤ内に複数のＩＣチップを搭載した場合、ＩＣ
チップ同士の接続を行う際に、回路設計の都合上１つの
リードを他のリードとクロスさせなければならないこと
がある。しかし、フィルム上に形成されたリードを用い
てこのようなクロス配線を行うことはできず、したがっ
てリードの接続をクロスさせる必要がある場合には、パ
ッケージの外で配線を行っていた。このため、同一フィ
ルムキャリヤ内に複数のＩＣチップを搭載した従来の半
導体装置では、このクロス配線が、実装面積を縮小する
際の妨げとなっていた。
【０００５】また、同一フィルムキャリヤ内に複数のＩ
Ｃチップを実装した場合、従来の半導体装置では、１個
のＩＣチップを搭載した場合に比べて、搭載したＩＣチ
ップの数に応じて実装面積が大きくなるが、この場合で
も実装面積の縮小化を図ることが要請されている。
Ｃチップを実装した場合、従来の半導体装置では、１個
のＩＣチップを搭載した場合に比べて、搭載したＩＣチ
ップの数に応じて実装面積が大きくなるが、この場合で
も実装面積の縮小化を図ることが要請されている。
【０００６】本発明は上記事情に基づいてなされたもの
であり、１つのパッケージ内に収納されている複数個の
半導体素子の配線を極力同一パッケージ内で行うことが
でき、しかも省スペース化を図ることができる半導体装
置を提供することを目的とするものである。
であり、１つのパッケージ内に収納されている複数個の
半導体素子の配線を極力同一パッケージ内で行うことが
でき、しかも省スペース化を図ることができる半導体装
置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めの本発明に係る半導体装置は、リードが形成されたフ
ィルムに搭載された第１の半導体素子と、該第１の半導
体素子上に載置された１個又は複数個の第２の半導体素
子とを備え、該第２の半導体素子の配線を導電性のワイ
ヤを用いて行ったことを特徴とするものである。また、
前記ワイヤを絶縁体で被覆することが望ましい。
めの本発明に係る半導体装置は、リードが形成されたフ
ィルムに搭載された第１の半導体素子と、該第１の半導
体素子上に載置された１個又は複数個の第２の半導体素
子とを備え、該第２の半導体素子の配線を導電性のワイ
ヤを用いて行ったことを特徴とするものである。また、
前記ワイヤを絶縁体で被覆することが望ましい。
【０００８】
【作用】本発明は前記の構成によって、第１の半導体素
子の上に１個又は複数個の第２の半導体素子を載置し、
第２の半導体素子の電極と、リード又は第１の半導体素
子の電極との接続を導電性のワイヤを用いて接続するこ
とにより、同一パッケージ内でクロス配線を行うことが
可能になり、したがってまた省スペース化を図ることが
できる。また、ワイヤを絶縁体で被覆することにより、
ワイヤとリード、及びワイヤ同士が接触しても、短絡す
ることはない。
子の上に１個又は複数個の第２の半導体素子を載置し、
第２の半導体素子の電極と、リード又は第１の半導体素
子の電極との接続を導電性のワイヤを用いて接続するこ
とにより、同一パッケージ内でクロス配線を行うことが
可能になり、したがってまた省スペース化を図ることが
できる。また、ワイヤを絶縁体で被覆することにより、
ワイヤとリード、及びワイヤ同士が接触しても、短絡す
ることはない。
【０００９】
【実施例】以下に、本発明の第１実施例を図１乃至図３
を参照して説明する。図１は本発明の第１実施例である
半導体装置の概略平面図、図２はその半導体装置のＡ−
Ａ矢視概略断面図、図３はその半導体装置のＩＣチップ
を２組で一つのパッケージとして樹脂封止したときの様
子を示す概略断面図である。
を参照して説明する。図１は本発明の第１実施例である
半導体装置の概略平面図、図２はその半導体装置のＡ−
Ａ矢視概略断面図、図３はその半導体装置のＩＣチップ
を２組で一つのパッケージとして樹脂封止したときの様
子を示す概略断面図である。
【００１０】図１及び図２に示す半導体装置は、２個の
ＩＣチップ１２ａ，１２ｂと、フィルム１４上にリード
１６が形成されたフィルムキャリアと、絶縁体で被覆さ
れたボンディングワイヤ１８とを有するものである。Ｉ
Ｃチップ１２ａ，１２ｂは略正方形状に形成され、それ
らの表面の端縁部には電極２２が形成されている。ＩＣ
チップ１２ｂはＩＣチップ１２ａより小さく、ＩＣチッ
プ１２ａの略中心部に固定材２４により固定されている
。フィルム１４には、デバイスホールと、アウターリー
ドホール（不図示）とが形成されている。デバイスホー
ルはＩＣチップ１２ａ，１２ｂを載置する位置に設けた
開口部であり、アウターリードホールはアウターリード
を切断するために設けられた開口部である。フィルム１
４の材料には、耐熱性及び耐伸縮性が良好なポリイミド
を用いる。
ＩＣチップ１２ａ，１２ｂと、フィルム１４上にリード
１６が形成されたフィルムキャリアと、絶縁体で被覆さ
れたボンディングワイヤ１８とを有するものである。Ｉ
Ｃチップ１２ａ，１２ｂは略正方形状に形成され、それ
らの表面の端縁部には電極２２が形成されている。ＩＣ
チップ１２ｂはＩＣチップ１２ａより小さく、ＩＣチッ
プ１２ａの略中心部に固定材２４により固定されている
。フィルム１４には、デバイスホールと、アウターリー
ドホール（不図示）とが形成されている。デバイスホー
ルはＩＣチップ１２ａ，１２ｂを載置する位置に設けた
開口部であり、アウターリードホールはアウターリード
を切断するために設けられた開口部である。フィルム１
４の材料には、耐熱性及び耐伸縮性が良好なポリイミド
を用いる。
【００１１】リード１６は、実装基板に接続するために
パッケージから引き出された引出用リード１６ａ，１６
ｂと、ＩＣチップ１２ａ，１２ｂ間を接続するための内
部接続用リード１６ｃとからなる。引出用リード１６ａ
はＩＣチップ１２ａの電極２２ａと接合され、引出用リ
ード１６ｂはＩＣチップ１２ｂの電極２２ｂと接合され
るものである。引出用リード１６ａと内部接続用リード
１６ｃの一端はデバイスホールに突き出るように形成さ
れ、他端にはパッド２６ａ，２６ｃが設けられている。 また、引出用リード１６ｂには２ヵ所にパッド２６ｂ１
，２６ｂ２ が設けられている。引出用リード１６ａの
パッド２６ａと引出用リード１６ｂのパッド２６ｂ２
は電気試験用のテストパッドであり、一方、引出用リー
ド１６ｂのパッド２６ｂ１ と内部接続用リード１６ｃ
のパッド２６ｃはボンディングワイヤ１８との接続用で
ある。
パッケージから引き出された引出用リード１６ａ，１６
ｂと、ＩＣチップ１２ａ，１２ｂ間を接続するための内
部接続用リード１６ｃとからなる。引出用リード１６ａ
はＩＣチップ１２ａの電極２２ａと接合され、引出用リ
ード１６ｂはＩＣチップ１２ｂの電極２２ｂと接合され
るものである。引出用リード１６ａと内部接続用リード
１６ｃの一端はデバイスホールに突き出るように形成さ
れ、他端にはパッド２６ａ，２６ｃが設けられている。 また、引出用リード１６ｂには２ヵ所にパッド２６ｂ１
，２６ｂ２ が設けられている。引出用リード１６ａの
パッド２６ａと引出用リード１６ｂのパッド２６ｂ２
は電気試験用のテストパッドであり、一方、引出用リー
ド１６ｂのパッド２６ｂ１ と内部接続用リード１６ｃ
のパッド２６ｃはボンディングワイヤ１８との接続用で
ある。
【００１２】本実施例では、ＩＣチップ１２ａの電極２
２ａと引出用リード１６ａとを接合するのに、いわゆる
転写バンプ方式を用いている。すなわち、引出用リード
１６ａの先端部にバンプ（不図示）を転写した後、バン
プを介してリードとＩＣチップ１２ａの電極２２ａとを
加圧・加熱して接合する。尚、図２に示すようにＩＣチ
ップ１２ａは引出用リード１６ａの下面に接合されてい
る。
２ａと引出用リード１６ａとを接合するのに、いわゆる
転写バンプ方式を用いている。すなわち、引出用リード
１６ａの先端部にバンプ（不図示）を転写した後、バン
プを介してリードとＩＣチップ１２ａの電極２２ａとを
加圧・加熱して接合する。尚、図２に示すようにＩＣチ
ップ１２ａは引出用リード１６ａの下面に接合されてい
る。
【００１３】一方、ＩＣチップ１２ｂは、ＩＣチップ１
２ａの上に載置されているので、ＩＣチップ１２ｂの電
極２２ｂとフィルム上のリードとをバンプを介して直接
接続することはできない。ＩＣチップ１２ｂは、その各
電極２２ｂと、引出用リード１６ｂのパッド２６ｂ１
及び内部接続用リード１６ｃのパッド２６ｃとの間がボ
ンディングワイヤ１８を用いて接続されている。このよ
うにＩＣチップ１２ｂの配線をボンディングワイヤ１８
を用いて行うことにより、回路設計上クロス配線が生じ
ても、同一パッケージ内でＩＣチップの配線を行うこと
ができる。
２ａの上に載置されているので、ＩＣチップ１２ｂの電
極２２ｂとフィルム上のリードとをバンプを介して直接
接続することはできない。ＩＣチップ１２ｂは、その各
電極２２ｂと、引出用リード１６ｂのパッド２６ｂ１
及び内部接続用リード１６ｃのパッド２６ｃとの間がボ
ンディングワイヤ１８を用いて接続されている。このよ
うにＩＣチップ１２ｂの配線をボンディングワイヤ１８
を用いて行うことにより、回路設計上クロス配線が生じ
ても、同一パッケージ内でＩＣチップの配線を行うこと
ができる。
【００１４】図３に示す半導体装置は、図１及び図２に
示すＩＣチップ１２ａ，１２ｂを同一パッケージ内に２
組配置して樹脂２８により封止したものである。このよ
うに樹脂封止することにより、製造された半導体装置の
電気的特性を損なうことなく、高い信頼性を保つことが
できる。尚、ＩＣチップを樹脂封止する際に使用するト
ランスファーモールド金型は、従来のものと同じものを
用いることができる。従来の金型はキャビティの奥行き
を十分大きく取っているので、本実施例の半導体装置の
ようにＩＣチップを２段に重ねてワイヤボンディングし
たものを金型で挟持しても余裕を持って樹脂封止するこ
とができる。
示すＩＣチップ１２ａ，１２ｂを同一パッケージ内に２
組配置して樹脂２８により封止したものである。このよ
うに樹脂封止することにより、製造された半導体装置の
電気的特性を損なうことなく、高い信頼性を保つことが
できる。尚、ＩＣチップを樹脂封止する際に使用するト
ランスファーモールド金型は、従来のものと同じものを
用いることができる。従来の金型はキャビティの奥行き
を十分大きく取っているので、本実施例の半導体装置の
ようにＩＣチップを２段に重ねてワイヤボンディングし
たものを金型で挟持しても余裕を持って樹脂封止するこ
とができる。
【００１５】本実施例の半導体装置では、同一パッケー
ジ内に搭載された複数のＩＣチップの接続をリードだけ
でなくボンディングワイヤを用いて接続することにより
、同一パッケージ内でのクロス配線が可能となる。さら
に、上記のように２個のＩＣチップを重ねてフィルムキ
ャリアに搭載したことにより、パッケージサイズを小さ
くすることが可能なので、基板に実装するときに実装面
積を縮小することができる。また、ボンディングワイヤ
を絶縁体で被覆したことにより、リードとボンディング
ワイヤ、及びボンディングワイヤ同士が接触しても、短
絡することはない。
ジ内に搭載された複数のＩＣチップの接続をリードだけ
でなくボンディングワイヤを用いて接続することにより
、同一パッケージ内でのクロス配線が可能となる。さら
に、上記のように２個のＩＣチップを重ねてフィルムキ
ャリアに搭載したことにより、パッケージサイズを小さ
くすることが可能なので、基板に実装するときに実装面
積を縮小することができる。また、ボンディングワイヤ
を絶縁体で被覆したことにより、リードとボンディング
ワイヤ、及びボンディングワイヤ同士が接触しても、短
絡することはない。
【００１６】次に、本発明の第２実施例を図４及び図５
を参照して説明する。図４は本発明の第２実施例である
半導体装置の概略平面図、図５はその半導体装置のＢ−
Ｂ矢視概略断面図である。第２実施例において上記第１
実施例と同一の機能を有するものには同一の符号を付す
ことにより、その詳細な説明を省略する。
を参照して説明する。図４は本発明の第２実施例である
半導体装置の概略平面図、図５はその半導体装置のＢ−
Ｂ矢視概略断面図である。第２実施例において上記第１
実施例と同一の機能を有するものには同一の符号を付す
ことにより、その詳細な説明を省略する。
【００１７】図４及び図５に示す半導体装置では、フィ
ルム１４にデバイスホールを形成していない。その代わ
りにＩＣチップ１２ａの電極に対応する部分に、ＩＣチ
ップ１２ａの電極２２ａと引出用リード１６ａとを接合
するためにリード接合用ホール３２を形成している。引
出用リード１６ｂはリード接合用ホール３２の上部を通
過してＩＣチップ間に介在するフィルム１４ａまで引き
伸ばされている。ＩＣチップ１２ｂはＩＣチップ１２ａ
上部のフィルム１４ａに固定材２４により固定され、ま
たＩＣチップ１２ｂの電極２２ｂと、引出用リード１６
ｂ及び内部接続用リード１６ｃとの間は第１実施例と同
様にボンディングワイヤ１８を用いて接続されている。
ルム１４にデバイスホールを形成していない。その代わ
りにＩＣチップ１２ａの電極に対応する部分に、ＩＣチ
ップ１２ａの電極２２ａと引出用リード１６ａとを接合
するためにリード接合用ホール３２を形成している。引
出用リード１６ｂはリード接合用ホール３２の上部を通
過してＩＣチップ間に介在するフィルム１４ａまで引き
伸ばされている。ＩＣチップ１２ｂはＩＣチップ１２ａ
上部のフィルム１４ａに固定材２４により固定され、ま
たＩＣチップ１２ｂの電極２２ｂと、引出用リード１６
ｂ及び内部接続用リード１６ｃとの間は第１実施例と同
様にボンディングワイヤ１８を用いて接続されている。
【００１８】第２実施例の半導体装置では、２つのＩＣ
チップ間にフィルムが介在しているので、各ＩＣチップ
の発する熱が互いに他に及ぼすのを防止することができ
る。また、ＩＣチップ間に介在するフィルムまで引出用
リード１６ｂを引き伸ばしているので、ＩＣチップの電
極と引出用リードとの接続に用いられるボンディングワ
イヤ、たとえば高価な金線が短くてすむ。その他の効果
は上記第１実施例と同様である。
チップ間にフィルムが介在しているので、各ＩＣチップ
の発する熱が互いに他に及ぼすのを防止することができ
る。また、ＩＣチップ間に介在するフィルムまで引出用
リード１６ｂを引き伸ばしているので、ＩＣチップの電
極と引出用リードとの接続に用いられるボンディングワ
イヤ、たとえば高価な金線が短くてすむ。その他の効果
は上記第１実施例と同様である。
【００１９】尚、上記の各実施例では、ＩＣチップの上
に一個のＩＣチップを配置した場合について説明したが
、本発明はこれに限定されるものではなく、ＩＣチップ
の上に２個又は３個以上のＩＣチップを配置してもよい
。
に一個のＩＣチップを配置した場合について説明したが
、本発明はこれに限定されるものではなく、ＩＣチップ
の上に２個又は３個以上のＩＣチップを配置してもよい
。
【００２０】たとえば、図６に示す半導体装置は、ＩＣ
チップ１２ａの上に固定材２４により２つのＩＣチップ
１２ａ１ ，１２ａ２ を並べて固定している。そして
、ＩＣチップ１２ａ１ ，１２ａ２ の接続はボンディ
ングワイヤ１８を用いて行う。また、図７に示す半導体
装置は、ＩＣチップ１２ａの上に固定材２６によりＩＣ
チップ１２ｂを重ねて固定し、さらに、このＩＣチップ
１２ｂの上にＩＣチップ１２ｃを重ねている。ＩＣチッ
プ１２ｂ，１２ｃの接続はボンディングワイヤ１８を用
いて行う。
チップ１２ａの上に固定材２４により２つのＩＣチップ
１２ａ１ ，１２ａ２ を並べて固定している。そして
、ＩＣチップ１２ａ１ ，１２ａ２ の接続はボンディ
ングワイヤ１８を用いて行う。また、図７に示す半導体
装置は、ＩＣチップ１２ａの上に固定材２６によりＩＣ
チップ１２ｂを重ねて固定し、さらに、このＩＣチップ
１２ｂの上にＩＣチップ１２ｃを重ねている。ＩＣチッ
プ１２ｂ，１２ｃの接続はボンディングワイヤ１８を用
いて行う。
【００２１】また、上記の各実施例では、２個のＩＣチ
ップ間を接続する際に、一方のＩＣチップの電極と内部
接続用リードとをボンディングワイヤで接続する場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、内部接続用リードを形成せず、２個のＩＣチップ
間の電極を直接ボンディングワイヤで接続してもよい。
ップ間を接続する際に、一方のＩＣチップの電極と内部
接続用リードとをボンディングワイヤで接続する場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、内部接続用リードを形成せず、２個のＩＣチップ
間の電極を直接ボンディングワイヤで接続してもよい。
【００２２】
【発明の効果】以上説明したように本発明によれば、第
１の半導体素子の上に１個又は複数個の第２の半導体素
子を載置し、第２の半導体素子の接続を導電性のワイヤ
を用いて行うことにより、同一パッケージ内でクロス配
線を行うことが可能になり、且つ複数の半導体素子をフ
ィルムキャリヤ上に立体的に配置することによりパッケ
ージサイズを小さくすることができ、したがって基板に
実装するときの実装面積を縮小することができる半導体
装置を提供することができる。
１の半導体素子の上に１個又は複数個の第２の半導体素
子を載置し、第２の半導体素子の接続を導電性のワイヤ
を用いて行うことにより、同一パッケージ内でクロス配
線を行うことが可能になり、且つ複数の半導体素子をフ
ィルムキャリヤ上に立体的に配置することによりパッケ
ージサイズを小さくすることができ、したがって基板に
実装するときの実装面積を縮小することができる半導体
装置を提供することができる。
【図１】本発明の第１実施例である半導体装置の概略平
面図である。
面図である。
【図２】その半導体装置のＡ−Ａ矢視概略断面図である
。
。
【図３】その半導体装置のＩＣチップを２組で一つのパ
ッケージとして樹脂封止したときの様子を示す概略断面
図である。
ッケージとして樹脂封止したときの様子を示す概略断面
図である。
【図４】本発明の第２実施例である半導体装置の概略平
面図である。
面図である。
【図５】その半導体装置のＢ−Ｂ矢視概略断面図である
。
。
【図６】本発明の第１変形例である半導体装置の概略平
面図である。
面図である。
【図７】本発明の第２変形例である半導体装置の概略断
面図である。
面図である。
１２ａ，１２ｂ ＩＣチップ
１４ フィルム
１６ リード
１６ａ，１６ｂ 引出用リード
１６ｃ 内部接続用リード
１８ ボンディングワイヤ
２２ 電極
２４ 固定材
２６ パッド
２８ 封止樹脂
３２ リード接続用ホール
Claims (2)
- 【請求項１】 リードが形成されたフィルムに搭載さ
れた第１の半導体素子と、該第１の半導体素子上に載置
された１個又は複数個の第２の半導体素子とを備え、該
第２の半導体素子の配線を導電性のワイヤを用いて行っ
たことを特徴とする半導体装置。 - 【請求項２】 前記ワイヤを絶縁体で被覆した請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076745A JPH04287335A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076745A JPH04287335A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287335A true JPH04287335A (ja) | 1992-10-12 |
Family
ID=13614142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3076745A Withdrawn JPH04287335A (ja) | 1991-03-15 | 1991-03-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287335A (ja) |
-
1991
- 1991-03-15 JP JP3076745A patent/JPH04287335A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| US5917242A (en) | Combination of semiconductor interconnect | |
| US6765228B2 (en) | Bonding pad with separate bonding and probing areas | |
| KR930010086B1 (ko) | 반도체 집적회로장치 | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| CN100477141C (zh) | 半导体封装器件及其制造和测试方法 | |
| KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
| US4916506A (en) | Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means | |
| KR20050075447A (ko) | 본드 패드를 구비하는 반도체 디바이스 및 그 제조 방법 | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| JPH0595015A (ja) | 半導体装置 | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| JPS6347259B2 (ja) | ||
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH04273451A (ja) | 半導体装置 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH04144142A (ja) | 半導体装置 | |
| JPH0322544A (ja) | 半導体装置 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI582905B (zh) | 晶片封裝結構及其製作方法 | |
| KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |