JPH04287347A - 半導体素子の接続装置及び其の製造方法 - Google Patents
半導体素子の接続装置及び其の製造方法Info
- Publication number
- JPH04287347A JPH04287347A JP3304325A JP30432591A JPH04287347A JP H04287347 A JPH04287347 A JP H04287347A JP 3304325 A JP3304325 A JP 3304325A JP 30432591 A JP30432591 A JP 30432591A JP H04287347 A JPH04287347 A JP H04287347A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- etching stop
- mask
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は高集積半導体素子の接続
装置及び其の製造方法に関することで、特に、光食刻工
程によって形成可能な最少線幅を有する配線層と上記配
線層を覆っている絶縁層上部で接続しようとする導電層
を上記配線層に互いに正確に電気的に接続するため、上
記配線層の一側部分と重なる位置の絶縁層上にエッチン
グ停止層を形成し、工程上から要求される最少線幅を有
してコンタクトマスクパターン工程を実施して上記エッ
チング停止層の一部と上記配線層の一部に亘って絶縁層
にコンタクトホールを形成し、接続しようとする導電層
を全体構造上部に付着して上記コンタクトホールを通じ
て上記配線層に上記導電層を接続することによって、そ
れにより半導体素子のセルの面積を縮めるための半導体
素子の接続装置及び其の製造方法に関するものである。
装置及び其の製造方法に関することで、特に、光食刻工
程によって形成可能な最少線幅を有する配線層と上記配
線層を覆っている絶縁層上部で接続しようとする導電層
を上記配線層に互いに正確に電気的に接続するため、上
記配線層の一側部分と重なる位置の絶縁層上にエッチン
グ停止層を形成し、工程上から要求される最少線幅を有
してコンタクトマスクパターン工程を実施して上記エッ
チング停止層の一部と上記配線層の一部に亘って絶縁層
にコンタクトホールを形成し、接続しようとする導電層
を全体構造上部に付着して上記コンタクトホールを通じ
て上記配線層に上記導電層を接続することによって、そ
れにより半導体素子のセルの面積を縮めるための半導体
素子の接続装置及び其の製造方法に関するものである。
【０００２】
【従来の技術】一般的に、半導体素子の接続装置を製造
するのにおいて、一つの導電層を絶縁層を通じて其の下
部の配線層に接続させるため、一定部分の絶縁層をエッ
チングしてコンタクトホールを形成する時、下部の配線
層だけが正確に露呈され得るようにコンタクトマスクを
配列して一定な設計規則によってコンタクトホール形成
工程が遂行されねばならない。即ち、導電層がコンタク
トされる下部の配線層の面積はコンタクトマスク配列の
際に考慮される誤配列公差 （Ｍｉｓａｌｉｇｎｍｅｎ
ｔ Ｔｏｒｅｒａｎｃｅ） と写真食刻工程時に考慮さ
れる大きさの変動 （Ｖａｒｉａｔｉｏｎ）が考慮され
て形成されるコンタクトホールの面積より大きくなけれ
なばならない。もしも、上記コンタクトホールの面積よ
りも上記配線層の面積が少ないとか、等しい場合、コン
タクトホールを形成するための絶縁層のエッチング工程
時にエッチングされる領域の端が上記配線層から外れて
上記配線層下部にあるまた一つの導電層または基板の一
部が露呈するようになる。したがって、上記コンタクト
ホールを通じて導電層が付着されて下部の配線層にコン
タクトさせる際、上記導電層は上記一部が露呈されたま
た一つの導電層または基板にも接続されて素子が動作で
きないようになる。
するのにおいて、一つの導電層を絶縁層を通じて其の下
部の配線層に接続させるため、一定部分の絶縁層をエッ
チングしてコンタクトホールを形成する時、下部の配線
層だけが正確に露呈され得るようにコンタクトマスクを
配列して一定な設計規則によってコンタクトホール形成
工程が遂行されねばならない。即ち、導電層がコンタク
トされる下部の配線層の面積はコンタクトマスク配列の
際に考慮される誤配列公差 （Ｍｉｓａｌｉｇｎｍｅｎ
ｔ Ｔｏｒｅｒａｎｃｅ） と写真食刻工程時に考慮さ
れる大きさの変動 （Ｖａｒｉａｔｉｏｎ）が考慮され
て形成されるコンタクトホールの面積より大きくなけれ
なばならない。もしも、上記コンタクトホールの面積よ
りも上記配線層の面積が少ないとか、等しい場合、コン
タクトホールを形成するための絶縁層のエッチング工程
時にエッチングされる領域の端が上記配線層から外れて
上記配線層下部にあるまた一つの導電層または基板の一
部が露呈するようになる。したがって、上記コンタクト
ホールを通じて導電層が付着されて下部の配線層にコン
タクトさせる際、上記導電層は上記一部が露呈されたま
た一つの導電層または基板にも接続されて素子が動作で
きないようになる。
【０００３】
【発明が解決しようとする課題】従って、従来には基板
上に形成された配線層に所定の導電層を各々接続するた
めのコンタクトホールを形成するためには、上記配線層
の幅はコンタクトホールの幅よりも大きくして上記の問
題点を防止した。しかし、上記配線層の幅を大きくする
ことによって半導体素子のセルの面積が増大することを
避け得られなかった。
上に形成された配線層に所定の導電層を各々接続するた
めのコンタクトホールを形成するためには、上記配線層
の幅はコンタクトホールの幅よりも大きくして上記の問
題点を防止した。しかし、上記配線層の幅を大きくする
ことによって半導体素子のセルの面積が増大することを
避け得られなかった。
【０００４】従って、本発明は上記の短所を解消して光
食刻工程によって形成でき得る最少線幅に形成された配
線層の一側面と重なるようにエッチング停止層を形成し
、上記エッチング停止層一部と上記配線層の一部に掛か
る絶縁膜にコンタクトホールを形成した後、接続しよう
とする導電層を上記配線から外れた部分ではこのエッチ
ング停止層によってエッチングがコンタクトホール内に
露呈されエッチング停止層の一部及び上記配線層の一部
と接続されるように構成した半導体素子の接続装置及び
其の製造方法を提供することにその目的がある。
食刻工程によって形成でき得る最少線幅に形成された配
線層の一側面と重なるようにエッチング停止層を形成し
、上記エッチング停止層一部と上記配線層の一部に掛か
る絶縁膜にコンタクトホールを形成した後、接続しよう
とする導電層を上記配線から外れた部分ではこのエッチ
ング停止層によってエッチングがコンタクトホール内に
露呈されエッチング停止層の一部及び上記配線層の一部
と接続されるように構成した半導体素子の接続装置及び
其の製造方法を提供することにその目的がある。
【０００５】
【課題を解決するための手段】本発明によると、コンタ
クトホールのエッチング工程時にコンタクトマスクの線
幅を形成でき得る最少距離で遂行するとかコンタクトマ
スクが誤配列されても上記エッチング停止層によって、
其の下部に在る導電層または基板が望ましからぬように
露呈されることを防止し、接続しようとする導電層を限
定されたコンタクトホールを通じて下部の配線層に正確
に接続するようになって高集積半導体素子のセルの面積
を縮め得る長所がある。
クトホールのエッチング工程時にコンタクトマスクの線
幅を形成でき得る最少距離で遂行するとかコンタクトマ
スクが誤配列されても上記エッチング停止層によって、
其の下部に在る導電層または基板が望ましからぬように
露呈されることを防止し、接続しようとする導電層を限
定されたコンタクトホールを通じて下部の配線層に正確
に接続するようになって高集積半導体素子のセルの面積
を縮め得る長所がある。
【０００６】
【実施例】以下、本発明の製造過程を添付の図面を参照
して詳細に説明すると次のようである。図１は本発明に
よる半導体接続装置を形成するための主要マスク層を配
列した平面図である。基板（図示省略）上部に配線用マ
スク（Ａ）と上記配線用マスク一部に重なった状態のエ
ッチング停止層用マスク（Ｂ）及び上記エッチング停止
層用マスク（Ｂ）の一部と配線用マスク（Ａ）内にコン
タクトマスク（Ｃ）が各々配列されておる。上記の配線
用マスク（Ａ）によって形成される配線層等は光食刻工
程によって形成でき得る最小距離間隔に配列されている
。従って、上記コンタクトマスク（Ｃ）を用いてコンタ
クトホールを形成するためにはコンタクトマスク（Ｃ）
を上記配線用マスクの一部に重なっている上記エッチン
グ停止層用マスク（Ｂ）と一部分が重なるように配列す
ると、コンタクトマスク（Ｃ）が誤配列されるとかエッ
チング工程時の大きさの変動によって、序頭で言及した
ように上記導電層下部の他の導電層または基板が露呈さ
れるのを防止でき得るようになる。
して詳細に説明すると次のようである。図１は本発明に
よる半導体接続装置を形成するための主要マスク層を配
列した平面図である。基板（図示省略）上部に配線用マ
スク（Ａ）と上記配線用マスク一部に重なった状態のエ
ッチング停止層用マスク（Ｂ）及び上記エッチング停止
層用マスク（Ｂ）の一部と配線用マスク（Ａ）内にコン
タクトマスク（Ｃ）が各々配列されておる。上記の配線
用マスク（Ａ）によって形成される配線層等は光食刻工
程によって形成でき得る最小距離間隔に配列されている
。従って、上記コンタクトマスク（Ｃ）を用いてコンタ
クトホールを形成するためにはコンタクトマスク（Ｃ）
を上記配線用マスクの一部に重なっている上記エッチン
グ停止層用マスク（Ｂ）と一部分が重なるように配列す
ると、コンタクトマスク（Ｃ）が誤配列されるとかエッ
チング工程時の大きさの変動によって、序頭で言及した
ように上記導電層下部の他の導電層または基板が露呈さ
れるのを防止でき得るようになる。
【０００７】図２の（Ａ）ないし（Ｃ）は図１のＡ−Ａ
′線に沿って切取って本発明の製造過程を示す断面図で
ある。図２の（Ａ）は基板（１０）上部に第１導電層（
１）を形成し、図１の配線用マスク（Ａ）を用いて上記
第１導電層（１）の一部をエッチングして配線層（１Ａ
）を形成する。その後全体構造上部に第１絶縁層（２）
を形成した後、第２導電層（３）（例えばシリコン層）
を全体的に形成する。次に、図１に示されたように上記
配線用マスク（Ａ）に一部が重なったエッチング停止層
用マスク（Ｂ）を用いて上記第２導電層（３）をエッチ
ングしてエッチング停止層（３Ａ）を形成する。 従って、上記のエッチング停止層（３Ａ）は上記配線層
（１Ａ）上部で一部分が重なって形成される。上記のエ
ッチング停止層（３Ａ）は別途の工程で形成することも
出来得る。
′線に沿って切取って本発明の製造過程を示す断面図で
ある。図２の（Ａ）は基板（１０）上部に第１導電層（
１）を形成し、図１の配線用マスク（Ａ）を用いて上記
第１導電層（１）の一部をエッチングして配線層（１Ａ
）を形成する。その後全体構造上部に第１絶縁層（２）
を形成した後、第２導電層（３）（例えばシリコン層）
を全体的に形成する。次に、図１に示されたように上記
配線用マスク（Ａ）に一部が重なったエッチング停止層
用マスク（Ｂ）を用いて上記第２導電層（３）をエッチ
ングしてエッチング停止層（３Ａ）を形成する。 従って、上記のエッチング停止層（３Ａ）は上記配線層
（１Ａ）上部で一部分が重なって形成される。上記のエ
ッチング停止層（３Ａ）は別途の工程で形成することも
出来得る。
【０００８】図２の（Ｂ）は上記のエッチング停止層（
３Ａ）を包含して全体構造上部に第２絶縁層（４）を形
成した状態の断面図である。この時、図２の（Ａ）の説
明で言及したように上記第２絶縁層（４）はエッチング
停止層（３Ａ）を別途の工程によって形成する場合、こ
の工程段階は省略しても良い。図２の（Ｃ）の図１に示
したように上記エッチング停止層（３Ａ）を形成するた
めエッチング停止層用マスク（Ｂ）と一部の配線（１Ａ
）を形成するための配線用マスク（Ａ）内に位置された
コンタクトマスク（Ｃ）を利用して上記第２絶縁層（４
）、第１絶縁層（２）の一部をエッチングしてコンタク
トホール（２０）を形成する。従って、上記コンタクト
ホールの上部の幅はコンタクトマスクパターン工程上か
ら形成可能な最少幅であり、下部の幅はエッチング停止
層（３Ａ）に起因してより小さい幅に形成される。 従って、上記コンタクトホール（２０）は配線層（１Ａ
）の位置で一側面に偏って形成されても、エッチング停
止層（３Ａ）があるために従来の技術のように下部の配
線層（１Ａ）側面がエッチングされ下部の他の導電層ま
たは基板が露呈されるのを防止することができる。
３Ａ）を包含して全体構造上部に第２絶縁層（４）を形
成した状態の断面図である。この時、図２の（Ａ）の説
明で言及したように上記第２絶縁層（４）はエッチング
停止層（３Ａ）を別途の工程によって形成する場合、こ
の工程段階は省略しても良い。図２の（Ｃ）の図１に示
したように上記エッチング停止層（３Ａ）を形成するた
めエッチング停止層用マスク（Ｂ）と一部の配線（１Ａ
）を形成するための配線用マスク（Ａ）内に位置された
コンタクトマスク（Ｃ）を利用して上記第２絶縁層（４
）、第１絶縁層（２）の一部をエッチングしてコンタク
トホール（２０）を形成する。従って、上記コンタクト
ホールの上部の幅はコンタクトマスクパターン工程上か
ら形成可能な最少幅であり、下部の幅はエッチング停止
層（３Ａ）に起因してより小さい幅に形成される。 従って、上記コンタクトホール（２０）は配線層（１Ａ
）の位置で一側面に偏って形成されても、エッチング停
止層（３Ａ）があるために従来の技術のように下部の配
線層（１Ａ）側面がエッチングされ下部の他の導電層ま
たは基板が露呈されるのを防止することができる。
【０００９】図２の（Ｄ）は上記の工程段階後に接続し
ようとする所定目的の第３導電層（５）が上記コンタク
トホール（２０）を通して配線層（１Ａ）にだけ正確に
コンタクトされ接続装置（３０）を形成した状態の断面
図である。
ようとする所定目的の第３導電層（５）が上記コンタク
トホール（２０）を通して配線層（１Ａ）にだけ正確に
コンタクトされ接続装置（３０）を形成した状態の断面
図である。
【００１０】
【発明の効果】上記のように本発明によると光リトグラ
フィ技術等による最少線幅に形成された配線上部に正確
に接続しようとする導電層を接続することができるので
接続領域の面積を最少化させて半導体素子の高集積化に
寄与することができる。
フィ技術等による最少線幅に形成された配線上部に正確
に接続しようとする導電層を接続することができるので
接続領域の面積を最少化させて半導体素子の高集積化に
寄与することができる。
【図１】本発明により半導体接続装置を形成するためマ
スク層を配列したレイアウト（ｌａｙｏｕｔ） 図であ
る。
スク層を配列したレイアウト（ｌａｙｏｕｔ） 図であ
る。
【図２】（Ａ）ないし（Ｄ）は本発明の製造方法を示す
断面図である。
断面図である。
Ａ 配線用マスク
Ｂ エッチング停止層マスク
Ｃ コンタクトマスク
１ 第１導電層
２ 第１絶縁層
３ 第２導電層
４ 第２絶縁層
５ 第３導電層
１０ 基板
２０ コンタクトホール
Claims (6)
- 【請求項１】 半導体素子の接続装置において、基板
（１０）上部に形成された最少線幅を有する配線層（１
Ａ）と、上記全体構造の上部に形成された第１絶縁層（
２）と、上記配線層（１Ａ）上部の一部と重なるように
上記第１絶縁層（２）上部に形成されたエッチング停止
層（３Ａ）と、上記全体構造の上部に形成された第２絶
縁層（４）と、上記第２絶縁層（４）及び第１絶縁層（
２）を上記配線層（１Ａ）上部の一部と重なった上記エ
ッチング停止層（３Ａ）の一部と上記配線層一部が露呈
されるようにエッチングして形成されたコンタクトホー
ル（２０）および、上記コンタクトホール（２０）を包
含した全体構造の上部に付着され上記コンタクトホール
（２０）を通じて上記配線層（１Ａ）に接続された導電
層（５）で構成された接続装置（３０）を備え、それに
よって上記エッチング停止層（３Ａ）を利用してコンタ
クトホール（２０）の面積を縮少させ上記第３導電層（
５）に接続される配線層（１Ａ）の線幅を縮め得るのを
特徴とする半導体素子の接続装置。 - 【請求項２】 上記接続装置（３０）は上記基板上に
多数で形成されることを特徴とする請求項１に記載の半
導体素子の接続装置。 - 【請求項３】 上記エッチング停止層はシリコン層で
あることを特徴とする請求項１に記載の半導体素子の接
続装置。 - 【請求項４】 半導体素子の接続装置の製造方法にお
いて、基板（１０）を提供する段階と、上記基板（１０
）上に第１導電層（１）を付着する段階と、上記第１導
電層（１）上部で配線用マスク（Ａ）を用いて上記第１
導電層（１）をエッチングして基板上に配線層（１Ａ）
を形成する段階と、上記配線層（１Ａ）を包含した全体
構造の上部に第１絶縁層（２）を形成する段階と、上記
第１絶縁層（２）の上部に第２導電層（３）を付着する
段階と、上記第２導電層（３）上部で上記配線用マスク
（Ａ）に一部と重なるように配列したエッチング停止層
用マスク（Ｂ）を用いて上記第２導電層（３）をエッチ
ングして上記配線層（１Ａ）の上部の一部が重なるよう
にしたエッチング停止層（３Ａ）を形成する段階と、上
記エッチング停止層（３Ａ）を包含した全体構造上部に
第２絶縁層（４）を付着する段階と、一側は上記配線用
マスク（Ａ）一部と重なるエッチング停止層用マスク（
Ｂ）の一部と重なるように配列し、他側は上記配線用マ
スク（Ａ）内に配列したコンタクトマスク（Ｃ）を用い
、上記エッチング停止層（３Ａ）の一部および上記配線
層（１Ａ）の一部が露呈されるように上記第２絶縁層（
４）および第１絶縁層（２）をエッチングしてコンタク
トホール（２０）を形成する段階および、上記コンタク
トホール（２０）を包含した全体構造上部に第２導電層
（５）を付着し、上記第３導電層がコンタクトホールを
通じて上記配線層に接続され接続装置（３０）を形成す
る段階でなることを特徴とする半導体素子の接続装置の
製造方法。 - 【請求項５】 上記接続装置（３０）は上記基板上に
多数で形成されることを特徴とする請求項４に記載の半
導体素子の接続装置の製造方法。 - 【請求項６】 上記エッチング停止層はシリコン層で
形成することを特徴とする請求項４に記載の半導体素子
の接続装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900018854A KR930007752B1 (ko) | 1990-11-21 | 1990-11-21 | 반도체 소자의 접속장치 및 그 제조방법 |
| KR18854/1990 | 1990-11-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287347A true JPH04287347A (ja) | 1992-10-12 |
| JP2557154B2 JP2557154B2 (ja) | 1996-11-27 |
Family
ID=19306304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304325A Expired - Fee Related JP2557154B2 (ja) | 1990-11-21 | 1991-11-20 | 半導体素子の接続装置及び其の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5331733A (ja) |
| JP (1) | JP2557154B2 (ja) |
| KR (1) | KR930007752B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011142267A (ja) * | 2010-01-08 | 2011-07-21 | Yamaha Corp | 半導体装置および半導体装置の製造方法 |
| JP2011222688A (ja) * | 2010-04-08 | 2011-11-04 | Casio Comput Co Ltd | 薄膜のパターニング方法及び表示パネルの製造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157546A (en) * | 1981-03-24 | 1982-09-29 | Nec Corp | Manufacture of semiconductor device |
| JPS59172744A (ja) * | 1983-03-23 | 1984-09-29 | Nec Corp | 半導体装置の製造方法 |
| JPS6151972A (ja) * | 1984-08-22 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JPS6229169A (ja) * | 1985-07-30 | 1987-02-07 | Sony Corp | Ｍｏｓ半導体装置の製造方法 |
| JPS62217635A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 半導体装置 |
| JPH01214046A (ja) * | 1988-02-22 | 1989-08-28 | Nec Corp | 半導体装置の製造方法 |
| JPH01313959A (ja) * | 1988-06-13 | 1989-12-19 | Nec Corp | 半導体装置 |
| JPH0391929A (ja) * | 1989-09-04 | 1991-04-17 | Toshiba Micro Electron Kk | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008216A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Process for improved contact stud structure for semiconductor devices |
| US5010039A (en) * | 1989-05-15 | 1991-04-23 | Ku San Mei | Method of forming contacts to a semiconductor device |
| US5169802A (en) * | 1991-06-17 | 1992-12-08 | Hewlett-Packard Company | Internal bridging contact |
-
1990
- 1990-11-21 KR KR1019900018854A patent/KR930007752B1/ko not_active Expired - Fee Related
-
1991
- 1991-11-18 US US07/793,819 patent/US5331733A/en not_active Expired - Lifetime
- 1991-11-20 JP JP3304325A patent/JP2557154B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157546A (en) * | 1981-03-24 | 1982-09-29 | Nec Corp | Manufacture of semiconductor device |
| JPS59172744A (ja) * | 1983-03-23 | 1984-09-29 | Nec Corp | 半導体装置の製造方法 |
| JPS6151972A (ja) * | 1984-08-22 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
| JPS6229169A (ja) * | 1985-07-30 | 1987-02-07 | Sony Corp | Ｍｏｓ半導体装置の製造方法 |
| JPS62217635A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 半導体装置 |
| JPH01214046A (ja) * | 1988-02-22 | 1989-08-28 | Nec Corp | 半導体装置の製造方法 |
| JPH01313959A (ja) * | 1988-06-13 | 1989-12-19 | Nec Corp | 半導体装置 |
| JPH0391929A (ja) * | 1989-09-04 | 1991-04-17 | Toshiba Micro Electron Kk | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011142267A (ja) * | 2010-01-08 | 2011-07-21 | Yamaha Corp | 半導体装置および半導体装置の製造方法 |
| JP2011222688A (ja) * | 2010-04-08 | 2011-11-04 | Casio Comput Co Ltd | 薄膜のパターニング方法及び表示パネルの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920010820A (ko) | 1992-06-27 |
| JP2557154B2 (ja) | 1996-11-27 |
| KR930007752B1 (ko) | 1993-08-18 |
| US5331733A (en) | 1994-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| KR100218726B1 (ko) | 고집적 반도체 소자의 접속장치 및 그 제조방법 | |
| KR950011555B1 (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR920005453B1 (ko) | 반도체 접속장치 형성방법 | |
| US5530294A (en) | Semiconductor contact that partially overlaps a conductive line pattern and a method of manufacturing same | |
| JPS5919354A (ja) | 半導体装置 | |
| JP2557154B2 (ja) | 半導体素子の接続装置及び其の製造方法 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| JP2001093974A (ja) | 半導体装置およびその製造方法 | |
| KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR940001156B1 (ko) | 반도체 소자의 접속장치 | |
| KR100286347B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100273681B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR0122516B1 (ko) | 반도체 소자의 금속배선 콘택 제조방법 | |
| KR0167604B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| KR100399934B1 (ko) | 반도체장치의콘택형성방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR950006340B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960006703B1 (ko) | 반도체 소자의 배선 제조방법 | |
| KR100291825B1 (ko) | 콘택홀형성방법 | |
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |