JPH04288249A - 発光体の制御方法 - Google Patents
発光体の制御方法Info
- Publication number
- JPH04288249A JPH04288249A JP2417017A JP41701790A JPH04288249A JP H04288249 A JPH04288249 A JP H04288249A JP 2417017 A JP2417017 A JP 2417017A JP 41701790 A JP41701790 A JP 41701790A JP H04288249 A JPH04288249 A JP H04288249A
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- block
- abnormal
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Or Original Feeding In Electrophotography (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、LEDヘッドアレイの
ようにライン状に配列した多数の発光素子をブロック単
位に分割し、該ブロックを時分割にて順次切換えながら
該ブロック内に組込まれた発光素子の駆動制御を行う発
光体の制御方法に係り、特に前記ブロックの切換制御が
正常に行われているかどうか精度よく且つ効果的に把握
し得る発光体の制御方法に関する。
ようにライン状に配列した多数の発光素子をブロック単
位に分割し、該ブロックを時分割にて順次切換えながら
該ブロック内に組込まれた発光素子の駆動制御を行う発
光体の制御方法に係り、特に前記ブロックの切換制御が
正常に行われているかどうか精度よく且つ効果的に把握
し得る発光体の制御方法に関する。
【0002】
【従来の技術】従来より、多数のLED素子を主走査方
向に沿って列状に配したLEDヘッドを画像情報に対応
して点灯制御しながら潜像書込みを行う露光系を用いた
プリンタその他の各種画像形成装置は公知であり、この
種のLEDヘッドに用いる駆動制御装置には1走査ライ
ン分のLED素子群を画像情報に対応して同時に点灯制
御する一ライン型の駆動制御装置と、前記一走査ライン
分のLED素子群をnビットづつ複数ブロック(m)に
分割し、該該分割したブロック単位で前記LEDを順次
点灯制御するようにした、時分割方式の駆動制御装置が
存在するが、前者は1走査ラインに対応する数のメモリ
容量を有する、ソースデータ入力用のシフトレジスタや
ラッチ回路を用意しなければならずコストアップにつな
がるのみならず、同時に1走査ライン分のLED素子を
点灯せねばならない為に駆動電流が大になりその電源回
路が大型化するのみならず、電圧降下等により主走査方
向に光量変動が生じてしまう。
向に沿って列状に配したLEDヘッドを画像情報に対応
して点灯制御しながら潜像書込みを行う露光系を用いた
プリンタその他の各種画像形成装置は公知であり、この
種のLEDヘッドに用いる駆動制御装置には1走査ライ
ン分のLED素子群を画像情報に対応して同時に点灯制
御する一ライン型の駆動制御装置と、前記一走査ライン
分のLED素子群をnビットづつ複数ブロック(m)に
分割し、該該分割したブロック単位で前記LEDを順次
点灯制御するようにした、時分割方式の駆動制御装置が
存在するが、前者は1走査ラインに対応する数のメモリ
容量を有する、ソースデータ入力用のシフトレジスタや
ラッチ回路を用意しなければならずコストアップにつな
がるのみならず、同時に1走査ライン分のLED素子を
点灯せねばならない為に駆動電流が大になりその電源回
路が大型化するのみならず、電圧降下等により主走査方
向に光量変動が生じてしまう。
【0003】一方時分割方式の駆動制御装置においては
前記シフトレジスタやラッチ回路のメモリ容量がnビッ
トで足り、而も各ブロック毎に順次nビットのLED素
子群を点灯すればよいために、前記駆動制御装置に比較
して駆動電流も1/mで足り、前記駆動制御装置の欠点
が解消される。
前記シフトレジスタやラッチ回路のメモリ容量がnビッ
トで足り、而も各ブロック毎に順次nビットのLED素
子群を点灯すればよいために、前記駆動制御装置に比較
して駆動電流も1/mで足り、前記駆動制御装置の欠点
が解消される。
【0004】
【発明が解決しようとする課題】しかしながらかかる装
置においては1走査ライン時間を1/mに時分割して前
記チップ化されたLEDブロック(以下LEDチップと
いう)を順次切換制御しなければならない為に、前記切
換制御を行うデコーダやブロックシフトレジスタの劣化
、或いはノイズ、ソフトウェアの暴走等により、点灯時
間に乱れが生じたり、又複数のブロックが同時に点灯さ
れる場合がある。
置においては1走査ライン時間を1/mに時分割して前
記チップ化されたLEDブロック(以下LEDチップと
いう)を順次切換制御しなければならない為に、前記切
換制御を行うデコーダやブロックシフトレジスタの劣化
、或いはノイズ、ソフトウェアの暴走等により、点灯時
間に乱れが生じたり、又複数のブロックが同時に点灯さ
れる場合がある。
【0005】この様な場合次位(前位)のブロックが同
一パターンで点灯してしまう為に画像に乱れが生じてし
まうのみならず、前記LED素子を駆動させる為のドラ
イバ等に過電流が流れ、該過電流に起因する温度上昇に
より近傍に配置したLEDチップの温度特性に変動が生
じ安定化した発光特性を得られないのみならず、経時的
に該チップ素子の特性劣化につながる。
一パターンで点灯してしまう為に画像に乱れが生じてし
まうのみならず、前記LED素子を駆動させる為のドラ
イバ等に過電流が流れ、該過電流に起因する温度上昇に
より近傍に配置したLEDチップの温度特性に変動が生
じ安定化した発光特性を得られないのみならず、経時的
に該チップ素子の特性劣化につながる。
【0006】又、前記装置においては、1ブロックに対
応する駆動電流に対応させて夫々のLEDチップを駆動
させる為の駆動ドライバやチップ毎の切換制御を行う為
のドライバ等は装置小型化を図るために、一LEDチッ
プを駆動制御を行うに足るだけの耐電流強度に設定して
いる為に、前記の様に複数のチップが同時に点灯すると
前記ドライバや電源回路が破壊若しくは劣化が生じてし
まう。
応する駆動電流に対応させて夫々のLEDチップを駆動
させる為の駆動ドライバやチップ毎の切換制御を行う為
のドライバ等は装置小型化を図るために、一LEDチッ
プを駆動制御を行うに足るだけの耐電流強度に設定して
いる為に、前記の様に複数のチップが同時に点灯すると
前記ドライバや電源回路が破壊若しくは劣化が生じてし
まう。
【0007】かかる欠点を解消するために、特公昭59
−430号(以下引例1という。)において、前記LE
Dに駆動電流を供給する為の電源回路にアクセス時間間
隔監視回路を設け、各ブロックの点灯時間をカウントし
、予定された点灯時間をこえ素子に許される時間以内に
定めた監視時間と比較して、監視時間を超えたとき前記
電源回路を遮断することにより、LEDチップを保護す
る保護装置を提案している。
−430号(以下引例1という。)において、前記LE
Dに駆動電流を供給する為の電源回路にアクセス時間間
隔監視回路を設け、各ブロックの点灯時間をカウントし
、予定された点灯時間をこえ素子に許される時間以内に
定めた監視時間と比較して、監視時間を超えたとき前記
電源回路を遮断することにより、LEDチップを保護す
る保護装置を提案している。
【0008】しかしながらかかる従来技術は点灯時間に
乱れが生じた場合には有効であるが、許容点灯時間内に
複数のチップが同時に点灯する場合等については何等対
処し得ず、尚前記従来技術の欠点を解消し得ない。
乱れが生じた場合には有効であるが、許容点灯時間内に
複数のチップが同時に点灯する場合等については何等対
処し得ず、尚前記従来技術の欠点を解消し得ない。
【0009】本発明は複数の異常検知回路を効果的に組
合せる事により前記LEDチップその他の発光ブロック
の切換制御が正常に行われているかどうか精度よく且つ
確実に把握し、その異常種類に応じて効果的に異常停止
等を行う事が出来る発光体の制御方法を提供する事を目
的とする。
合せる事により前記LEDチップその他の発光ブロック
の切換制御が正常に行われているかどうか精度よく且つ
確実に把握し、その異常種類に応じて効果的に異常停止
等を行う事が出来る発光体の制御方法を提供する事を目
的とする。
【0010】
【課題を解決する為の手段】本発明は複数のチップが同
時に点灯し、その駆動電流が前記ドライバや電源回路が
破壊若しくは劣化が生じてしまう耐電流強度以上になっ
た場合には速やかに緊急遮断を行い、一方同時に点灯し
た場合でもブロック内の発光素子数が少ない場合、若し
くはブロックの切換を順次行う事なくスリップして切換
を行った場合、又切換時間に乱れが生じた場合等におい
ては回路破壊が生じる事がないために、必ずしも即時に
遮断する事してもよく例えば1走査ライン又は1頁分の
露光終了後に停止させるか、若しくは再度前記異常検知
信号が出力された時点で停止させた方が、再度同一箇所
を露光させる上で又後工程における画像形成動作が煩雑
化する事なく好ましい場合がある。
時に点灯し、その駆動電流が前記ドライバや電源回路が
破壊若しくは劣化が生じてしまう耐電流強度以上になっ
た場合には速やかに緊急遮断を行い、一方同時に点灯し
た場合でもブロック内の発光素子数が少ない場合、若し
くはブロックの切換を順次行う事なくスリップして切換
を行った場合、又切換時間に乱れが生じた場合等におい
ては回路破壊が生じる事がないために、必ずしも即時に
遮断する事してもよく例えば1走査ライン又は1頁分の
露光終了後に停止させるか、若しくは再度前記異常検知
信号が出力された時点で停止させた方が、再度同一箇所
を露光させる上で又後工程における画像形成動作が煩雑
化する事なく好ましい場合がある。
【0011】そこで本発明は前者の異常検知には前記発
光素子の駆動電流を直接若しくは電圧変換させた検知信
号と、所定の基準レベルとを比較し、前記駆動電流が所
定基準レベル以上になった際に第一の異常検知信号を出
力する様に構成した第一の検知回路と、一方後者の異常
検知が生じた場合にはいずれにしても一走査ライン毎の
トータル切換時間が変動する事に着目して、前記一走査
ライン毎のブロック切換えが終了した際の時間と所定の
基準時間若しくは時間域に対応する基準時間レベルと比
較し、前記終了時間が前記基準時間レベルから外れた(
短い場合と長い場合の両者がある)際に第二の異常検知
信号を出力する第二の異常検知回路を設けることにより
、夫々の異常検知信号を利用して前者の異常が生じた場
合には直ちに緊急遮断を行い、後者の異常が生じた場合
には、一走査ライン終了後直ちに若しくはその後の最も
好ましい時期に停止動作を行うようにしたものである。
光素子の駆動電流を直接若しくは電圧変換させた検知信
号と、所定の基準レベルとを比較し、前記駆動電流が所
定基準レベル以上になった際に第一の異常検知信号を出
力する様に構成した第一の検知回路と、一方後者の異常
検知が生じた場合にはいずれにしても一走査ライン毎の
トータル切換時間が変動する事に着目して、前記一走査
ライン毎のブロック切換えが終了した際の時間と所定の
基準時間若しくは時間域に対応する基準時間レベルと比
較し、前記終了時間が前記基準時間レベルから外れた(
短い場合と長い場合の両者がある)際に第二の異常検知
信号を出力する第二の異常検知回路を設けることにより
、夫々の異常検知信号を利用して前者の異常が生じた場
合には直ちに緊急遮断を行い、後者の異常が生じた場合
には、一走査ライン終了後直ちに若しくはその後の最も
好ましい時期に停止動作を行うようにしたものである。
【0012】
【実施例】以下、図面に基づいて本発明の実施例を例示
的に詳しく説明する。但しこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく単なる説明例に過ぎない。図1
は本発明の実施例に係るLEDアレイの制御回路で、1
は後記する各種制御を行う制御部、2は第1の異常検知
回路3を介してLEDヘッド5に出力電圧を供給するL
EDアノードソース電源で、前記異常検知回路3よりの
異常検知信号に基づいて緊急遮断可能に構成されている
。
的に詳しく説明する。但しこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく単なる説明例に過ぎない。図1
は本発明の実施例に係るLEDアレイの制御回路で、1
は後記する各種制御を行う制御部、2は第1の異常検知
回路3を介してLEDヘッド5に出力電圧を供給するL
EDアノードソース電源で、前記異常検知回路3よりの
異常検知信号に基づいて緊急遮断可能に構成されている
。
【0013】LEDヘッド5は、例えば128個のLE
D素子5e1A…が組込まれたLEDチップ5eA…を
1列状に20個配列したLEDアレイ5eと、前記各チ
ップ5eA…毎に、LED素子数に対応する数のメモリ
容量を有するソースシフトレジスタ5a、ラッチ回路5
b、LED素子数(128個)に対応する数のソースド
ライバ5cと定電流回路5dが夫々設けられている。
D素子5e1A…が組込まれたLEDチップ5eA…を
1列状に20個配列したLEDアレイ5eと、前記各チ
ップ5eA…毎に、LED素子数に対応する数のメモリ
容量を有するソースシフトレジスタ5a、ラッチ回路5
b、LED素子数(128個)に対応する数のソースド
ライバ5cと定電流回路5dが夫々設けられている。
【0014】6は切換制御回路で、各LEDチップ5e
A…のカソード側と接続させた20個のコモンドライバ
6bと該コモンドライバ6bを介して対応する各LED
チップ5eA…との接続を順次選択的に切換えるブロッ
クシフトレジスタ6aよりなる。
A…のカソード側と接続させた20個のコモンドライバ
6bと該コモンドライバ6bを介して対応する各LED
チップ5eA…との接続を順次選択的に切換えるブロッ
クシフトレジスタ6aよりなる。
【0015】4は第2の異常検知回路Bで、前記ブロッ
クシフトレジスタ6aよりのブロック切換終了信号を入
力して1走査ライン終了時間を検知する事により、該終
了時間が所定基準時間域を外れた場合に異常検知信号4
aを制御部に出力可能に構成する。
クシフトレジスタ6aよりのブロック切換終了信号を入
力して1走査ライン終了時間を検知する事により、該終
了時間が所定基準時間域を外れた場合に異常検知信号4
aを制御部に出力可能に構成する。
【0016】図2は前記異常検知回路Aの内部構成図で
、LEDアレイ5側への駆動電流を電圧変換する検知抵
抗31、該検知抵抗31の入出力端子間2a/2bの検
知電圧を増幅する差動アンプ32、耐電流強度に対応す
る基準電圧を生成する基準電圧回路33,前記両電圧を
比較する比較器34、該比較器34より比較出力と制御
部1よりの異常検知許可信号1gとANDを取るAND
ゲート35よりなり、前記検知電圧が基準電圧以上にな
った際に比較器34より比較出力をANDゲート35に
出力し、前記ANDゲート35より出力されるエラー検
知信号に基づいてLEDアノードソース電源2が緊急遮
断される様構成している。
、LEDアレイ5側への駆動電流を電圧変換する検知抵
抗31、該検知抵抗31の入出力端子間2a/2bの検
知電圧を増幅する差動アンプ32、耐電流強度に対応す
る基準電圧を生成する基準電圧回路33,前記両電圧を
比較する比較器34、該比較器34より比較出力と制御
部1よりの異常検知許可信号1gとANDを取るAND
ゲート35よりなり、前記検知電圧が基準電圧以上にな
った際に比較器34より比較出力をANDゲート35に
出力し、前記ANDゲート35より出力されるエラー検
知信号に基づいてLEDアノードソース電源2が緊急遮
断される様構成している。
【0017】図3は前記異常検知回路Bの内部構成図で
、ブロック(LEDチップ)スタート信号に基づいてタ
イマスタート信号を生成するフリップフロップ(F/F
)41、該タイマスタート信号に基づいてタイマクロッ
クをカウントし、所定タイマ数カウント後、基準切換終
了時間に対応するタイムアップ信号を出力する基準タイ
マ42、及び該タイムアップ信号とブロック切換終了信
号を取込み、前記タイムアップ信号のONパルス時間内
に前記ブロック切換終了信号が出力した場合に正常と、
又前記タイムアップ信号のONパルス時間外に前記ブロ
ック切換終了信号(以下ブロック終了信号という)が出
力した場合には異常と判断し、エラー検知信号を出力す
る演算部43よりなり、そして前記演算部43は、3つ
のフリップフロップ44、45、46と、ゲート回路4
7及び反転回路48から構成される。尚、前記タイムア
ップ信号のONパルス時間幅は制御部1よりの制御信号
に基づいて設定され、誤動作を防ぐためにある程度許容
差をもたせている。
、ブロック(LEDチップ)スタート信号に基づいてタ
イマスタート信号を生成するフリップフロップ(F/F
)41、該タイマスタート信号に基づいてタイマクロッ
クをカウントし、所定タイマ数カウント後、基準切換終
了時間に対応するタイムアップ信号を出力する基準タイ
マ42、及び該タイムアップ信号とブロック切換終了信
号を取込み、前記タイムアップ信号のONパルス時間内
に前記ブロック切換終了信号が出力した場合に正常と、
又前記タイムアップ信号のONパルス時間外に前記ブロ
ック切換終了信号(以下ブロック終了信号という)が出
力した場合には異常と判断し、エラー検知信号を出力す
る演算部43よりなり、そして前記演算部43は、3つ
のフリップフロップ44、45、46と、ゲート回路4
7及び反転回路48から構成される。尚、前記タイムア
ップ信号のONパルス時間幅は制御部1よりの制御信号
に基づいて設定され、誤動作を防ぐためにある程度許容
差をもたせている。
【0018】次にかかる異常検知動作について図4及び
図5に基づいて説明するに、制御部1よりアウトプット
イネーブル1aが出力された後、ソースシフトクロック
1cに基づいてソースシフトデータ1dがソースシフト
レジスタ5aにシリアル入力された後、ブロックスター
ト信号がブロックシフトレジスタ6aに入力される。そ
の後前記128ビットのソースデータがソースシフトレ
ジスタに格納されると同時にブロックシフトクロック1
fがブロックシフトレジスタに出力され、これに追従し
てラッチ信号1bがラッチ回路5bに出力されて、第1
のLEDチップ(以下ブロックという)が前記ソースデ
ータに基づいて点灯する。以下順次前記ブロックシフト
クロックに対応して生成されるブロック切換信号に基づ
いて時分割により順次次位のブロックに切換制御しなが
ら20個目の最終ブロックが点灯される。そして該最終
ブロックの点灯に追従してシフトレジスタ6aよりブロ
ック切換終了信号が演算部43のF/F44に入力され
、次のブロックシフトクロックが入力されるまでP1信
号をF/F45とF/F46に入力させる。
図5に基づいて説明するに、制御部1よりアウトプット
イネーブル1aが出力された後、ソースシフトクロック
1cに基づいてソースシフトデータ1dがソースシフト
レジスタ5aにシリアル入力された後、ブロックスター
ト信号がブロックシフトレジスタ6aに入力される。そ
の後前記128ビットのソースデータがソースシフトレ
ジスタに格納されると同時にブロックシフトクロック1
fがブロックシフトレジスタに出力され、これに追従し
てラッチ信号1bがラッチ回路5bに出力されて、第1
のLEDチップ(以下ブロックという)が前記ソースデ
ータに基づいて点灯する。以下順次前記ブロックシフト
クロックに対応して生成されるブロック切換信号に基づ
いて時分割により順次次位のブロックに切換制御しなが
ら20個目の最終ブロックが点灯される。そして該最終
ブロックの点灯に追従してシフトレジスタ6aよりブロ
ック切換終了信号が演算部43のF/F44に入力され
、次のブロックシフトクロックが入力されるまでP1信
号をF/F45とF/F46に入力させる。
【0019】一方異常検知回路4側では、ブロックスタ
ート信号がF/F41に送信された事に基づいてタイマ
スタート信号が基準タイマ42に送信され(STEP1
)、該タイマ42内でタイマクロックをカウントし、所
定タイマ数カウント後、基準切換終了時間に対応するタ
イムアップ信号をF/F44に出力する。そして該タイ
ムアップ信号がONされる前にブロック終了信号が出力
された場合(STEP2)若しくはON時間内に該終了
信号が出力されない場合(STEP3)はP3若しくは
P4信号が出力され、この場合はゲート回路48よりエ
ラー検知信号が制御部1側に出力されて、例えば次の走
査ラインのブロックスタート信号が出力される前に本装
置の緊急停止を行う様に構成する。
ート信号がF/F41に送信された事に基づいてタイマ
スタート信号が基準タイマ42に送信され(STEP1
)、該タイマ42内でタイマクロックをカウントし、所
定タイマ数カウント後、基準切換終了時間に対応するタ
イムアップ信号をF/F44に出力する。そして該タイ
ムアップ信号がONされる前にブロック終了信号が出力
された場合(STEP2)若しくはON時間内に該終了
信号が出力されない場合(STEP3)はP3若しくは
P4信号が出力され、この場合はゲート回路48よりエ
ラー検知信号が制御部1側に出力されて、例えば次の走
査ラインのブロックスタート信号が出力される前に本装
置の緊急停止を行う様に構成する。
【0020】
【発明の効果】以上記載した如く本発明によれば複数の
異常検知回路を効果的に組合せる事により前記LEDチ
ップその他の発光ブロックの切換制御が正常に行われて
いるかどうか精度よく且つ確実に把握し、その異常種類
に応じて効果的に異常停止等を行う事が出来る。
異常検知回路を効果的に組合せる事により前記LEDチ
ップその他の発光ブロックの切換制御が正常に行われて
いるかどうか精度よく且つ確実に把握し、その異常種類
に応じて効果的に異常停止等を行う事が出来る。
【図1】本発明の実施例に係るLEDアレイの制御回路
【図2】第1の異常回路の要部回路図
【図3】第2の異常回路の要部回路図
【図4】本実施例の制御動作を示すタイムチャート図
【
図5】第2の異常回路の動作を説明するフローチャート
図
図5】第2の異常回路の動作を説明するフローチャート
図
Claims (1)
- 【請求項1】 ライン状に配列した多数の発光素子を
ブロック単位に分割し、該ブロックを時分割にて順次切
換えながら前記発光素子の駆動制御を行う発光体の制御
方法において、前記発光素子の駆動電流に対応する信号
と所定の基準レベルとを比較し、前記駆動電流が所定基
準レベル以上になった際に第一の異常検知信号を出力し
、一方、前記一走査ライン毎のブロック切換えが終了し
た際の時間と所定の基準時間若しくは時間域に対応する
基準時間レベルと比較し、前記終了時間が前記基準時間
レベルから外れた際に第二の異常検知信号を出力し、少
なくとも前記第1の異常検知信号が出力された際に前記
発光体を緊急遮断するようにした事を特徴とする発光体
の制御方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41701790A JP2919084B2 (ja) | 1990-12-31 | 1990-12-31 | 発光体の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41701790A JP2919084B2 (ja) | 1990-12-31 | 1990-12-31 | 発光体の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04288249A true JPH04288249A (ja) | 1992-10-13 |
| JP2919084B2 JP2919084B2 (ja) | 1999-07-12 |
Family
ID=18525174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41701790A Expired - Lifetime JP2919084B2 (ja) | 1990-12-31 | 1990-12-31 | 発光体の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919084B2 (ja) |
-
1990
- 1990-12-31 JP JP41701790A patent/JP2919084B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919084B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1783886A2 (en) | Load driving device | |
| EP2880724B1 (de) | Steuervorrichtung zur ansteuerung einer laserdiode | |
| US5307049A (en) | Alarm control method | |
| JP2919084B2 (ja) | 発光体の制御方法 | |
| EP3968128A1 (en) | Method, device, and computer program for verifying power supply monitoring | |
| US10766406B2 (en) | Regulation of sequentially operating light source and device for carrying out the method | |
| US11728803B2 (en) | Multichannel switch integrated circuit | |
| KR100678620B1 (ko) | 차량용 전자제어장치의 전원 및 앰씨유 감시를 이용한릴레이 구동회로 | |
| US20230047072A1 (en) | Isolated Output Circuit for I/O Modules with Internal Output Power Support | |
| JP2000188829A (ja) | 電源シーケンス検出装置および電源シーケンス検出方法 | |
| JP2002257872A (ja) | 異常電圧検出装置 | |
| JP2891962B2 (ja) | 電源制御装置 | |
| US20070127918A1 (en) | Fault Sensor For A Laser Driver Circuit | |
| US20250065643A1 (en) | Led control apparatus, image printing apparatus, and led control method | |
| JP2005218190A (ja) | 出力短絡保護回路 | |
| JPH0638518A (ja) | 電源の過電流保護回路 | |
| JP4572666B2 (ja) | 分散電源管理装置および電源出力停止方法 | |
| JPH04218A (ja) | 電源制御方式 | |
| JP6473980B2 (ja) | ユニット | |
| JP2000221225A (ja) | 断線検知装置及び該断線検知装置を備えた画像入力装置 | |
| JPH05127758A (ja) | Ic及びその温度アラーム制御方法 | |
| JP2002196801A (ja) | シーケンスコントローラ | |
| JP2000003208A (ja) | 出力ユニットの異常時出力方法および装置 | |
| JPH04368875A (ja) | 異常検出装置 | |
| JPS61109497A (ja) | パルス波形駆動回路の異常検出回路 |