JPH04289766A - 電源電圧検出回路 - Google Patents
電源電圧検出回路Info
- Publication number
- JPH04289766A JPH04289766A JP5483991A JP5483991A JPH04289766A JP H04289766 A JPH04289766 A JP H04289766A JP 5483991 A JP5483991 A JP 5483991A JP 5483991 A JP5483991 A JP 5483991A JP H04289766 A JPH04289766 A JP H04289766A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- diode
- differential amplifier
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電源電圧検出回路に関し
，特にＤＣ−ＤＣコンバータ用の電圧検出回路に関する
。従来のＤＣ−ＤＣコンバータでは，出力電圧を検出し
て電圧レベルが設定された値より大きいか，小さいかに
対応して幅の異なる制御パルスを発生している。 【０００２】出力される電源電圧の検出回路としては差
動増幅器（または誤差増幅器）が用いられるが，負の出
力電圧を検出するために差動増幅器の入力側の接続を，
正電圧の検出の場合と異ならせているが，近年は電源電
圧検出回路がＩＣ回路化されてそのような接続替えがで
きないため工夫が施されているが欠点があってその改善
が望まれている。 【０００３】 【従来の技術】図３乃至図７は従来の技術を説明するた
めの構成を示し，図３はＤＣ−ＤＣコンバータの従来例
の構成，図４は負の電圧検出回路の従来例の構成，図５
は制御用ＩＣの構成図，図６は制御用ＩＣを用いた負の
電圧検出回路の構成，図７は図６の構成による動作波形
である。 【０００４】図３のＡ．に示すＤＣ−ＤＣコンバータ（
またはスイッチングレギュレータ）の動作を説明すると
，バッテリー等の直流電圧を，トランジスタ３２により
断続制御された電流がトランス３１を介して流れる。 トランス３１の２次側の出力は整流・平滑回路３５を介
して出力電圧ＶＯ が発生する。 【０００５】この出力電圧ＶＯ （正電圧とする）は，
抵抗Ｒ１ ，Ｒ２ で分圧されて電圧検出回路を構成す
る差動増幅器３４の−端子に供給され，＋端子に供給さ
れた基準電圧Ｖｒｅｆ と比較される。この比較出力が
パルス幅変調器（ＰＷＭで表示）３３に供給されて一定
振幅でパルス幅が比較結果に応じて変化する駆動信号を
トランジスタ３２のベースに供給する。この時の出力電
圧ＶＯ とＰＷＭ３３から発生する駆動信号の関係は，
図３のＢ．に示されている。なお，図３のＡ．のＰＷＭ
３３と差動増幅器３４は点線で囲まれた回路が制御ＩＣ
として市販されている。この場合の出力電圧ＶＯ と基
準電圧Ｖｒｅｆ の関係は次の通りである。 【０００６】ＶＯ ＝（１＋Ｒ１ ／Ｒ２ ）Ｖｒｅｆ
【０００７】上記図３では正の出力電圧ＶＯ を検出
しているが，図４は出力電圧が負の（極性）場合に同じ
制御ＩＣを用いた電圧検出回路の構成である。この構成
では，負の電圧を検出するために，差動増幅器３４の−
端子に基準電圧（これをＶｒｅｆ１とする）を供給して
いる。 その一方で，新たにツェナーダイオードＺＤにより発生
する基準電圧（これをＶｒｅｆ２とする）を設け，この
電圧を抵抗Ｒ３ ，Ｒ４ で分圧した電圧を制御ＩＣの
差動増幅器３４の＋端子に供給して，基準電圧Ｖｒｅｆ
１との比較を行うことにより出力を制御している。この
場合の出力電圧ＶＯ と，各基準電圧の関係は次のよう
になる。 【０００８】ＶＯ ＝（Ｒ４ ／Ｒ３ ・Ｖｒｅｆ２−
（１＋Ｒ４ ／Ｒ３ ）Ｖｒｅｆ１ 【０００９】上記図４の構成に対し，最近は集積回路の
進歩により集積度の向上と端子数の削減が図られて，図
５に示すような新しい制御ＩＣが増加している。この制
御ＩＣは，内部で差動増幅器の＋端子に基準電圧（＋極
性）が固定して接続された構造を備えているため，正電
圧を検出する時は便利であるが，負電圧を検出すること
ができなくなる（差動増幅器の入力の極性を図３のよう
に変更することができないので）。 【００１０】そこで，これに対応する電圧検出回路とし
て図６に示す回路が利用されている。この回路は，カレ
ントミラーを利用したレベルシフト回路が用いられてい
る。すなわち，ツェナーダイオードＺＤによりＶＣＣ（
回路電源）に関係しない基準電圧Ｖｒｅｆ２を設け，こ
の基準電圧に対し出力電圧ＶＯ が抵抗Ｒ５ ，Ｒ６
により分圧され，両抵抗が接続するＢ点の電圧によりト
ランジスタＴＲが駆動されて，抵抗Ｒ５ の両端に発生
する電圧に対応する電圧が抵抗Ｒ８ の両端に発生して
Ａ点に出力される。このＡ点の電圧が差動増幅器３４の
−端子に供給され出力電圧ＶＯ に対応する電圧を発生
する。この時の出力電圧と各抵抗，基準電圧との関係は
次のようになる。 但し，ＢＢＥはトランジスタＴＲのベース・エミッタ電
圧である。 【００１１】ＶＯ ＝（１＋Ｒ６ ／Ｒ５ ）｛Ｒ６
・Ｖｒｅｆ２／（Ｒ５ ＋Ｒ６ ）−Ｒ７ ・Ｖｒｅｆ
１／Ｒ８ −ＢＢＥ｝【００１２】図７は上記図６に示
す回路の動作波形を示す。図７の■は基準電圧Ｖｒｅｆ
２（点線で表示）と入力電圧（回路の電源電圧のＶＣＣ
）Ｖｉｎの変化を表し，■は負の出力電圧ＶＯ ，■は
Ｂ点電位，■はＡ点電位を表す。 図７の横方向は各状態を表し，ａ．は定常状態の時，ｂ
．は入力Ｖｉｎが急変した時，ｃ．は入力投入時，ｄ．
は出力電圧ＶＯ の負荷が急に軽減された時（制御が追
随できず出力電圧が大きくなる）である。 【００１３】 【発明が解決しようとする課題】上記の図６に示すよう
に負の出力電圧を検出する構成では，図７に示すように
入力（電源）投入時ｃ．には，基準電圧Ｖｒｅｆ２がツ
ェナーダイオードや容量の分布等により点線のようにゆ
っくり立ち上がるのに対し制御ＩＣの差動増幅器が動作
を開始して出力電圧ＶＯ が表れると，■のＢ点電位が
基準電圧Ｖｒｅｆ１より小となる（■のＡ点電位も高く
ならない）。この状態になると制御ＩＣは，出力電圧Ｖ
Ｏ が低いものと判断し出力を高い方向へ制御する。出
力が過電圧状態となったままとなる。同様に図７のｂ．
入力（電源）急変時，ｄ．出力電圧ＶＯ の負荷が急に
軽減された場合（Ｂ点電位が下がり差動増幅器の制御範
囲を越える）にも出力は過電圧状態になったままになる
という欠点があった。 【００１４】本発明は上記のように基準電圧回路内蔵の
差動増幅器を含む制御集積回路を用いた電圧検出回路に
おいて，負の電圧を検出する時に電源投入時などの変動
時においても差動増幅器への入力する電位を制御可能な
範囲にすることができる電源電圧検出回路を提供するこ
とを目的とする。 【００１５】 【課題を解決するための手段】図１は本発明の実施例の
構成である。図１において，１は制御集積回路（制御Ｉ
Ｃ），１０はパルス幅変調回路，１１は正の第１の基準
電圧が印加される差動増幅器，２はトランジスタ（ＴＲ
），３は第１のツェナーダイオード（ＺＤ１ ），４は
ダイオード（Ｄ），５〜８はそれぞれ抵抗（Ｒ５ 〜Ｒ
８ ），９は第２のツェナーダイオード（ＺＤ２ ）で
ある。 【００１６】本発明はトランジスタのベースに印加され
る出力電圧の分圧出力を，第２のツェナーダイオードを
介して印加すると共に，該ツェナーダイオードの陰極端
子側にダイオードを接続することにより第２の基準電圧
が所定の電圧に達しない場合にも，差動増幅器の入力端
子に対し一定レベル以上の電圧を供給するものである。 【００１７】 【作用】図１において，ＤＣ−ＤＣコンバータの出力電
圧ＶＯ は抵抗６，新たに設けた第１のツェナーダイオ
ード（ＺＤ１ ）３，抵抗５を介して第２の基準電圧Ｖ
ｒｅｆ２に供給される。この抵抗５と第１のツェナーダ
イオード（ＺＤ１ ）３の接続点（Ｂ点）がトランジス
タ（ＴＲ）２のベースに供給され，そのコレクタと抵抗
７が接続する点（Ａ点）から制御ＩＣ１の差動増幅器１
１の入力端子（−端子）に供給される。第１のツェナー
ダイオード３と抵抗６の接続点（Ｃ点）と電源の０Ｖと
の間にダイオード（Ｄ）４を配置する。 【００１８】このダイオード４により出力電圧ＶＯ が
負の電圧値が大きくなっても０Ｖよりダイオード４の順
方向降下電圧だけ低い値に制限される。また，第１のツ
ェナーダイオード（ＺＤ１ ）３により出力電圧ＶＯ
の値が負方向の一定レベルに保つように働く。こうして
，出力電圧ＶＯ が負方向へ大きくなってもＢ点電位を
一定値以下にならないようにすることができ，Ａ点電位
を必ず差動増幅器１１が制御可能な状態にする。 【００１９】 【実施例】図１に示す実施例の構成は，従来例の図６の
回路の電圧検出回路に対し，抵抗Ｒ５ ，Ｒ６ の直列
回路に新たにツェナーダイオードＺＤ１を抵抗Ｒ５ ，
Ｒ６ の中間に挿入し，ツェナーダイオードＺＤ１ と
抵抗Ｒ６ の交点と０Ｖの間に０Ｖをアノードに接続し
たダイオードＤを追加したものである。また，第２の基
準電圧Ｖｒｅｆ２は従来と同様に回路電源のＶＣＣと０
Ｖとの間の抵抗と第２のツェナーダイオードＺＤ２ の
接続点で発生する。 【００２０】この実施例の回路の出力電圧ＶＯ と抵抗
，各基準電圧との関係を次の式により表現できる。 【００２１】 【数１】 【００２２】図２は実施例の動作波形を示す。図２の■
〜■は図７と同様に，■は基準電圧Ｖｒｅｆ２（点線で
表示）と入力電圧Ｖｉｎ（回路の電源電圧のＶＣＣ）の
変化を表し，■は負の出力電圧ＶＯ ，■はＢ点電位，
■はＡ点電位を表し，横方向のａ．は定常状態の時，ｂ
．は入力Ｖｉｎが急変した時，ｃ．は入力（電源）投入
時，ｄ．は出力電圧ＶＯ の負荷が急に軽減された時（
制御が追随できず出力電圧が大きくなる）である。 【００２３】図２を参照すれば分かるように実施例の回
路では，入力急変時ｂ，入力電圧投入時や負荷が急に軽
くなった時ｃのように，出力電圧ＶＯ が大きくなって
も，Ｃ点（ダイオードのアノード側）の電位は，ダイオ
ードの順方向電圧降下分（例えば，０．７Ｖ）程度負に
クランプされる。この結果■に示すＢ点（第１のツェナ
ーダイオードＺＤ１ のアノード側）は，ツェナーダイ
オードの電圧分だけ正側となり，■に示すＡ点（制御Ｉ
Ｃへの入力点）の電位も，第１の基準電圧Ｖｒｅｆ１以
上にすることが可能となり，差動増幅器１１は正常動作
を行うことが可能となる。なお，正常時には当然Ｃ点電
位は正極になるよう，第１ツェナーダイオードＺＤ１，
抵抗Ｒ５ ，Ｒ６ が選択される。 【００２４】 【発明の効果】本発明によれば正の基準電圧が供給され
るような差動増幅器を内蔵する制御集積回路を使用して
負極性の電圧検出を行う場合に，電源投入時の出力の過
電圧状態の発生を防止すると共に入力変動や出力負荷の
急変による出力過電圧状態の発生を防止することができ
る。
，特にＤＣ−ＤＣコンバータ用の電圧検出回路に関する
。従来のＤＣ−ＤＣコンバータでは，出力電圧を検出し
て電圧レベルが設定された値より大きいか，小さいかに
対応して幅の異なる制御パルスを発生している。 【０００２】出力される電源電圧の検出回路としては差
動増幅器（または誤差増幅器）が用いられるが，負の出
力電圧を検出するために差動増幅器の入力側の接続を，
正電圧の検出の場合と異ならせているが，近年は電源電
圧検出回路がＩＣ回路化されてそのような接続替えがで
きないため工夫が施されているが欠点があってその改善
が望まれている。 【０００３】 【従来の技術】図３乃至図７は従来の技術を説明するた
めの構成を示し，図３はＤＣ−ＤＣコンバータの従来例
の構成，図４は負の電圧検出回路の従来例の構成，図５
は制御用ＩＣの構成図，図６は制御用ＩＣを用いた負の
電圧検出回路の構成，図７は図６の構成による動作波形
である。 【０００４】図３のＡ．に示すＤＣ−ＤＣコンバータ（
またはスイッチングレギュレータ）の動作を説明すると
，バッテリー等の直流電圧を，トランジスタ３２により
断続制御された電流がトランス３１を介して流れる。 トランス３１の２次側の出力は整流・平滑回路３５を介
して出力電圧ＶＯ が発生する。 【０００５】この出力電圧ＶＯ （正電圧とする）は，
抵抗Ｒ１ ，Ｒ２ で分圧されて電圧検出回路を構成す
る差動増幅器３４の−端子に供給され，＋端子に供給さ
れた基準電圧Ｖｒｅｆ と比較される。この比較出力が
パルス幅変調器（ＰＷＭで表示）３３に供給されて一定
振幅でパルス幅が比較結果に応じて変化する駆動信号を
トランジスタ３２のベースに供給する。この時の出力電
圧ＶＯ とＰＷＭ３３から発生する駆動信号の関係は，
図３のＢ．に示されている。なお，図３のＡ．のＰＷＭ
３３と差動増幅器３４は点線で囲まれた回路が制御ＩＣ
として市販されている。この場合の出力電圧ＶＯ と基
準電圧Ｖｒｅｆ の関係は次の通りである。 【０００６】ＶＯ ＝（１＋Ｒ１ ／Ｒ２ ）Ｖｒｅｆ
【０００７】上記図３では正の出力電圧ＶＯ を検出
しているが，図４は出力電圧が負の（極性）場合に同じ
制御ＩＣを用いた電圧検出回路の構成である。この構成
では，負の電圧を検出するために，差動増幅器３４の−
端子に基準電圧（これをＶｒｅｆ１とする）を供給して
いる。 その一方で，新たにツェナーダイオードＺＤにより発生
する基準電圧（これをＶｒｅｆ２とする）を設け，この
電圧を抵抗Ｒ３ ，Ｒ４ で分圧した電圧を制御ＩＣの
差動増幅器３４の＋端子に供給して，基準電圧Ｖｒｅｆ
１との比較を行うことにより出力を制御している。この
場合の出力電圧ＶＯ と，各基準電圧の関係は次のよう
になる。 【０００８】ＶＯ ＝（Ｒ４ ／Ｒ３ ・Ｖｒｅｆ２−
（１＋Ｒ４ ／Ｒ３ ）Ｖｒｅｆ１ 【０００９】上記図４の構成に対し，最近は集積回路の
進歩により集積度の向上と端子数の削減が図られて，図
５に示すような新しい制御ＩＣが増加している。この制
御ＩＣは，内部で差動増幅器の＋端子に基準電圧（＋極
性）が固定して接続された構造を備えているため，正電
圧を検出する時は便利であるが，負電圧を検出すること
ができなくなる（差動増幅器の入力の極性を図３のよう
に変更することができないので）。 【００１０】そこで，これに対応する電圧検出回路とし
て図６に示す回路が利用されている。この回路は，カレ
ントミラーを利用したレベルシフト回路が用いられてい
る。すなわち，ツェナーダイオードＺＤによりＶＣＣ（
回路電源）に関係しない基準電圧Ｖｒｅｆ２を設け，こ
の基準電圧に対し出力電圧ＶＯ が抵抗Ｒ５ ，Ｒ６
により分圧され，両抵抗が接続するＢ点の電圧によりト
ランジスタＴＲが駆動されて，抵抗Ｒ５ の両端に発生
する電圧に対応する電圧が抵抗Ｒ８ の両端に発生して
Ａ点に出力される。このＡ点の電圧が差動増幅器３４の
−端子に供給され出力電圧ＶＯ に対応する電圧を発生
する。この時の出力電圧と各抵抗，基準電圧との関係は
次のようになる。 但し，ＢＢＥはトランジスタＴＲのベース・エミッタ電
圧である。 【００１１】ＶＯ ＝（１＋Ｒ６ ／Ｒ５ ）｛Ｒ６
・Ｖｒｅｆ２／（Ｒ５ ＋Ｒ６ ）−Ｒ７ ・Ｖｒｅｆ
１／Ｒ８ −ＢＢＥ｝【００１２】図７は上記図６に示
す回路の動作波形を示す。図７の■は基準電圧Ｖｒｅｆ
２（点線で表示）と入力電圧（回路の電源電圧のＶＣＣ
）Ｖｉｎの変化を表し，■は負の出力電圧ＶＯ ，■は
Ｂ点電位，■はＡ点電位を表す。 図７の横方向は各状態を表し，ａ．は定常状態の時，ｂ
．は入力Ｖｉｎが急変した時，ｃ．は入力投入時，ｄ．
は出力電圧ＶＯ の負荷が急に軽減された時（制御が追
随できず出力電圧が大きくなる）である。 【００１３】 【発明が解決しようとする課題】上記の図６に示すよう
に負の出力電圧を検出する構成では，図７に示すように
入力（電源）投入時ｃ．には，基準電圧Ｖｒｅｆ２がツ
ェナーダイオードや容量の分布等により点線のようにゆ
っくり立ち上がるのに対し制御ＩＣの差動増幅器が動作
を開始して出力電圧ＶＯ が表れると，■のＢ点電位が
基準電圧Ｖｒｅｆ１より小となる（■のＡ点電位も高く
ならない）。この状態になると制御ＩＣは，出力電圧Ｖ
Ｏ が低いものと判断し出力を高い方向へ制御する。出
力が過電圧状態となったままとなる。同様に図７のｂ．
入力（電源）急変時，ｄ．出力電圧ＶＯ の負荷が急に
軽減された場合（Ｂ点電位が下がり差動増幅器の制御範
囲を越える）にも出力は過電圧状態になったままになる
という欠点があった。 【００１４】本発明は上記のように基準電圧回路内蔵の
差動増幅器を含む制御集積回路を用いた電圧検出回路に
おいて，負の電圧を検出する時に電源投入時などの変動
時においても差動増幅器への入力する電位を制御可能な
範囲にすることができる電源電圧検出回路を提供するこ
とを目的とする。 【００１５】 【課題を解決するための手段】図１は本発明の実施例の
構成である。図１において，１は制御集積回路（制御Ｉ
Ｃ），１０はパルス幅変調回路，１１は正の第１の基準
電圧が印加される差動増幅器，２はトランジスタ（ＴＲ
），３は第１のツェナーダイオード（ＺＤ１ ），４は
ダイオード（Ｄ），５〜８はそれぞれ抵抗（Ｒ５ 〜Ｒ
８ ），９は第２のツェナーダイオード（ＺＤ２ ）で
ある。 【００１６】本発明はトランジスタのベースに印加され
る出力電圧の分圧出力を，第２のツェナーダイオードを
介して印加すると共に，該ツェナーダイオードの陰極端
子側にダイオードを接続することにより第２の基準電圧
が所定の電圧に達しない場合にも，差動増幅器の入力端
子に対し一定レベル以上の電圧を供給するものである。 【００１７】 【作用】図１において，ＤＣ−ＤＣコンバータの出力電
圧ＶＯ は抵抗６，新たに設けた第１のツェナーダイオ
ード（ＺＤ１ ）３，抵抗５を介して第２の基準電圧Ｖ
ｒｅｆ２に供給される。この抵抗５と第１のツェナーダ
イオード（ＺＤ１ ）３の接続点（Ｂ点）がトランジス
タ（ＴＲ）２のベースに供給され，そのコレクタと抵抗
７が接続する点（Ａ点）から制御ＩＣ１の差動増幅器１
１の入力端子（−端子）に供給される。第１のツェナー
ダイオード３と抵抗６の接続点（Ｃ点）と電源の０Ｖと
の間にダイオード（Ｄ）４を配置する。 【００１８】このダイオード４により出力電圧ＶＯ が
負の電圧値が大きくなっても０Ｖよりダイオード４の順
方向降下電圧だけ低い値に制限される。また，第１のツ
ェナーダイオード（ＺＤ１ ）３により出力電圧ＶＯ
の値が負方向の一定レベルに保つように働く。こうして
，出力電圧ＶＯ が負方向へ大きくなってもＢ点電位を
一定値以下にならないようにすることができ，Ａ点電位
を必ず差動増幅器１１が制御可能な状態にする。 【００１９】 【実施例】図１に示す実施例の構成は，従来例の図６の
回路の電圧検出回路に対し，抵抗Ｒ５ ，Ｒ６ の直列
回路に新たにツェナーダイオードＺＤ１を抵抗Ｒ５ ，
Ｒ６ の中間に挿入し，ツェナーダイオードＺＤ１ と
抵抗Ｒ６ の交点と０Ｖの間に０Ｖをアノードに接続し
たダイオードＤを追加したものである。また，第２の基
準電圧Ｖｒｅｆ２は従来と同様に回路電源のＶＣＣと０
Ｖとの間の抵抗と第２のツェナーダイオードＺＤ２ の
接続点で発生する。 【００２０】この実施例の回路の出力電圧ＶＯ と抵抗
，各基準電圧との関係を次の式により表現できる。 【００２１】 【数１】 【００２２】図２は実施例の動作波形を示す。図２の■
〜■は図７と同様に，■は基準電圧Ｖｒｅｆ２（点線で
表示）と入力電圧Ｖｉｎ（回路の電源電圧のＶＣＣ）の
変化を表し，■は負の出力電圧ＶＯ ，■はＢ点電位，
■はＡ点電位を表し，横方向のａ．は定常状態の時，ｂ
．は入力Ｖｉｎが急変した時，ｃ．は入力（電源）投入
時，ｄ．は出力電圧ＶＯ の負荷が急に軽減された時（
制御が追随できず出力電圧が大きくなる）である。 【００２３】図２を参照すれば分かるように実施例の回
路では，入力急変時ｂ，入力電圧投入時や負荷が急に軽
くなった時ｃのように，出力電圧ＶＯ が大きくなって
も，Ｃ点（ダイオードのアノード側）の電位は，ダイオ
ードの順方向電圧降下分（例えば，０．７Ｖ）程度負に
クランプされる。この結果■に示すＢ点（第１のツェナ
ーダイオードＺＤ１ のアノード側）は，ツェナーダイ
オードの電圧分だけ正側となり，■に示すＡ点（制御Ｉ
Ｃへの入力点）の電位も，第１の基準電圧Ｖｒｅｆ１以
上にすることが可能となり，差動増幅器１１は正常動作
を行うことが可能となる。なお，正常時には当然Ｃ点電
位は正極になるよう，第１ツェナーダイオードＺＤ１，
抵抗Ｒ５ ，Ｒ６ が選択される。 【００２４】 【発明の効果】本発明によれば正の基準電圧が供給され
るような差動増幅器を内蔵する制御集積回路を使用して
負極性の電圧検出を行う場合に，電源投入時の出力の過
電圧状態の発生を防止すると共に入力変動や出力負荷の
急変による出力過電圧状態の発生を防止することができ
る。
【図１】本発明の実施例の構成図である。
【図２】実施例の動作波形である。
【図３】ＤＣ−ＤＣコンバータの従来例の構成である。
【図４】負の電圧検出回路の従来例の構成である。
【図５】制御用ＩＣの構成図である。
【図６】制御用ＩＣを用いた負の電圧検出回路の構成図
である。
である。
【図７】図６の構成による動作波形である。
１ 制御集積回路（制御ＩＣ）１０
パルス幅変調回路（ＰＷＭ）１１ 差動増幅器（
ＡＭＰ） ２ トランジスタ（ＴＲ） ３ 第１のツェナーダイオード（ＺＤ１ ）
４ ダイオード（Ｄ） ５〜８ 抵抗（Ｒ５ 〜Ｒ８ ）
パルス幅変調回路（ＰＷＭ）１１ 差動増幅器（
ＡＭＰ） ２ トランジスタ（ＴＲ） ３ 第１のツェナーダイオード（ＺＤ１ ）
４ ダイオード（Ｄ） ５〜８ 抵抗（Ｒ５ 〜Ｒ８ ）
Claims (1)
- 【請求項１】 ＤＣ−ＤＣコンバータの出力電圧を入
力して正の基準電圧と比較する差動増幅器を内蔵する制
御集積回路により負の出力電圧を検出するための電源電
圧検出回路において，回路電源と第１のツェナーダイオ
ードにより発生する第２の基準電圧に直列の２つの抵抗
を介して出力電圧を接続し，２つの抵抗の接続点の電圧
がベースに供給されるトランジスタの他の１つの端子を
抵抗を介して前記基準電圧に接続し，他の端子を前記制
御集積回路の入力端子に接続し，前記２つの抵抗の間に
第２のツェナーダイオードを直列に接続すると共に該ツ
ェナーダイオードと出力電圧が印加される側の抵抗との
間に一端を０Ｖに接続したダイオードを接続したことを
特徴とする電源電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5483991A JPH04289766A (ja) | 1991-03-19 | 1991-03-19 | 電源電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5483991A JPH04289766A (ja) | 1991-03-19 | 1991-03-19 | 電源電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04289766A true JPH04289766A (ja) | 1992-10-14 |
Family
ID=12981793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5483991A Withdrawn JPH04289766A (ja) | 1991-03-19 | 1991-03-19 | 電源電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04289766A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073754A (ja) * | 2008-09-16 | 2010-04-02 | Sanyo Electric Co Ltd | 半導体回路及び電源装置 |
| JP2012231657A (ja) * | 2010-08-26 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | Ｄｃ−ｄｃコンバータ及び半導体装置 |
-
1991
- 1991-03-19 JP JP5483991A patent/JPH04289766A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010073754A (ja) * | 2008-09-16 | 2010-04-02 | Sanyo Electric Co Ltd | 半導体回路及び電源装置 |
| JP2012231657A (ja) * | 2010-08-26 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | Ｄｃ−ｄｃコンバータ及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641233A (en) | AC to DC converter with voltage regulation | |
| JPH06225517A (ja) | Ａｃ−ｄｃコンバータ | |
| US20040120171A1 (en) | Control for a switching power supply having automatic burst mode operation | |
| JP3702142B2 (ja) | 直流電源回路及びこれを用いた電子装置 | |
| EP1058176B1 (en) | Power unit, and power supply system | |
| US7285944B2 (en) | DC-DC converter | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| JPH04289766A (ja) | 電源電圧検出回路 | |
| KR880012095A (ko) | 전원 공급 회로 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JPH04217861A (ja) | スイッチング電源装置 | |
| JPH06138161A (ja) | 電源異常監視回路 | |
| JPH0640471Y2 (ja) | 電源装置 | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| JP7208074B2 (ja) | 出力電圧検出回路 | |
| JP2002010629A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3286861B2 (ja) | 高圧電源装置 | |
| JPS5847444Y2 (ja) | 直流電源回路における過電流保護回路 | |
| JPH01315259A (ja) | 直流変換器 | |
| JPH04165410A (ja) | 直流電源装置 | |
| JP3721072B2 (ja) | 回線負荷抵抗監視回路および局給電デジタル加入者回路装置 | |
| SU1422325A2 (ru) | Стабилизирующий преобразователь посто нного напр жени | |
| JPS62230325A (ja) | 過電流検出回路 | |
| JP2569735Y2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |